JPS62264645A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 多結晶若しくは非晶質の第１の導電膜上に薄い絶縁膜を
介して第２の導電膜を積層するに際し、第１の導電膜を
、以後に行われる熱処理の温度よりも高温で予めアニー
ルして結晶粒を成長せしめた後に、該第１の導電膜表面
に薄い絶縁膜を形成することによって、以後の熱処理で
該絶縁膜に及ぼされる応力を減少せしめて絶縁膜のダメ
ージに起因する耐圧劣化を防止する。

〔産業上の利用分野］ 本発明は半導体装置の製造方法に係り、特にスタック構
造の電極を有する半導体装置における上部電極と下部電
極間の絶縁膜の絶縁耐圧を向上せしめる方法に関する。

例えばグイナミノクランダムアクセスメモリ（ＤＲＡＭ
）において、セルの微細化による高集積化が進む中で、
キャパシタ容量を拡大して咳ＤＲＡＭ情報の信頼度を高
めるために、セル間の分離領域上及び電極の側面を含む
キャパシタが形成できることによりキャパシタの実効面
積が拡大して容量の増大が図れるスタックドキャパシタ
構造が多く用いられるようになっている。

しかし、かかるスタックドキャパシタ構造のＤＲＡＭに
おいては誘電体膜の耐圧が高温の熱履歴によって劣化し
て製造歩留りが低下するという問題があり、誘電体膜の
耐圧劣化を防止する製造方法が要望されている。

〔従来の技術〕

第３図はスタックドキャパシタ構造のＤＲＡＭセルの模
式側断面図である。

図において、１はｐ−型シリコン基板、２はｐ型チャ翠
ルストノバ、３はフィールド酸化膜、４はゲート酸化膜
、５ａはゲート電極で自己セルのワード線、５ｂは隣接
セルのワード線、６はｎ゛゛ソース領域、７はｎ゛型ト
ドレイン領域８は第１の絶縁膜、９は第１の多結晶シリ
コンよりなる蓄積電極、１０は例えば窒化シリコン（Ｓ
ｉＪｔ）　　と酸化シリコン（ＳｉＯｚ）との積層膜よ
りなる誘電体膜、１１は第２の多結晶シリコンよりなる
対向電極、１２は不純物ブロック用酸化膜、１３は燐珪
酸ガラス（ＰＳＧ）絶縁膜、１４は電極コンタクト窓、
１５はアルミニウム配線よりなるビット線、ＴＧはトラ
ンスファゲート、ＳＣは蓄積キャパシタを示す。

この図かられかるようにスタックドキャパシタ構造のＤ
　ＲＡ　Ｍセルにおいては、キャパシタＳＣが自己セル
のワード線５ａ上からフィールド酸化膜３上の隣接セル
のワード線５ｂの上部にまで延在せしめ得るのでキャパ
シタ面積が拡大しその容量が増大する。

従来のＤ　ＲＡ　Ｍセルの製造工程において上記蓄積キ
ャパシタＳＣは、次に第４図（ａｌ〜（ｄｌを参照して
説明するような方法により形成されていた。

第４図（ａｌ参照 即ち、先ずｐ型チャネルストッパ２及びフィールド酸化
膜３によって分離表出されたｐ−型シリコン基板１面に
、通常の方法によりゲート酸化膜４、上面及び側面がＳ
ｉＯ□絶縁膜８に覆われたゲート電極即ち自己セルのワ
ード線３ａ、ｎ”型ソース領域６、ｎ゛型トドレイン領
域７りなるトランスファゲートＴＧを形成する。（５ｂ
は隣接セルのワード線） 第４図ｔｂ）参照 次いで該基板上に化学気相成長（ＣＶＩ））法により６
００〜６５０℃程度の温度で第１の多結晶シリコン膜を
形成し、次いで例えば拡散温度８５０〜９００℃、拡散
時間３０〜６０分程度で程度れる燐の減圧熱拡散等によ
り上記第１の多結晶シリコン膜に導電性を付与し、パタ
ーンニングを行って、ソース領域６上から自己セルのゲ
ート電極５ａ上及びフィールド酸化膜３上の隣接セルの
ワード線５ｂの上部に延在するｎ°型型詰結晶シリコン
蓄積電極９形成する。

第４図（Ｃ１参照 次いて上記蓄積電極９の表面を含む基板面に、ｃｖｎ法
により８００°Ｃ程度の温度でＳｉ３Ｎ４膜を形成し、
９００℃程度の熱酸化により該５ｉＪａ膜の表面に薄い
ＳｉＯ□膜を形成し、該５ｉ３Ｎａ膜とＳｉＯ□膜との
２層構造よりなる誘電体膜１０を形成する。

第４図（ｄｌ参照 次いで上記基板上にＣＶＤ法により６００〜６５０℃程
度の温度で第２の多結晶シリコン層を形成し、例えば前
記同様の燐の減圧熱拡散により導電性を付与し、前記蓄
積電極９を覆うようにパターンニングしてｎ゛型多結晶
シリコン対向電掘１１を形成する方法である。

しかし上記従来方法においては、誘電体膜１０の形成前
に不純物拡散の際の９００°Ｃ程度以下の温度しか経て
いない多結晶シリコン蓄積電極９の結晶粒が、誘電体膜
１０形成以後により高温に曝される熱処理工程、例えば
１０００°Ｃ程度で行われる不純物ブロック用酸化膜１
４の形成及びＩ’ＳＧ絶縁膜１５のリフロー処理等の工
程において成長拡大し、これによって誘電体膜１０に応
力がかかって欠陥を生じ、該欠陥によって誘電体膜１０
の絶縁耐圧が劣化するという問題を生じていた。

〔発明が解決しようとする問題点〕

本発明が解決しようとする問題点は、上記ＤＲＡＭセル
における誘電体膜等、導電膜の表面に形成される数１０
０Å以下の極めて薄い絶縁膜が、その後の高温熱処理に
よって耐圧劣化を起こす現象である。

〔問題点を解決するための手段〕

上記問題点は、第１の導電膜上に絶縁膜を介して第２の
導電膜が積層される構造を形成するに際して、該第１の
導電膜に、以後の製造工程において被る熱処理の温度よ
りも高い温度で予めアニール処理を施した後、該第１の
導電膜の表面に絶縁膜を形成し、該ｖＡ縁膜を有する第
１０浬電膜上に第２の導電膜を積層する工程を有する本
発明による半導体装置の製造方法によって解決される。

〔作　用〕

即ち本発明の方法においては、多結晶若しくは非晶質の
第１の導電膜上に数１００Å以下の薄い絶縁膜を介して
第２の導電膜を積層するに際し、絶縁膜形成前に第１の
導電膜を、以後の工程で被る熱処理の温度よりも高い温
度で予備熱処理することによって、該第１の導電膜材料
の結晶粒を該予備熱処理温度における平衡状態まで成長
せしめておくもので、これにより以後の製造工程で被る
熱処理によって該第１の導電膜材料の結晶粒が更に成長
することがなくなる。

従って、該第１の導電膜表面に形成される絶縁膜に以後
の製造工程の熱履歴によって及ぼされる応力は減少し、
該応力に起因して生ずる欠陥による該絶縁膜の耐圧劣化
が防止される。

〔実施例〕

以下本発明の方法を、Ｄ　ＲＡ　Ｍセル形成の際の一実
施例について、第１図（ａｌ〜（ｆ）に示す工程断面図
を参照して具体的に説明する。

第１図（ａｌ参照 本発明の方法を適用してＤ　ＲＡ　Ｍセルを形成するに
際しては、従来同様に例えばｐ−型シリコン基板１の主
面に選択イオン注入及び選択酸化の方法により素子形成
領域１０１等を画定表出するフィールド酸化膜３及びそ
の下部のｐ型チャネルスト・ツバ２を形成する。

そして通常のＭＯ３Ｉ−ランジスタの製造方法に従い素
子形成領域１０１に、ゲート酸化膜４を下部に存し、素
子形成領域１０１上からフィールド酸化膜３上に延在し
、且つ上面及び側面が５ｉＯｚ等よりなる厚さ２０００
人程度０第１の絶縁膜８で覆われたゲート電極５ａと、
ゲート電極５ａに自己整合するｎ゛゛ソース領域６及び
ｎ゛型トドレイン領域７よりなり、該Ｄ　ＲＡ　Ｍセル
のトランスファゲートＴＧとなるＭＯＳトランジスタを
形成する。

なおゲート電極５ａはこのセルのワード線となる。また
５ｂは隣接セルのワード線である。

第１図（ｂｌ参照 次いで従来通り上記基板面にＣＶＯ法により厚さ３００
０〜４０００人程度の第１の多結晶シリコン層を形成し
く成長温度６００〜６５０°Ｃ）、次いで減圧拡散（拡
散温度８５０〜９５０°Ｃ）等により該第１の多結晶シ
リコン層に燐を高濃度に導入し、通常のりソグラフィ技
術によりパターンニングを行ってソース領域６上から自
己セルのワード線５ａ及び隣接セルのワード線５ｂの上
部まで延在するｎ゛型型詰結晶シリコン蓄積電極９形成
する。

第１図（Ｃ１参照 次いで本発明の方法においては、以後の製造工程におい
て該ｎ゛゛蓄積電極９が被る熱処理の温度以上の高温で
窒素等の前反応ガス中において該ｎ゛゛蓄積電極９のア
ニール処理を行う。

以後の高温熱処理温度は、第２の多結晶シリコン膜への
不純物拡散温度が９００〜１０００°Ｃ１不純物ブロツ
ク用酸化膜の形成温度が１０００°Ｃ，ＰＳＧ絶縁膜の
りフロ一温度が１０００°Ｃ程度であるので、上記ｎ゛
゛蓄積電極９のアニール条件は１０００〜１０５０’ｃ
１０〜３０分程度に設定される。

この処理により該ｎ゛゛蓄積電極９を形成する第１の多
結晶シリコン膜の結晶粒は、上記温度において平衡する
大きさまで成長し、結晶粒の成長拡大したｎ゛型型詰結
晶シリコン蓄積電極１０９なる。

第１図（ｄｌ参照 以後の工程は従来方法と同様である。

即ち上記蓄積電極９の表面を含む基板の主面上に、ＣＶ
Ｄ法により８００″Ｃ程度の温度で厚さ例えば１５０人
程大の薄い５ｉＪ４膜を形成し、９００℃程度の熱酸化
により該５ｉＪ４膜の表面に２０〜５０人程度の薄いＳ
ｉＯ□膜を形成し、該５ｉ３Ｎ−膜とＳｉＯ□膜との２
層構造よりなる誘電体膜１０を形成する。

第１図（ｅｌ参照 次いで上記基板上にＣＶＤ法により６００〜６５０℃程
度の温度で厚さ３０００〜４０００人程度の第２の多結
晶シリコン層を形成し、例えば前記同様の８５０〜９５
０”Ｃ程度で行う燐の減圧熱拡散、或いは燐、砒素等の
イオン打ち込みとそれに続＜９００〜１０００°Ｃの不
純物活性化によって導電性を付与した後、前記蓄積電極
１０９を覆うようにパターンニングしてｎ゛型型詰結晶
シリコン対向電極１１形成する。

第１図（ｆ）参照 次いで９５０〜１０００℃の温度で熱酸化を行ってシリ
コンの表出面に厚さ１０００人程度０不純物ブロック用
酸化１２１２を形成し、次いでＣＶＤ法により該主面上
にＰＳＧ絶縁膜１３を形成し、ドレイン領域７上に電極
コンタクト窓１４を形成し、１０００℃程度の温度でＰ
ＳＧ絶縁ＩＫ　１３をリフローして上記コンタクト窓１
４の側面をなだらかに形成し、通常の方法によりＰＳＧ
絶紬膜１３上・に上記コンタクト１４においてドレイン
領域７に接する例えばアルミニウムよりなるワード線１
５を形成する。

そして以後図示しないが、カバー絶縁膜の形成等がなさ
れてＤＲＡＭセルが完成する。

上記実施例に示すように本発明の方法においては、化学
気相成長（ＣＶ’Ｄ法）によって形成した非晶質或いは
多結晶構造の第１の導電膜上に例えば数１００人程大の
薄い絶縁膜をＣＶＯ法或いは熱反応（熱酸化、熱窒化等
）法により形成する前に、該第１の導電膜を以後の製造
工程の熱処理温度より高い温度でアニール処理してその
結晶粒を該高温において平衡する大きさまで成長せしめ
ておく。

これによって、上記薄い絶縁膜形成工程以後の熱処理に
より上記結晶粒が成長成長することはなくなり、該絶縁
膜に及ぼされる応力は減少してその耐圧劣化は防止され
る。

第２図は上記実施例により形成したスタックドキャパシ
タと従来方法で形成されたスタックドキャパシタの、以
後の製造工程における熱履歴による耐圧不良の発生状況
を示したものである。

この図から、従来方法即ち前アニールなしのもの（Ｂ）
は良品率８０％程度即ち２０％程度の耐圧不良が発生す
るのに対し、本発明に係わるもの即ち前アニールありの
もの（Ｃ）においては９５％以上の良品率即ち耐圧不良
が５％以下しか発生しないという効果が得られているこ
とがわかる。図中（Ａ）はキャパシタ形成時を示す。

なお本発明の方法は化学気相成長法以外に蒸着法等によ
り形成された非晶質シリコン膜上に薄い絶縁膜を形成す
る際にも適用され、また非晶質若しくは多結晶質の高融
点金属膜、高融点金属シリサイド膜上に薄い絶縁膜を形
成する際にも適用される。

また絶縁膜は、熱酸化、熱窒化等によって形成されたも
のであっても同様の効果を生ずる。

〔発明の効果〕

以上説明のように本発明によれば、非晶質若しくは多結
晶質の第１の導電膜上に薄い絶縁膜を介して第２の導電
膜が積層された構造を有する半導体装置を形成する際、
該薄い絶縁膜の耐圧劣化を防止することができる。

従って本発明は、スタックドキャパシタ構造のＤＲＡＭ
の信頼度及び製造歩留りを向上せしめるうえに有効であ
る。

【図面の簡単な説明】

第１図（ａｌ〜げ）は本発明の一実施例を示す工程断面
図、 第２図はスタックドキャパシタの耐圧不良発生状況を示
す図、 第３図はづタノクドキャパシタ構造Ｄ　ＲＡ　Ｍセルの
模式側断面図、 第４図ｆａ）〜（ｄｌは従来方法の工程断面図である。 図において、 １はｐ−型シリコン基板、 ２はｐ型チャネルストッパ、 ３はフィールド酸化膜、 ４はゲート酸化膜、 ５ａはゲート電極（自己セルのワード線）、５ｂは隣接
セルのワード線、 ６はｎ°型ソース領域、 ７はｎ“型ドレイン領域、 ８は第１の絶縁膜、 ９はｎ゛型型詰結晶シリコン蓄積電極 １０は誘電体膜、 １１はｎ゛型型詰結晶シリコン対向電極１２は不純物ブ
ロック用酸化膜、 １３はＰＳＧ絶縁膜、 １４は電極コンタクト窓、 １５はビット線、 １０１は素子形成領域、 １０９は結晶粒の成長拡大した ｎ゛型型詰結晶シリコン蓄積電 極示す。

Claims (1)

1. 【特許請求の範囲】 １、第１の導電膜上に絶縁膜を介して第２の導電膜が積
   層される構造を形成するに際して、該第１の導電膜に、
   以後の製造工程において被る熱処理の温度よりも高い温
   度で予めアニール処理を施した後、 該第１の導電膜の表面に絶縁膜を形成し、 該絶縁膜を有する第１の導電膜上に第２の導電膜を積層
   する工程を有することを特徴とする半導体装置の製造方
   法。 ２、上記第１の導電膜が導電性多結晶シリコンよりなる
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置の製造方法。 ３、上記絶縁膜が窒化シリコンと酸化シリコンの二重構
   造よりなることを特徴とする特許請求の範囲第１項記載
   の半導体装置の製造方法。