JPS61267348A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61267348A JPS61267348A JP10970985A JP10970985A JPS61267348A JP S61267348 A JPS61267348 A JP S61267348A JP 10970985 A JP10970985 A JP 10970985A JP 10970985 A JP10970985 A JP 10970985A JP S61267348 A JPS61267348 A JP S61267348A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- aluminum
- film
- oxide film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は金属薄膜、特にスバ、タリング蒸着法によって
形成された金属薄膜を有する半導体装置に関する。
形成された金属薄膜を有する半導体装置に関する。
半導体装置では電極或いは配線を金属薄膜で構成するこ
とが多く、基板上に金属薄膜を被着した後にフォトレジ
スト等を用いたフォトリソグラフィ技術によって金属薄
膜を選択工、チングして所望形状の電極、配線を得てい
る〇 ところで、この棟の金属薄膜は通常スバ、タリング蒸着
法によって形成しているが、薄膜の軸度を高めるために
高真空条件下で、筐だ下地段差部での被着性を改善する
ために基板を高温に保った条件下で夫々スバ、タリング
蒸着を行なっている。
とが多く、基板上に金属薄膜を被着した後にフォトレジ
スト等を用いたフォトリソグラフィ技術によって金属薄
膜を選択工、チングして所望形状の電極、配線を得てい
る〇 ところで、この棟の金属薄膜は通常スバ、タリング蒸着
法によって形成しているが、薄膜の軸度を高めるために
高真空条件下で、筐だ下地段差部での被着性を改善する
ために基板を高温に保った条件下で夫々スバ、タリング
蒸着を行なっている。
このため、第２図にアルミニウム薄膜の場合で例示する
ように、基板１上に形成されるアルミニウム薄膜４Ａの
結晶４ａは粒径が大きなものになり、しかも結晶粒径の
不揃いによって薄膜４Ａの表向（結晶４ａの弐面）には
微細な凹凸が生じることになる。
ように、基板１上に形成されるアルミニウム薄膜４Ａの
結晶４ａは粒径が大きなものになり、しかも結晶粒径の
不揃いによって薄膜４Ａの表向（結晶４ａの弐面）には
微細な凹凸が生じることになる。
上述した従来の薄膜４Ａでは、結晶粒径が太きいことお
よびこれに伴なう表面凹凸によって、薄膜４Ａを選択エ
ツチングするためのマスク合わせ精度が低下され、形成
される薄膜パターンに位置ずれが生じ易いという問題が
ある。
よびこれに伴なう表面凹凸によって、薄膜４Ａを選択エ
ツチングするためのマスク合わせ精度が低下され、形成
される薄膜パターンに位置ずれが生じ易いという問題が
ある。
即ち、通常では薄膜４Ａを選択エツチングするだめのマ
スクは、第２図のように薄膜４Ａ下に形成した下地パタ
ーンの位置合せパターン３ａを光学的に検出してマスク
８の位置決めを行なっている。この光字的な検出方法と
しては、基板１表面に光を投射し、その反射光の中から
位置決めノくターン３ａの反射光を検出する方法が利用
されている。
スクは、第２図のように薄膜４Ａ下に形成した下地パタ
ーンの位置合せパターン３ａを光学的に検出してマスク
８の位置決めを行なっている。この光字的な検出方法と
しては、基板１表面に光を投射し、その反射光の中から
位置決めノくターン３ａの反射光を検出する方法が利用
されている。
このため、前述のように薄膜４Ａの表面の凹凸が著しい
と、同図のように位置決めパターン３ａからの反射光が
薄膜４Ａの表面で乱反射され、位置決めパターン３ａの
位置を高精度に検出しかつこれに基づいてマスク８を下
地のパターンに対し１ て高精度に位置合せ
することが困難になる。
と、同図のように位置決めパターン３ａからの反射光が
薄膜４Ａの表面で乱反射され、位置決めパターン３ａの
位置を高精度に検出しかつこれに基づいてマスク８を下
地のパターンに対し１ て高精度に位置合せ
することが困難になる。
因みに、本発明者の検査によれは、約２０俤の確率で位
置合せずれが発生し、略同じ割合で歩留が低下されると
いう問題が生じている。
置合せずれが発生し、略同じ割合で歩留が低下されると
いう問題が生じている。
本発明の半導体装置は基板上に形成される金属薄膜の中
に薄い酸化膜又は窒化膜の１−を形成することにより１
Ｍ晶粒径の小型化および均一化を図り、金鵜衣面の凹凸
を抑制することができる０〔実施例〕 次に１本発明について図面を参照して説明する。
に薄い酸化膜又は窒化膜の１−を形成することにより１
Ｍ晶粒径の小型化および均一化を図り、金鵜衣面の凹凸
を抑制することができる０〔実施例〕 次に１本発明について図面を参照して説明する。
第１図は、シリコン等の半導体基板１上にアルミニウム
の薄膜４を形成した実施例を示している。
の薄膜４を形成した実施例を示している。
半導体基板１の絶縁層２上には例えばシリコン酸化膜を
パターニングして下地パターン３を形成しており、その
一部を位置合せパターン３ａとして構成してい−る。そ
して、この−トにアルミニウムをスパッタリング蒸着し
てアルミニウム薄膜４を形成している。このアルミニウ
ム薄膜４は全厚さをｌｐｍとしたときには、その略半分
（０５μｍ）の厚さ位置に極めて薄い酸化アルミニウム
膜５を形成しており、この酸化アルミニウム膜５によっ
てアルミニウム薄膜４の結晶を厚さ方向に二分させた構
成となっている。
パターニングして下地パターン３を形成しており、その
一部を位置合せパターン３ａとして構成してい−る。そ
して、この−トにアルミニウムをスパッタリング蒸着し
てアルミニウム薄膜４を形成している。このアルミニウ
ム薄膜４は全厚さをｌｐｍとしたときには、その略半分
（０５μｍ）の厚さ位置に極めて薄い酸化アルミニウム
膜５を形成しており、この酸化アルミニウム膜５によっ
てアルミニウム薄膜４の結晶を厚さ方向に二分させた構
成となっている。
このようなアルミニウム薄膜４の形成方法としては、先
ず真空度、基板加熱温度、成長速度はこれまでと同条件
でしかし成長時間を１／２としてスパッタリング蒸着を
行なって０．５μｍの下側アルミニウム膜６ｆｆ、形成
する。ｇいて、酸素雰囲気中で１００℃、１分間加熱す
ることにより下側アルミニウム膜６の表面に３０〜５０
Ａの酸化アルミニウム膜５が形成される。次いで、前述
と同条件によシ上側アルミニウム膜７を０．５μｍの厚
さに形成することにより実現できる。
ず真空度、基板加熱温度、成長速度はこれまでと同条件
でしかし成長時間を１／２としてスパッタリング蒸着を
行なって０．５μｍの下側アルミニウム膜６ｆｆ、形成
する。ｇいて、酸素雰囲気中で１００℃、１分間加熱す
ることにより下側アルミニウム膜６の表面に３０〜５０
Ａの酸化アルミニウム膜５が形成される。次いで、前述
と同条件によシ上側アルミニウム膜７を０．５μｍの厚
さに形成することにより実現できる。
したがって、このように構成さｊしたアルシミニウム博
膜４は、酸化アルミニウム膜５によって上。
膜４は、酸化アルミニウム膜５によって上。
下側の各アルミニウム膜６．７のアルミニウム原子が移
動する除の障壁とされ、夫々の膜６，７の結晶（ｉａ、
７ａの粒径は小さく抑えられる。このため、アルミニウ
ム薄膜４としての結晶の小型化および均一化を図ること
ができ、その表面の凹凸も低減できる０ この結果、同図のよりに位置合せ）（ターン３ａからの
反射光がアルミニウム薄膜４の表面において乱反射され
ることも少なくなり、位置検出精度を向上してアルミニ
ウム薄膜４の選択エツチング（バターニング）精度の向
上を達成できる。
動する除の障壁とされ、夫々の膜６，７の結晶（ｉａ、
７ａの粒径は小さく抑えられる。このため、アルミニウ
ム薄膜４としての結晶の小型化および均一化を図ること
ができ、その表面の凹凸も低減できる０ この結果、同図のよりに位置合せ）（ターン３ａからの
反射光がアルミニウム薄膜４の表面において乱反射され
ることも少なくなり、位置検出精度を向上してアルミニ
ウム薄膜４の選択エツチング（バターニング）精度の向
上を達成できる。
因みに、本例の構造では下地パターン３に対するアルミ
ニウム薄膜４のパターン位置ずれを２俤以下に抑えるこ
とができた。また、スパッタリング蒸着の真空度や基板
温度等の条件はこれ壕でと同じでめ９、薄膜の純度や段
部での被着性等は従来と同等に維持されている。更に薄
膜４中に酸化膜５が存在してこれが原子移動の障壁とな
ることによシ耐エレクトロマイプレーンヨン性が向上す
ることにもなる。
ニウム薄膜４のパターン位置ずれを２俤以下に抑えるこ
とができた。また、スパッタリング蒸着の真空度や基板
温度等の条件はこれ壕でと同じでめ９、薄膜の純度や段
部での被着性等は従来と同等に維持されている。更に薄
膜４中に酸化膜５が存在してこれが原子移動の障壁とな
ることによシ耐エレクトロマイプレーンヨン性が向上す
ることにもなる。
ここで、金属薄膜はアルミニウム以外の金属でも同様に
適用できる。また酸化膜の代りに窒化膜でもよく、更に
これらの膜は金属薄膜の厚さに応じて２ノー以上設けて
もよい。
適用できる。また酸化膜の代りに窒化膜でもよく、更に
これらの膜は金属薄膜の厚さに応じて２ノー以上設けて
もよい。
以上説明したように本発明は、金属薄膜の中に該金鵬の
薄い酸化膜又は窒化膜を設けているので、 ６一 盆踊薄膜の純度や段部での被着性を悪化させることなく
結晶の小型化および均一化を図って表面の凹凸ケ仰匍」
でき、これにより下゛膜パターンの位置検出精度を向上
して位置合せ精度の高い金属薄膜パターンを得ることが
できる効果がある。
薄い酸化膜又は窒化膜を設けているので、 ６一 盆踊薄膜の純度や段部での被着性を悪化させることなく
結晶の小型化および均一化を図って表面の凹凸ケ仰匍」
でき、これにより下゛膜パターンの位置検出精度を向上
して位置合せ精度の高い金属薄膜パターンを得ることが
できる効果がある。
第１図は本発明の半導体装置の要部の断面図。
第２図は従来構造の断面図である。
１・・・・・・半導体基板、３・・・・・・下地パター
ン、３ａ・・・・・・位置合せパターン、４，４Ａ・・
・・・・アルミニウム薄膜、５・・・・・・ば化アルミ
ニウム膜、６・・・・・・下側アルミニウム膜、７・・
・・・・上側アルミニウム膜、４ａ。 ６ａ、７ａ・・・・・・結晶、８・・・・・・マスク。
ン、３ａ・・・・・・位置合せパターン、４，４Ａ・・
・・・・アルミニウム薄膜、５・・・・・・ば化アルミ
ニウム膜、６・・・・・・下側アルミニウム膜、７・・
・・・・上側アルミニウム膜、４ａ。 ６ａ、７ａ・・・・・・結晶、８・・・・・・マスク。
Claims (1)
- 【特許請求の範囲】 １、半導体基板に形成した下地パターン上に、所定のパ
ターン形状の金属薄膜を形成してなる半導体装置であっ
て、前記金属薄膜の中に該金属の薄い酸化膜又は窒化膜
を形成したことを特徴とする半導体装置。 ２、アルミニウムで金属薄膜を形成し、その膜中に薄い
酸化アルミニウム膜を厚さ方向の略中央位置に形成して
なる特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10970985A JPS61267348A (ja) | 1985-05-22 | 1985-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10970985A JPS61267348A (ja) | 1985-05-22 | 1985-05-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61267348A true JPS61267348A (ja) | 1986-11-26 |
Family
ID=14517226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10970985A Pending JPS61267348A (ja) | 1985-05-22 | 1985-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61267348A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5018001A (en) * | 1988-12-15 | 1991-05-21 | Nippondenso Co., Ltd. | Aluminum line with crystal grains |
| JP2008112930A (ja) * | 2006-10-31 | 2008-05-15 | Fuji Xerox Co Ltd | 半導体素子及びその製造方法 |
-
1985
- 1985-05-22 JP JP10970985A patent/JPS61267348A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5018001A (en) * | 1988-12-15 | 1991-05-21 | Nippondenso Co., Ltd. | Aluminum line with crystal grains |
| JP2008112930A (ja) * | 2006-10-31 | 2008-05-15 | Fuji Xerox Co Ltd | 半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2000030A1 (en) | Adhesion layer for platinum based sensors | |
| JP2890538B2 (ja) | 半導体装置 | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JPS61267348A (ja) | 半導体装置 | |
| JPS6377122A (ja) | 半導体装置の製造方法 | |
| JPH0748564B2 (ja) | シリコンマイクロセンサ | |
| JPH02189981A (ja) | 半導体装置及びその製造法 | |
| JP3458493B2 (ja) | 圧電センサエレメントおよびその製造方法 | |
| JPS6315422A (ja) | 半導体装置の製造方法 | |
| JPH02132836A (ja) | 半導体装置 | |
| JPH0765937B2 (ja) | センサ素子およびその製造方法 | |
| JP3173905B2 (ja) | 半導体圧力センサ | |
| JPS62204526A (ja) | 多層レジスト構造 | |
| JPH0634403B2 (ja) | 半導体装置の製造方法 | |
| JPS60192330A (ja) | 半導体装置の製造方法 | |
| JPH06104206A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH03219506A (ja) | 超伝導薄膜の堆積方法 | |
| JPH08293614A (ja) | 圧力センサ | |
| JPS59171118A (ja) | 重ね合わせ基準マ−ク | |
| JPS6398156A (ja) | 半導体圧力センサの製造方法 | |
| JPH01132121A (ja) | 半導体装置の製造方法 | |
| JPH09318477A (ja) | 圧力センサ及びその製造方法 | |
| JPH01244645A (ja) | 半導体装置の製造方法 | |
| JPH033369A (ja) | 半導体センサ | |
| JPH0214533A (ja) | 薄膜能動素子の製造方法及び液晶素子 |