JPS61232620A - 半導体基板エツチング方法 - Google Patents

半導体基板エツチング方法

Info

Publication number
JPS61232620A
JPS61232620A JP7361585A JP7361585A JPS61232620A JP S61232620 A JPS61232620 A JP S61232620A JP 7361585 A JP7361585 A JP 7361585A JP 7361585 A JP7361585 A JP 7361585A JP S61232620 A JPS61232620 A JP S61232620A
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
etching mask
atoms
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7361585A
Other languages
English (en)
Inventor
Isao Murakami
村上　勇雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP7361585A priority Critical patent/JPS61232620A/ja
Publication of JPS61232620A publication Critical patent/JPS61232620A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体製造分野におけるドライエツチング方
法、特に半導体基板をエツチングする場合の終点検出方
法に関するものである。
（従来の技術） 従来、ドライエツチングの終点検出方法の一つとして被
エツチング材料の構成原子、あるいは分子の発光強度や
、プラズマ中のエツチングに関する原子あるいは分子、
またはそれらのイオンの発光強度を追跡して、終点を明
確にする方法が知られていた。
（発明が解決しようとする問題点） 微細素子分離技術や小面積大容量化技術の進展に伴ない
、半導体基板表面に溝を形成する技術が広く用いられて
いるが、その溝の深さは、半導体基板のエツチング時間
だけで制御されているのが現状である。しかし、従来の
技術では、被エツチング物である半導体基板の構成原子
あるいは分子の発光強度や、プラズマ中のエツチングに
関与する原子・分子・イオンの発光強度は、被エツチン
グ物の中間厚さの位置では、エツチング中に変化しない
ため、半導体基板のエツチング終点を明確に検出できな
い欠点があった。
本発明の、目的は、従来、の、欠点を解消し、半導体基
板表面に任意の深さも−を精度よく形成することである
。
（問題点を解決するための手段） 本発明の半導体基板エツチング方法は、半導体基板表面
に、ドライエツチング法により溝を形成するときに、エ
ツチングマスクとして、半導体基板構成原子以外の原子
を含む膜を用い、エツチングマスク構成体中の原子ある
いは分子、またはそれらのイオンの発光強度を追跡する
ことによって、エツチング終点を検出するものである。
また、エツチングマスクの膜厚が、このエツチングマス
クの膜厚と、前記溝の目的とする深さとの比が、前記エ
ツチングマスクのエツチング速度と半導体基板のエツチ
ング速度との比と同等となるような膜厚とするものであ
る。
（作　用） ドライエツチングでは、反応系圧力、高周波パワー処理
枚数など種々のパラメータによって、エツチング速度が
変化するが、本発明では、エツチング速度の相対値だけ
に依存するため、上記種々のパラメータによる影響は非
常に少なく、さらに発光をモニターすることにより、エ
ツチング状況を把握できるため、精度よく溝の深さを制
御することが可能となる。
（実施例） 本発明の一実施例を第１図および第２図に基づいて説明
する。
第１図は本発明の半導体基板のエツチング方法の工程順
断面図である。
同図において、シリコン基板１上に酸化シリコン膜２を
５００人成長させ、さらに化学気相成長法により、窒化
シリコン膜３を形成したのち、フォトエツチング技術に
より、溝形成領域を開孔したものが、第１図（ａ）であ
る。この場合、エツチングマスクとしては窒化シリコン
膜３を使用した。
第１図（ａ）の状態からシリコン基板１のエツチングを
行なうが、シリコン基板１とともに、エツチングマスク
の窒化シリコン膜３もエツチングされることになり、第
１図（ｂ）に示すものが、エツチングの途中の図であ□
る。このとき、エツチング中に窒化シリコン膜から発生
した窒素原子の発光（６７４μｍ）は、第２図の特性曲
線４のような強度変化を示す。すなわ妃、第２図中、横
軸に時間、縦軸に発光強度をとると、エツチング開始直
後から、窒化シリコン膜３の除去成分に起因する窒素原
子の発光が生じ、エツチング期間中は一定の強度を保っ
ている。
さらに、エツチングが進み、窒化シリコン膜３が全てエ
ツチングされた状態、すな゛わち、目的とする禰さの溝
が形成された状態、すなわち第１図（Ｃ）の状態になる
と、この時点で、窒素原子の発光は第２図の特性曲線４
に示すように急激に消滅するので、ここをエツチング終
点とすればよい□す゛上記実施例において、エツチング
膚スクとして用いた窒化シリコン膜の膜厚は、つぎの関
係式により゛決定した。　　　　　　　　　　−ｂ Ｘ　＝　□　・　ｙ ここで、Ｘ：エツチングマスクの膜厚 ｙ：半導体基板へ形成する溝の深さ ｂ：エツチングマスクのエツチング 速度 ａ：半導体基板のエツチング速度 す この関係式で、エツチング速度比□は、使用ガスおよび
装置によって決まるものであるから、基板へ形成する溝
の深さｙに応じて、エツチングマスクの膜厚を決定すれ
ばよいことがわかる。
上記実施例においては、エツチングマスクとして窒化シ
リコン膜を用いた場合について述べたが、酸化シリコン
膜や、レジスト等を用いても同様にエツチング終点を検
出できる。
（発明の効果） 本発明によれば、半導体基板表面に任意の深さの溝を容
易に精度よく形成す、ることか可能となり、微細素子分
離技術や、小面積大容量化技術の進展に大きく寄与する
ものである。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）　、　（ｃ）は本発明の一実
施例による半導体基板エツチング方法の工程順断面図、
第２図は同特性図である。 １　・　シリコン基板、　２　　酸化シリコン膜、３　
・窒化シリコン膜、　４　・・窒素原子線の発光特性曲
線。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板表面に、ドライエッチング法により溝
    を形成するときに、エッチングマスクとして、前記半導
    体基板構成原子以外の原子を含む膜を用い、エッチング
    マスク構成体中の原子あるいは分子、またはそれらのイ
    オンの発光強度を追跡することによって、エッチング終
    点を検出することを特徴とする半導体基板エッチング方
    法。
  2. （２）エッチングマスクの膜厚が、該エッチングマスク
    の膜厚と、上記溝の目的とする深さとの比が、前記エッ
    チングマスクのエッチング速度と半導体基板のエッチン
    グ速度との比と同等となるような膜厚とすることを特徴
    とする特許請求の範囲第（１）項記載の半導体基板エッ
    チング方法。
JP7361585A 1985-04-09 1985-04-09 半導体基板エツチング方法 Pending JPS61232620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7361585A JPS61232620A (ja) 1985-04-09 1985-04-09 半導体基板エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7361585A JPS61232620A (ja) 1985-04-09 1985-04-09 半導体基板エツチング方法

Publications (1)

Publication Number Publication Date
JPS61232620A true JPS61232620A (ja) 1986-10-16

Family

ID=13523412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7361585A Pending JPS61232620A (ja) 1985-04-09 1985-04-09 半導体基板エツチング方法

Country Status (1)

Country Link
JP (1) JPS61232620A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0314522A2 (en) * 1987-10-29 1989-05-03 Fujitsu Limited Trench etching process
EP0478055A2 (de) * 1990-09-21 1992-04-01 Philips Patentverwaltung GmbH Verfahren zur Bildung mindestens eines Grabens in einer Substratschicht
US20130017684A1 (en) * 2011-07-11 2013-01-17 Nanya Technology Corporation Process of forming slit in substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0314522A2 (en) * 1987-10-29 1989-05-03 Fujitsu Limited Trench etching process
US5030316A (en) * 1987-10-29 1991-07-09 Fujitsu Limited Trench etching process
EP0478055A2 (de) * 1990-09-21 1992-04-01 Philips Patentverwaltung GmbH Verfahren zur Bildung mindestens eines Grabens in einer Substratschicht
US20130017684A1 (en) * 2011-07-11 2013-01-17 Nanya Technology Corporation Process of forming slit in substrate
US8975137B2 (en) * 2011-07-11 2015-03-10 Nanya Technology Corporation Process of forming slit in substrate

Similar Documents

Publication Publication Date Title
EP0482519A1 (en) Method of etching oxide materials
US4390394A (en) Method of structuring with metal oxide masks by reactive ion-beam etching
JPS61232620A (ja) 半導体基板エツチング方法
JPH01117034A (ja) トレンチエッチング方法
JPS61232619A (ja) 半導体基板エツチング方法
JP2002252202A (ja) 半導体基材表面への微細構造形成方法およびその方法により微細構造を形成した半導体基材ならびにそれを用いたデバイス
US3585091A (en) Method for etching thin layers of oxide or nitride
KR100213759B1 (ko) 반도체 센서용 마이크로 빔의 제조방법
JPH04370929A (ja) ドライエッチング方法
JPH03196521A (ja) 半導体装置の製造方法
JPH03241740A (ja) 半導体装置の製造方法
JPS605230B2 (ja) ジヨセフソン素子の製造方法
JPS58130527A (ja) 半導体のエツチング方法
GB2207395A (en) Producing a pattern in a material
JPS6265328A (ja) エツチング法
JPS62249420A (ja) プラズマ処理装置
JPS5739535A (en) Etching control method
JPS5831533A (ja) テ−パ−エツチング方法
JPH01274430A (ja) 薄膜のパターニング方法
JPS5913592B2 (ja) エツチング方法
JPS61174636A (ja) 微細パタ−ン形成方法
JPS63269586A (ja) ブリツジ型ジヨセフソン接合素子の製造方法
JPH04150023A (ja) 半導体装置の製造方法
JPH04124809A (ja) Ｘ線露光用マスクの製造方法
JPS62214622A (ja) 半導体ウエ−ハへの凹部形成方法