JPH01117034A - トレンチエッチング方法 - Google Patents

トレンチエッチング方法

Info

Publication number
JPH01117034A
JPH01117034A JP62274779A JP27477987A JPH01117034A JP H01117034 A JPH01117034 A JP H01117034A JP 62274779 A JP62274779 A JP 62274779A JP 27477987 A JP27477987 A JP 27477987A JP H01117034 A JPH01117034 A JP H01117034A
Authority
JP
Japan
Prior art keywords
etching
trench
silicon substrate
trench etching
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62274779A
Other languages
English (en)
Inventor
Takuyuki Motoyama
本山　琢之
Naomichi Abe
阿部　直道
Satoshi Mihara
智 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62274779A priority Critical patent/JPH01117034A/ja
Priority to KR1019880013917A priority patent/KR910009611B1/ko
Priority to EP88310219A priority patent/EP0314522B1/en
Priority to DE3889709T priority patent/DE3889709T2/de
Publication of JPH01117034A publication Critical patent/JPH01117034A/ja
Priority to US07/462,959 priority patent/US5030316A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 トレンチエッチングのエッチング停止時点決定方法の改
良に関し、 正確なトレンチエッチングを再現性良く行えるトレンチ
エッチング方法の提供を目的とし、シリコン基板の表面
にトレンチエッチング用マスクのパターンを形成しエッ
チングによりトレンチを形成する方法であって、マスク
パターンとシリコン基板とのエッチングレートの比を利
用し、前記マスクパターンが前記シリコン基板と共にエ
ッチングされることにより生じる発光分析結果の変化を
検出してエッチングを停止するよう構成する。
〔産業上の利用分野〕
本発明は、トレンチエッチング方法に係り、特にエッチ
ング停止時点決定方法の改良に関するものである。
トレンチを形成するトレンチエッチングにおいては、シ
リコン基板をエッチングする場合にストッパの役割をす
る層が存在しないために、トレンチの深さを高い精度で
充分再現性良く制御することが困難である。
このために、トレンチの深さのシリコン基板の面内分布
の制御に対する有効な手段が存在しなかった。
以上のような状況から精度の高い、再現性の良いトレン
チエッチングがが可能なトレンチエッチング方法が要望
されている。
〔従来の技術〕
従来のトレンチエッチング方法は第４図（ａ）に示すよ
うに、リソグラフィー技術によりシリコン基板１１の表
面にトレンチ１５の位置に開口部を有するＰＳＧよりな
るトレンチエッチングマスク１２を設け、シリコン基板
のりアクティブ・イオン・エッチング（以下、Ｒ，１，
Ｅ、と略称する）に対するエッチングレートから算出し
た所望の深さのエッチングに要する時間を決定して時間
管理によりエッチングを行うか、或いはレーザビーム等
を用いてシリコン基板表面とトレンチ１５の底面とから
の反射レーザビームの時間差によりトレンチ１５の深さ
を監視しながら行い、第４図（ｂｌに示すようなトレン
チ１５を形成している。
〔発明が解決しようとする問題点〕
以上説明の従来のトレンチエッチング方法で問題となる
のは、時間管理によりエッチングを行った場合において
は、何らかの異常事態の発生により予定通りのエッチン
グが行われなかった場合のアラームがないので、エッチ
ングが予定通り実施されたかどうかの保証が無いことで
あり、また、レーザビーム等を用いてトレンチの深さを
監視した場合においては、トレンチの形状によってはそ
の精度が低下することである。
本発明は以上のような状況から容易に実施し得る方法に
より、正確なトレンチエッチングを再現性良く行えるト
レンチエッチング方法の提供を目的としたものである。
〔問題点を解決するための手段〕
上記問題点は、シリコン基板の表面にトレンチエッチン
グ用マスクのパターンを形成しエッチングによりトレン
チを形成する方法であって、マスクパターンとシリコン
基板とのエッチングレート＝３− の比を利用し、前記マスクパターンが前記シリコン基板
と共にエッチングされることにより生じる発光分析結果
の変化を検出してエッチングを停止する本発明によるト
レンチエッチング方法によって解決される。
〔作用〕
即ち本発明においては、シリコン基板の表面に一層或い
は多層のトレンチエッチング用マスクのパターンを形成
し、このマスクの最上層とシリコン基板とのエッチング
レートの比を利用し、このマスクが完全に除去されたこ
と、或いは第２層目の表面が露出したこと、を発光分析
結果の変化により検出し、トレンチエッチングの停止時
点を決定することが可能となる。
〔実施例〕
以下第１図、第２図について本発明の一実施例を、第３
図について他の実施例を説明する。
第１図（ａ）に示すように、シリコン基板１の表面−へ
　− に厚さ１μｍのエッチングマスク、例えばＰＳＧ膜４を
形成する。図において、ＡＭ域及びＢ領域はシリコン基
板１上の二つの領域の断面であることを示している。
次に第、１図（ｂｌに示すように、図示しないリアクテ
ィブ・イオン・エッチング装置（以下、Ｒ，Ｉ。
Ｅ、装置と略称する）を用いて下記条件にてトレンチエ
ッチングを行う。
反応ガスー−一一一−−−−−−−−−−−−−−−一
一−−−−−−・−・−・−−−−−−−−−−一−−
−−−−−−−−−−−−−−一−・−一一一一四塩化
炭素（Ｃｃｉｒ　４．）十塩素ガス（α２）反応室内圧
−−−−−−−−−−−−−−−−−−−−−・−−−
−−−−−−−−−−−０，Ｉ　Ｔｏｒｒ高周波電源出
力−−−−一−−・−・・・−−一一−−−−−・・−
−−−−−−−−〜−−−−−７００Ｗエッチングの進
行によりシリコン基板１上のＡ領域及びＢ　ｉｌ域が第
１図（ｃ）に示すようになり、シリコン基板１上の一部
分、例えばＢｙ４域では図示のようにＰＳＧ膜４が完全
に除去され、Ａ６ＩＭｉでは未だＰＳＧ膜４が残存する
場合が生じる。
更にエッチングを続けると、最後には第１図（ｄ）に示
すように、Ａ及びＢ領域を含むシリコン基板１の表面の
どの部分においてもＰＳＧ膜４が完全に除去される。
この状態になると、ＰＳＧＳ層膜残っている状態でＲ，
１，Ｅ、をした場合に現れる６０３ｎｍのスペクトル発
光が消失するか、或いはトレンチ５の側壁部にエッチン
グ中に形成されたシリコン酸化膜が残存した状態の場合
には、６０３ｎｍのスペクトル発光が大きく減少し、Ｐ
ＳＧＳ層膜残っている状態と比較すると、極めて強度の
弱い発光を示すようになるので、この時点でトレンチエ
ッチングを停止する。
トレンチ周辺のマスクが消失してから、エッチング終了
までの時間は、ウェーハ面内の位置により若干具なり、
マスク消失後のエッチングがトレンチ深さに及ぼす効果
はトレンチ自体のエッチングとその周囲のシリコン基板
１面のエッチング速度の差によるものとなる。
しかし、トレンチの内部もその周囲の平坦部も同質のシ
リコンであるから、そのエッチング速度差は殆ど無い。
また、マスク消失からエッチング終了までの時間の長さ
も全エッチング時間に比べると非常に短い。
従って、マスク消失からエッチング終了時までの間のト
レンチ深さの変化は殆ど無く、その結果としてトレンチ
深さの面内分布の制御を行うことが可能となる。
ウェーハ面上のＡ領域及びＢ領域におけるマスク厚をＤ
ｌ、Ｄ２、マスクエッチングレートをＭＩ。
ＭｚｓシリコンのエッチングレートをＳ＋、Ｓ２とし、
Ｂ領域の方がＡ領域よりややエッチングレートがシリコ
ン基板１、マスク共大きいとすると、Ａ領域及びＢ領域
におけるトレンチの深さＴ　ｚ、　Ｔ　Ｉの比は、 Ｔ　ｔ　　　Ｓ　ｚ　　　Ｍ　＋　　　　Ｄ　２Ｔ　Ｉ
Ｓ　ｒ　　　Ｍ　ｚ　　　Ｄ　Ｉとなり、マスク厚は充
分に均一である（Ｄ＋＝Ｄｚ）とし、またエッチングレ
ートの比をそれぞれ’Ｉ”＋　　　　１十β　　　　　
ｌ十μより均一なトレンチエッチング深さが得られるこ
とになる。
このことは第２図のエッチング時間とトレンチ深さの関
係を示す図において、＋ｄ）にて示す時点におけるＢ　
９５域のトレンチの深さがＡ領域のトレンチの深さより
もやや浅くなっていることにより実証することができる
。
次に本発明の他の実施例を第３図により説明する。
先ず第３図（ａ）に示すように、シリコン基板１の表面
に厚さ１．０００人のシリコン酸化膜２を形成し、その
上に厚さ２．０００人のシリコン窒化膜３を形成する。
更にその上に厚さ１μｍのＰＳＧＳ層膜形成する。
次に第３図（ｂ）に示すように、トレンチを形成すべき
位置の上記ＰＳＧ膜４．シリコン窒化膜３及びシリコン
酸化膜２を貫通する窓開けを、リソグラフィー技術を用
いて行う。
次いで第３図（Ｃ）に示すように、図示しないＲｏｌ、
Ｅ、装置を用いて下記条件にてトレンチエッチングを行
う。
反応ガス−・−−−−−−一−−−−−・−一一一−−
・−−一−−−−・−・−・−−一−−−−−−−−・
−−−一−・−・−一・−四塩化炭素（Ｃ（ｌＪ４）十
塩素ガス（ｃｔ＋ｚ）反応室内圧−−−−−−−−−−
−−−−−−−−−−−−−−−−−−−−−−−−−
−−−−０，Ｉ　Ｔｏｒｒ高周波電源出力−一一一−−
−−−−−−−−−−−−−・−−一一−−−−−−−
−−−・・−７００Ｗエッチングの進行により最上層の
ＰＳＧＳ層膜エッチングされ、シリコン基板１上のいず
れかの領域で第二層目のシリコン窒化膜３が露出した時
点で、発光分析結果の変化、例えば７４９ｎｍのスペク
トル発光の出現を検出し、その時点でエッチングを停止
する。
このように、トレンチエッチングにおけるトレンチエッ
チングの停止時点の決定を、トレンチエッチング用マス
クとシリコン基板とのエッチングレートの比を利用し、
トレンチエッチング用マスクの消失を発光分析結果の変
化により検出し、トレンチの深さを制御することが可能
となる。
〔効果〕
以上の説明から明らかなように、本発明によれば極めて
容易に実施し得るトレンチエッチング処理中の発光分析
結果の変化を検出することにより、正確なトレンチエッ
チングを再現性良く行うことが可能となる利点があり、
著しい経済的及び、信頼性向上の効果が期待でき工業的
には極めて有用なものである。
【図面の簡単な説明】
第１図は本発明による一実施例を工程順に示す側断面図
、 第２図は本発明による一実施例のエッチング時間とトレ
ンチ深さの関係を示す図 第３図は本発明による他の実施例を工程順に示す側断面
図、 第４図は従来のトレンチエッチング方法を工程順に示す
側断面図、である。 図において、 １はシリコン基板、 ２はシリコン酸化膜、 ３はシリコン窒化膜、 ４はＰＳＧ膜、 ５はトレンチ、 を示す。 ＣＤ０寸りへ− ＾Δ八へ縫）ｒｔＪ礼 俗　　　　　　ド　ば

Claims (1)

    【特許請求の範囲】
  1. 　シリコン基板の表面にトレンチエッチング用マスクの
    パターンを形成しエッチングによりトレンチを形成する
    方法であって、マスクパターンとシリコン基板とのエッ
    チングレートの比を利用し、前記マスクパターンが前記
    シリコン基板と共にエッチングされることにより生じる
    発光分析結果の変化を検出してエッチングを停止するこ
    とを特徴とするトレンチエッチング方法。
JP62274779A 1987-10-29 1987-10-29 トレンチエッチング方法 Pending JPH01117034A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62274779A JPH01117034A (ja) 1987-10-29 1987-10-29 トレンチエッチング方法
KR1019880013917A KR910009611B1 (ko) 1987-10-29 1988-10-25 트렌치 에칭법
EP88310219A EP0314522B1 (en) 1987-10-29 1988-10-31 Trench etching process
DE3889709T DE3889709T2 (de) 1987-10-29 1988-10-31 Verfahren zum Ätzen von Gräben.
US07/462,959 US5030316A (en) 1987-10-29 1990-01-08 Trench etching process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62274779A JPH01117034A (ja) 1987-10-29 1987-10-29 トレンチエッチング方法

Publications (1)

Publication Number Publication Date
JPH01117034A true JPH01117034A (ja) 1989-05-09

Family

ID=17546444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62274779A Pending JPH01117034A (ja) 1987-10-29 1987-10-29 トレンチエッチング方法

Country Status (5)

Country Link
US (1) US5030316A (ja)
EP (1) EP0314522B1 (ja)
JP (1) JPH01117034A (ja)
KR (1) KR910009611B1 (ja)
DE (1) DE3889709T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4029912A1 (de) * 1990-09-21 1992-03-26 Philips Patentverwaltung Verfahren zur bildung mindestens eines grabens in einer substratschicht
FR2669466B1 (fr) * 1990-11-16 1997-11-07 Michel Haond Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant.
EP0511448A1 (en) * 1991-04-30 1992-11-04 International Business Machines Corporation Method and apparatus for in-situ and on-line monitoring of a trench formation process
US5281305A (en) * 1992-05-22 1994-01-25 Northrop Corporation Method for the production of optical waveguides employing trench and fill techniques
US5465859A (en) * 1994-04-28 1995-11-14 International Business Machines Corporation Dual phase and hybrid phase shifting mask fabrication using a surface etch monitoring technique
US5998301A (en) * 1997-12-18 1999-12-07 Advanced Micro Devices, Inc. Method and system for providing tapered shallow trench isolation structure profile
TW398053B (en) * 1998-07-31 2000-07-11 United Microelectronics Corp Manufacturing of shallow trench isolation
DE10004394A1 (de) * 2000-02-02 2001-08-16 Infineon Technologies Ag Verfahren zur Grabenätzung in Halbleitermaterial
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
CN110316971B (zh) * 2019-07-03 2021-09-24 Tcl华星光电技术有限公司 蚀刻混切玻璃基板的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496425A (en) * 1984-01-30 1985-01-29 At&T Technologies, Inc. Technique for determining the end point of an etching process
JPS60251626A (ja) * 1984-05-28 1985-12-12 Mitsubishi Electric Corp エツチングの終点検出方法
JPS61115326A (ja) * 1984-11-12 1986-06-02 Oki Electric Ind Co Ltd 半導体基板のエツチング方法
JPS61232620A (ja) * 1985-04-09 1986-10-16 Matsushita Electronics Corp 半導体基板エツチング方法
JPS61232619A (ja) * 1985-04-09 1986-10-16 Matsushita Electronics Corp 半導体基板エツチング方法

Also Published As

Publication number Publication date
EP0314522A3 (en) 1990-04-18
KR910009611B1 (ko) 1991-11-23
DE3889709D1 (de) 1994-06-30
KR890007400A (ko) 1989-06-19
EP0314522A2 (en) 1989-05-03
DE3889709T2 (de) 1994-09-08
EP0314522B1 (en) 1994-05-25
US5030316A (en) 1991-07-09

Similar Documents

Publication Publication Date Title
US4632724A (en) Visibility enhancement of first order alignment marks
JP2516270B2 (ja) 材料の成長速度とエッチング速度の光学的監視
US4975141A (en) Laser ablation for plasma etching endpoint detection
KR100358265B1 (ko) 타원편광기술을이용한디바이스제조방법
US4717446A (en) Method of detecting the endpoint of the etch of epitaxially grown silicon
JPS61256637A (ja) プラズマ・エツチング・プロセスをモニタする方法
JPS58110678A (ja) エツチング方法
JPH01117034A (ja) トレンチエッチング方法
EP0280869A3 (en) A laser luminescence monitor for material thickness processes
US5259925A (en) Method of cleaning a plurality of semiconductor devices
JPH0239435A (ja) 半導体装置の製造方法
US5591300A (en) Single crystal silicon dry-etch endpoint based on dopant-dependent and thermally-assisted etch rates
JPH0653552A (ja) 光特性測定用溝の形成方法
US4102732A (en) Method for manufacturing a semiconductor device
JPS6250610A (ja) プラズマモニタ方法
JPS5961036A (ja) プラズマエツチング終点検出方法
JPH04370929A (ja) ドライエッチング方法
JPS61232620A (ja) 半導体基板エツチング方法
JPH04121939A (ja) イオンビーム加工方法
JPS62296425A (ja) エツチバツク平坦化方法
JPH0567590A (ja) 半導体装置のエツチングにおける終点検出方法
JPS61194831A (ja) パタン形成方法
JPH0682636B2 (ja) ドライエッチング方法
JPS61232619A (ja) 半導体基板エツチング方法
JPS63240023A (ja) 半導体装置の製造方法