KR100358265B1 - 타원편광기술을이용한디바이스제조방법 - Google Patents

타원편광기술을이용한디바이스제조방법 Download PDF

Info

Publication number
KR100358265B1
KR100358265B1 KR1019940029023A KR19940029023A KR100358265B1 KR 100358265 B1 KR100358265 B1 KR 100358265B1 KR 1019940029023 A KR1019940029023 A KR 1019940029023A KR 19940029023 A KR19940029023 A KR 19940029023A KR 100358265 B1 KR100358265 B1 KR 100358265B1
Authority
KR
South Korea
Prior art keywords
film
substrate
wavelength
thickness
elliptical polarization
Prior art date
Application number
KR1019940029023A
Other languages
English (en)
Other versions
KR950015627A (ko
Inventor
나딘블레요
데일에드워드이보촌
쳉-청리
Original Assignee
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티 앤드 티 코포레이션 filed Critical 에이티 앤드 티 코포레이션
Publication of KR950015627A publication Critical patent/KR950015627A/ko
Application granted granted Critical
Publication of KR100358265B1 publication Critical patent/KR100358265B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/21—Polarisation-affecting properties
    • G01N21/211—Ellipsometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis

Landscapes

  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Polarising Elements (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

디바이스 제조에 있어서 공정 제어의 타원 편광 방법이 공개된다. 타원 편광 신호는 제조 공정 동안에 디바이스에 관한 정보를 제공하기 위해 사용된다. 이 정보는 상기 공정을 양호하게 제어하기 위해 이용된다. 특정 파장의 타원 편광 신호가 선택된다. 이 타원 편광 신호는 타원 편광 신호가 기판으로부터 반사되기 전에 상기 타원 편광 신호가 통과하게 되는 기판 상의 막의 조성 및 두께에 기초하여 선택된다. 일단 적절한 파장이 결정되면, 타원 편광 신호는 시간에 따른 기판 상의 막들의 두께를 감시하기 위해, 상기 기판 상의 막들의 증착과 제거의 제어를 보조하기 위해, 그리고 디바이스 제조에 있어서 다른 공정 제어 기능들을 수행하기 위해 사용된다. 상기 타원 편광법은 종횡비가 0.3 이상인 패턴화된 마스크 아래와 기판 표면 상의 토포그래피 위에 있거나, 마스크의 아래와 토포그래피의 위에 있는 막들의 증착 및 제거를 제어하기 위해 사용된다.

Description

타원 편광 기술을 이용한 디바이스 제조 방법
기술 분야
본 발명은 집적 회로 디바이스의 제조 방법에 관한 것으로, 특히 이 방법과 관련한 측정 기술을 이용하는 방법에 관한 것이다.
배 경
집적 회로 제조에 있어서 소형화 설계 룰(rules)쪽으로의 이동은 하나의 칩상에 보다 많은 수의 디바이스들을 배치하려는 필요에 의해 고무되고 있다. 진보된 디바이스 구조들의 경우에, 칩 상의 소자 수가 증가함에 따라 이러한 구조의 형성에 이용되는 층들의 막두께와 구조폭이 감소되어야 한다. 폭과 두께가 작아지는 이러한 소형화 구성으로 인하여 집적 회로 제조의 복잡성이 증가한다. 특히, 곤란한 점은 예컨대 실질적으로 영향을 받아서는 안되는 얇은 층 상부로부터 다층의 서로 다른 재료를 신속하게 제거할 때 집적 회로의 에칭 공정을 제어하는 것이다. 일반적으로, 이와 같은 공정은 고속으로 행해져야 하는 공정 조건들의 복잡한 변화를 필요로 한다.
타원 편광기(ellipsometer)는 디바이스 제조에 있어서 블랭킷 막(blanket film)의 특성을 결정하기 위해 자주 사용된다. 광 빔이 이 막의 표면에 조사된다. 타원 편광기가 이 막에서 반사된 광을 측정한다. 반사광으로부터, 상기 타원 편광기는 광의 위상 변화와, 입사광과 그 광 평면에 평행한 방향의 반사광의 진폭비가 변화하는 비율의 아크 탄젠트(arctangent)로 각각 정의되는 각도 delta(△), psi(Ψ)를 결정한다. 이와 같은 양들은 패턴화되지 않은 균일한 막들의 굴절율, 막두께, 흡광(extinction) 계수와 같은 광학 특성을 결정하는데 사용된다.
기판 상에 증착된 막의 두께를 감시하기 위해 작업편(work piece)으로부터 반사되는 편광 빔의△좌표와Ψ좌표를 구하기 위하여 타원 편광기를 사용하는 것은, Yu 등의 미국 특허 제 5,131,752 호에 기재되어 있다. Yu 등은 먼저, 원하는 두께의 막의△값과Ψ값으로부터, 원하는 두께의 막이 증착된 시점인 종료점 (endpoint)을 계산하였다. Yu 등은 알려진 입사각, 광원의 파장, 원하는 최종 막두께, 공정 온도에서의 기판 및 막의 광학 정수로부터△와Ψ의 종료점 값을 계산하였다. 그러므로, Yu 등의 방법은 정확한 종료점이 알려진 공정의 제어에만 한정된다.
마스크들 또는 토포그래피를 이용하는 디바이스 제조 공정에 있어서, 표면의 불균일 때문에 특정 공정의 정확한 종료점을 결정하기 어렵다. 여기서 사용된 마스크들은 기판 상에 있는 막 또는 막들에 패턴을 도입하는데 사용되는 구조들이다. 여기서 사용된 토포그래피(topography)는 기판 상의 막 아래의 표면 불균일 또는 구조이다. 타원 편광기로부터의 입사 광 빔의 광 경로는 상기 표면의 조성 및/또는 구조의 불균일 때문에 웨이퍼 상의 마스크 또는 토포그래피의 존재의 영향을 받는다. 여기서, 웨이퍼는 위에 막이 있는 기판이다. 이 불균일 때문에, 상기 표면으로부터 반사되는 광은 균일한 블랭킷 막들로부터 반사되는 광과는 다르다. 또한, 마스크나 토포그래피는 광의 편광 상태에 영향을 미치고 따라서 표면에서 반사된 신호의 품질에 악 영향을 미치는 간섭을 일으킨다.
헨크 스티븐 에이.(Henck, Steven A.) 등의 "실시간 두께 측정용 스펙트럼 타원 편광: 다층 스택들의 매칭(In situ spectral ellipsometry for real-time thickness measurement: Etching multilyer stacks)"(J. Vac. Sci. Technol, A.. '11(4))(1993년 7월/8월)에는, 플라즈마 에칭 동안에 웨이퍼의 중심에서 패턴화되지 않는 넓은 영역의 막 두께를 감시하기 위해 타원 편광기를 이용하는 방법이 제안되어 있다. 상기 타원 편광기는 알려진 기술을 이용하여 교정된다. 다음에, 타원편광 파라미터들인△와Ψ가 막 재료의 두께와 유전 함수로부터 결정된다. 에칭이 진행됨에 따라, 상기 타원 편광기는 상기 막 쪽으로 광 빔을 지속적으로 조사하고, 유용한 신호를 얻기 위해 반사광의 특성을 측정한다. 반사광의 변화들은 상기 막의 상부 층의 두께의 감소와, 상기 상부 층과 상기 상부 층의 아래에 있는 층 사이의 경계의 인접성의 증가를 나타낸다. 따라서, 에칭 동안에, 상부 층이 얼마나 제거되었는지를 결정하기 위해 타원 편광기가 이용되며, 그 결정에 따라, 알려진 잔류 막 두께에서 에칭이 종료될 수 있다.
헨크(Henck) 등이 공개한 기술은 측정이 필요한 웨이퍼 상에 패턴화되지 않고 토포그래피가 없는 영역(즉, 테스트 패드 : test pad)이 요구된다. 디바이스 상의 패턴화되지 않고 토포그래피 없는 영역은 디바이스의 실 영역 일부를 이용할 수 없게 하므로 바람직하지 않다. 또한, 패턴화되지 않고 토포그래피 없는 테스트 패드는 패턴화 되고 토포그래피를 포함한 영역과는 다른 마스킹, 에칭, 증착 단계가 필요하므로, 역시 리소그라피 공정을 복잡하게 할 수 있다. 그러므로, 웨이퍼의 상당 부분이 Henck 등이 개시한 기술을 실행하는데 제공된다면 제조 비용이 증가한다.
하버래그 엠.(Haverlag, M.) 등의 "패턴화된 표면의 에칭 동안의 편광 해석법 및 반사율 측정법 : 실험과 시뮬레이션(In situ ellipsometry and ·reflectometry during etching of pattened surfaces : Experiments and simulations)" J. Vac. Sci.Technol. B, 10(6) : 2412(Nov./Dec. 1992)에 단일 파장(632 nm)에서 플라즈마 에칭 공정의 종료점 검출에 편광 해석법을 이용하는 방법이 기재되어 있다. 하버래그(Haverlag) 등은 입사 타원 편광 광 빔이 막 상의 마스크에 의해 형성된 라인 방향에 수직한 방향으로 표면상에 입사할 때 종료점이 검출되지 않기 때문에 위 방법은 패턴화된 통상적인 웨이퍼 위에는 이용될 수 없다는 결론에 도달했다. 하버래그(Haverlag) 등은 마스크 측벽들 상에서의 광의 반사들은 광이 타원 편광 검출기에 도달하지 못하게 함을 관찰하였고, 또한 플라즈마 에칭 종료점 검출에 대한 타원 편광 기술은 낮은, 예컨대 0.3보다 작은 종횡비 (aspect ratio)들을 가진 패턴화된 웨이퍼들에만 사용될 수 있음을 관찰하였다.
그러나, 실제 디바이스들을 제조하는 많은 응용들에 있어서, 마스크 또는 토포그래피의 종횡비는 일반적으로 1.0보다 크다. 또한, 설계 룰들이 감소함에 따라, 보다 심한 토포그래피와 보다 큰 종횡비가 예상된다. 그러므로, 웨이퍼의 전체 표면 상에 토포그래피를 가진 소 설계 룰 디바이스들(small design rule devices)을 제조하는 공정들에 이용될 수 있는 공정 제어의 타원 편광 기술이 요구된다.
발명의 개요
본 발명의 공정은 디바이스 제조 동안에 공정 제어를 위해 타원 편광 기술을 이용한다. 특히, 상기 공정은 기판 표면에 재료들을 부가하거나 기판 표면으로부터 재료들을 제거하는 디바이스 제조의 측면(aspects)들을 제어하는데 사용된다. 한 예로서, 상기 공정은 기판 상의 막의 두 층들 사이의 경계를 검출하는데 이용된다. 여기서, 경계는 막의 두 층들 사이 또는 상기 막의 한 층과 상기 막의 아래의기판사이의 경계를 의미한다. 본 발명의 공정은 재료가 기판 상에 증착되거나 기판으로부터 제거되는 조건들을 변화시키거나 상기 공정을 전적으로 정지시킴으로써 디바이스 제조 공정을 제어하는데 사용되는 정보를 제공한다. 상기 공정은 처리되는 웨이퍼의 표면에 타원 편광 광빔을 조사하고 반사된 신호를 감시함으로써 상기 정보를 제공한다.
공정 제어를 위해 이와 같이 감시되는 광 신호는 웨이퍼 표면이 불균일할 때 공정 제어에 필요한 정보를 제공하기 위해 특정 파장 또는 파장 범위를 가지고 있어야 한다. 이와 같은 표면 불균일은, 처리되는 웨이퍼의 표면(여기서는 "패턴화된 표면") 상에 마스크가 증착되거나, 처리되는 막 아래에 불균일한 표면(여기서는, "토포그래피(topography)")이 존재하는 경우에 일어난다. 적절한 파장은 흡수길이가 타원 편광적으로 감시되는 막을 통과하는 광 경로보다 매우 작게, 예컨대 10 분의 1이 되도록 선택된다(여기서, 흡수 길이는 입사 전계가 재료 상에서의 입사 전계 크기에 비해 1/e만큼 감소되는 상기 재료 내의 깊이로 정의됨).
초기 파장은 다음 식으로 계산한다.
여기서, d는 검사되는 층의 초기 통상 두께, n λ 는 층의 굴절율, Kλ는 파장(λ)에서의 막 재료의 흡광 계수,φ는 웨이퍼 표면으로부터의 법선에 대한 입사각이다. 상기 광 경로는 위 계산으로 약 10 분의 1만큼 감소된다. 그러나. 상기 광 경로가 약 5 분의 1 내지 20 분의 1만큼 감소되면 적절한 파장이 얻어진다. 일단 파장이선택되면 그 파장의 광이 타원 편광기에 의해 검출된다. 각종 재료들의 스펙트럼 굴절율(n λ )과 흡광 계수(K λ )는, 팰릭 디.이.(Palik, D, E.) 등의 "고체들의 광학 정수의 핸드북"(Handbook of Optical Constants of Solids)"(Vol. 1 및 2)(1985)와 같은 계수들의 소스들로부터 얻어진다.
적절한 파장을 결정하는 다른 방법으로는, 막 두께가 증가 또는 감소되는 공정 동안에 기판 표면으로부터 반사되는 신호의 다수의 상이한 파장들을 주사하는 방법이 있다. "타원 편광 궤적(ellipsometric traces)"이라고 불리는 시간에 따른△값 및Ψ값이 관측된다. 상기 공정 동안에 시간에 따른△값 및/또는Ψ값의 기울기의 급격한 변화를 나타내는 궤적들이, 기울기의 급격한 변화가 한 재료에서 다른 재료로의 공정의 전이를 지시하는지를 결정하기 위해, 검토된다. 한 재료 층으로부터 다른 재료 층의 재료로 전이하는 공정 상의 시점을 지시하는 궤적은 공정제어에 유용한 툴이 된다. 이와 같은 지시에 의해, 공정이 적절한 시간에 정지될 수 있고, 또는 공정 조건들이 실시간으로 변화될 수 있다. 이와 같은 하나의 궤적이 얻어지는 파장은 실질적으로 동일한 막들을 위에 가진 후속 기판들에 대한 공정을 수행할 때 신호 파장으로서 사용된다.
타원 편광 궤적들은 실질적으로 동일한 웨이퍼들에 대해 수행되는 실질적으로 동일한 공정들에 대해서는 실질적으로 동일하므로, 이들 궤적은 공정 제어를 위한 툴로서 사용된다.
상세한 설명
제 1 도에는 타원 편광기가 본 발명의 공정에 사용되기 위해 구성된 때의 그 타원 편광기의 간단화된 도면이 예시되어 있다. 막의 제거를 제어하는 공정은 집적 회로, 다른 반도체 다바이스 및 광학 디바이스와 같은 디바이스들의 박막 성장이나 에칭을 위한 많은 상이한 공정들에 이용되게 된다. 그러나, 본 발명의 공정은 먼저 기판 상의 막들의 플라즈마 에칭과 연관되어 구현되며, 따라서 이하에서 상세히 설명된다.
제 1 도에 도시된 바와 같이, 입사광 빔(10)이 타원 편광기(30)의 여기 헤드 (excitation head)(20)에 의해 발생한다. 이 광은 광원(도시되지 않음)으로부터 발생되어 광 파이버(25)를 통해 상기 여기 헤드(20)에 전송된다. 상기 광 빔(10)은 웨이퍼(40)를 타격하기 위해 향한다. 상기 여기 헤드(20)는 웨이퍼(40) 상에서의 상기 광 빔(10)의 입사각(50)이 법선으로부터 대략 70°로 되도록 위치되어 있다. 웨이퍼에 따라 다른 입사각들도 가능하다. 약 0° 내지 90°의 각이 가능하다.
상기 입사광(10)은 웨이퍼(40)로부터 반사된다. 이와 같이 반사된 광 신호는 상기 타원 편광기(30)의 검출 헤드(60)에 의해 검출된다. 상기 검출 헤드(50)는 상기 광 신호를 광 파이버(도시되지 않음)을 통해 단색광 분광기 (monochromator)에 전송한다. 상기 분광기는 상기 광의 원하는 파장을 선택하기 위해 사용되며, 다음에, 상기 광은 검출기에 전송된다. 상기 검출기는 상기 광 신호를 전기 신호로 변환한 다음에, 그 전기 신호를 신호 처리기에 전송하며, 상기 신호 처리기는 상기 반사광의△값과Ψ값을 결정한다.
상기 웨이퍼(40)는 원하는 공정이 일어나는 반응실(chamber)(70) 내에 배치된다. 제 1 도에서, 반응실(70)은 기판의 표면으로부터 막을 플라즈마 에칭하기에 적합하다. 상기 반응실(70)은 상기 타원 편광 신호가 상기 반응실(70)을 출입하는 관측구들(viewports)(80)들이 설치된 점을 제외하고는 표준형과 같다.
본 발명의 공정은 종래 공정들과는 달리, 막들 위에 종횡비가 0.3보다 큰 패턴화된 구성들, 상기 막들의 아래에 있는 토포그래피, 또는 상기 막 상의 패턴화된 구성들과 상기 막 아래의 토포그래피 둘다가 존재할 때, 기판 상의 막들의 증착 및 제거를 제어하기 위해 타원편광기를 이용한다. 상기 타원 편광기는 디바이스 제조공정에서 처리 단계 동안에 시간에 따른△값과Ψ값을 보고한다.△값과Ψ값은 상기 기판으로부터 반사된 광의 광학 파라미터들이므로, 광이 이동해야 하는 광 경로, 즉 상기 기판 상의 층들의 영향을 받는다. 이 층들의 두께가 변하면,△값과Ψ값도 변한다.△값과Ψ값은 또한 상기 웨이퍼의 일부분으로부터 한 층이 완전히 제거된 후에 변화한다. 디바이스 제조 공정 중의 에칭 단계 동안 시간에 따른△와Ψ의 궤적의 기울기의 급격한 변화는 두 재료들 사이의 경계와 같은 웨이퍼 표면의 변화를 나타낸다.
그러나. 상기 막으로부터 반사된 광과의 간섭이 존재하면, 경계에 의해 또는 표면 구성물 또는 두께의 큰 변화에 의해 생기는△와Ψ의 변화가 애매해진다. 이와 같은 간섭은 상기 타원 편광기로부터의 입사광 빔에 의해 교차되는 표면의 부분 상의 마스크된 영역과 마스크되지 않은 영역 사이에서의 두께 변화와 같은 두께 변화에 기인한다. 충분히 애매해진 경우에는, 시간에 따른△와Ψ의 궤적은 이공정 동안에 경계에 도달하는 시점을 명확하게 지시하지 못한다. 이와 같은 궤적은 2 개의 층들 사이의 경계에 도달한 때, 공정 조건의 조절, 에칭 공정의 종료, 또는 에천트(etchant)의 조성 변화와 같은 공정 파라미터들의 제어에 유용하지 않다.
본 발명의 공정은 위에서 설명한 방식으로 공정 제어에 이용되는 궤적을 제공하는 광의 특정 파장을 선택함으로써 원하는 정도의 제어를 달성할 수 있다. 적절한 파장이 선택되면, 상기 공정 동안에 시간에 따른△값과Ψ값의 궤적을 얻기 위해 상기 타원 편광기가 이용된다. 적절한 파장이 선택된 경우에, 이 궤적은 상기 공정 동안에, 상기 막 상의 마스크 및/또는 막 아래의 토포그래피가 존재하더라도 두 막들 사이의 경계에 도달하는 시점을 지시한다.
타원 편광 궤적들은 측정 조건 하에서 에칭된 특정 막에 대해 실질적으로 동일하기 때문에 신호 궤적(signature trace)이라고 한다. 예를 들면, 제 2 도에 도시된 바와 같이 5 개의 웨이퍼가 실질적으로 동일한 조건 하에서 에칭되면 에칭 동안에 얻어진 궤적 역시 실질적으로 동일하다. 따라서, 일단 특정 웨이퍼와 공정에 대해 신호 궤적이 얻어지면, 이 궤적은 동일 공정에서 유사한 웨이퍼들의 공정 제어에 사용된다. 또한, 상기 궤적들은 공정 동안에 경계에 도달하려고 한다고 하는 지시를 제공한다. 이 사전 경고에 의해 공정이 훨씬 높은 정확도로 제어될 수 있다.
본 발명의 공정을 실시하기 위하여, 궤적을 발생하는데 사용되는 광의 파장은 특정값이어야 한다. 이 파장은 다수의 인자들을 고려함으로써 결정된다. 이러한 인자들 중에는, 막 두께, 막 재료의 굴절율, 관련 파장에서의 막 재료의 흡광 계수, 및 웨이퍼 표면 상에서의 광빔의 입사각이 있다.
△와Ψ가 측정되는 경우에, 반사광은 상기 타원 편광기의 검출 헤드에 의해 수신되어야 한다. 그러므로, 층들을 통과하는 광 경로가 상기 층들 내의 광의 흡수 길이보다 짧도록 파장이 선택되어야 한다. 따라서, 파장의 선택은 검사되는 막 또는 막들의 조성 및 두께에 따라 다르다.
예컨대, 파장은 다음 식을 이용함으로써 선택된다:
여기서, nλ은 검사되는 막의 굴절율이고, Kλ는 파장(λ)에서의 막 재료의 흡광 계수이며,Φ는 타원 편광 빔의 입사각이다. 상기 막 재료에 대한 스펙트럼 굴절율 (nλ)과 흡광 계수(Kλ)는 기준 데이티 파일들로부티 얻어지거나 블랭킷 막의 스펙트럼을 측정하기 위해 상기 타원 편광기를 실험적으로 사용하여 결정한다. 또한, 이러한 값들은, 지.이.젤리슨 주니어(G.E.Jellison, jr.)의 "2 채널 편광 변조 타원 편광법에 의해 결정된 실리콘의 광학 함수(Optical Function of Silicon Determined by Two-channel Polarization Modulation Ellipsometry)", Optical Materials, 1:46-47(1992) 및 패릭 디.이.(Palik, D.E.) 등의 "고체 광학 상수의 핸드북(Handbook of Optical Constants of Solids)", 1, 2 권(1985)에서 얻어질 수 있다. 상기 타원편광기에 의해 감시되는 막이 다층막이면, nλ와 Kλ는 상부층 재료에 대해 선택된다.
상기 식 (1)에 의해 특정 막을 통한 흡수 길이가 막을 통과하는 광 경로보다 훨씬 작은 파장이 제공된다. 흡수 길이가 광 경로보다 약 5 내지 20 배정도 작은 것이 바람직하다. 흡수 길이가 광 경로보다 최소한 10 배 작은 경우에 특히 유리하다. 예컨대, 기판 위의 막이 두께 2000 Å의 폴리실리콘 막인 경우 적절한 파장을 얻기 위하여 다음과 같이 계산된다.
상기 계산들은, 2000Å 두께의 폴리실리콘 막의 경우, 유용한 궤적을 제공하는 파장은 375 nm 또는 428 nm이며, 이는 두 파장에서 흡수 길이가 광 경로보다 훨씬 짧기 때문임을 설명해 준다. 632 nm 파장은 흡수 길이가 광 경로보다 길기 때문에 유용하지 않다. 다층막들의 경우에는, 증착 또는 제거되는 각각의 막을 수용하기 위해, 궤적이 발생되는 파장이 공정 동안에 변화되게 된다.
또한, 공정 동안에 다수의 상이한 파장들에서 막의 궤적들을 구함으로써 파장을 선택할 수도 있다. 구해진 궤적들을 관측함으로써, 원하는 정도의 명료성으로 경계를 나타내는 궤적이 선택된다. 이 궤적을 구하기 위해 사용된 파장은 후속막의 공정을 감시하는데 이용된다. 이 궤적을 생성하는데 사용된 광의 파장은 공정에 따라 그리고 막 조성에 따라 변화되며, 이는 선택된 파장이 상기 막 및 공정의 특성에 의존하기 때문이다. 그러므로, 상기 공정에 사용된 타원 편광기에, 넓은 범위의 스펙트럼 광원, 및 원하는 궤적을 발생하기 위해 광의 원하는 파장을 선택하기 위한 상기 검출기의 메카니즘이 제공되면 유리하다.
예 1 : 플라즈마 에칭을 제어함에 있어 본 발명의 공정의 이용
타원 편광 파라미터들(△,Ψ)을 결정하는데 사용된 타원 편광기는 프랑스, Longjumeau의 Jobin-Yvon의 ISA 부서에 의해 제작된 UV-가시광선, 위상 변조, 분광타원 편광기이었다. 당업자는 다른 타원 편광기들도 본 발명의 공정을 실시하는데 마찬가지로 적합함을 알 수 있다. 상기 타원 편광기에는, 크세논 아크(Xenon arc)램프로부터의 백색 광원이 제공되어 있다. 상기 광은 편광되어, 50 KHz에서 동작하는 위상 변조기를 통과한다. 상기 타원 편광기의 여기 헤드는 타원 편광된 광이 웨이퍼를 법선으로부터 약 70°의 각도로 타격하도록 설치되었다. 검출 헤드가 법선으로부터 -70 °로 장착되었다. 원하는 파장은 다른 파장의 광을 배제시키기 위해 단색광 분광기를 사용함으로써 관측되었다.
상기 타원 편광기는 여러 다른 웨이퍼들 상의 막들의 에칭을 감시하는데 사용되었다. 제 2 도에 도시된 이와 같은 하나의 그와 같은 막은 실리콘 산화물의 70 Å 두께 층(93) 상에서 폴리실리콘의 2000 Å 두께 층(92) 상의 질화 티타늄의 1000 Å 두께 층(91)이었다. 제 3 도에 도시된 다른 막은 제 2 도에 도시된 막과 동일하지만, 위에 두께 2000 Å의 서브마이크론 구성의 마스크(94)가 증착된 막이었다. 제 4 도에 도시된 제 3 막은 제 3 도의 막과 같으나 웨이퍼 상에 토포그래피(도시되지 않음)가 증착된 막이다.
상기 웨이퍼는 미국 캘리포니아 서니베일(Califoruia, Sunnyvale)의 쿠카스 랩(Lucas Labs)에 의해 제조된 에칭 툴 내에 배치되었다. 이 툴은 직경이 125 nm인 웨이퍼의 단일 웨이퍼 처리용으로 구성되었다. 상기 웨이퍼는 척(chuck)에 클램핑되었다. 상기 웨이퍼의 온도는 상기 척의 온도를 대략 0 ℃로 제어함으로써 헬륨 퍼제(purge)의 배면 냉각을 이용하여 제어되었다.
루카스 랩에 의해 제조된 저압 고밀도 헬리콘 플라즈마 소스가 플라즈마를 발생하기 위해 사용되었고, 상기 플라즈마는 이온, 전자와 반응 중성자로 구성되어 있다. 상기 웨이퍼는 가스가 도입된 반응실 내에 배치되었다. 먼저, 50 W의 rf 바이어스로 HBr 100 sccm과 Cl220 sccm로 10 초 동안 플라즈마를 가열함으로써 고유 산화물이 제거되었다. 상기 헬리콘 소스의 전력은 2500 W이었고 반응기 압력은 2m Torr이었다.
Cl2의 흐름은 차단되었고, 동일 조건들을 이용하여 질화 티타늄층이 제거되었다. 상기 질화 티타늄이 제거된 후, 폴리 실리콘층을 에칭하기 위해, 10 초 동안, 20% O2/80% 헬륨의 혼합물의 20 sccm HBr의 100sccm에 침가함으로써 에천트 배합이 변화되었다.
폴리실리콘층이 에칭된 때, 폴리실리콘 아래의 얇은 산화층의 에칭을 회피하기 위해, rf 바이어스를 50W에서 25W로 감소시킴으로써 플라즈마 배합이 변화되었다. 이 변화는 O2/헬륨이 도입된 후 약 10 초 동안 일어났다.
제 2 도 내지 제 4 도에 도시된 막을 가진 여러 웨이퍼들을 에칭하는 동안에 타원 편광 궤적들이 얻어졌다. 얻어진 타원 편광 궤적에 파장이 미치는 영향을 관측하기 위해 각종 파장들을 선택하기 위하여, 타원 편광 궤적들은 단색광 분광기를 이용하여 얻어졌다.
제 2 도에 예시된 블랭킷 막에 대해 하나의 궤적이 얻어졌다. 이 궤적은 제 5 도에 예시되어 있다. 이 궤적을 발생하는데 사용된 파장은 632 nm이었다. 이 파장은 헬륨 네온 광원을 가진 단일 파장 타원 편광기에 이용된 파장이다. 이와 같이 얻어진 파장은 공정 동안에 제 1 층의 질화 티타늄과 제 2 층의 폴리실리콘이 제거되는 시점을 지시한다. 이러한 시점들은 이 공정 동안에 시간에 대한 (80)와 (90)의 기울기의 급격한 변화에 의해 지시된다. 본 공정에서 질화 티타늄이 제거되는, 시점은 점(100)에 의해 지시되고 폴리실리콘이 제거되는 시점은 점(120)에 의해 예시된다. 이러한 궤적들은 궤적을 관측하여 막이 지배되는 조건이 변화할 수 있으므로 디바이스 제조 동안 공정 제어에 유용하다. 이는 많은 다른 재료들이 기판들 위에 증착되고 이러한 재료들이 상이한 조건하에서 각각 반응하므로 디바이스 제조에 있어서 매우 유용하다. 예컨대, 어떤 재료들은 특정한 에천트에 저항력이 크고 반면에 다른 재료들은 동일한 에천트에 의해 신속하게 제거된다. 그러므로, 한층이 제거되는 때와 같은 본 공정상의 특별한 시점에서 조건을 변경시키거나 특정 시점에서 본 공정을 정지시키는 능력은 디바이스 제조에 극히 유용하다.
제 6 도는 위에서 설명한 조건들에서 막을 애칭하는 동안에 얻어진 다른 타원 편광 궤적이다. 제 2 도에 이 막이 예시되어 있다. 관심 파장이 본 발명의 공정에 의해 선택되었다. 또한, 이 파장은 단색광 분광기를 사용하여 반사광으로부터 얻어졌다. 상기 파장은 375 nm이었다. 또한, 상기 궤적들은 공정 동안에 질화 티타늄(136)의 제 1 층과 폴리실리콘(138)의 제 2 층이 제거된 시점을 분명하게 지시하였다. 또한, 이 변화들은 상기 공정 동안에 시간에 따른△(132)와Ψ(134)의 기울기의 급격한 변화에 의해 지시되었다.
제 7 도 내지 제 9 도는 위에서 설명한 조건들에서 제 3 도에 기재된 막들을 에칭하는 동안에 얻어진 타원 편광 궤적들이다. 제 7 도에 있어서, 궤적은 위에서 설명한 방법을 이용하여 상기 궤적을 발생하기 위해 먼저 375 nm인 관심 파장을 계산함으로써 얻어진 궤적이었다. 상기 막은 집적 회로 제조에 사용되는 일반적인 마스크인 실리콘 산화 마스크를 위에 가지고 있다.
얻어진 상기 궤적은 상기 공정 동안에 질화 티타늄(146)과 폴리실리콘(148)이 상기 웨이퍼로부터 제거된 시점을 분명하게 지시하였다. 이 시점들은 다시 상기 공정 동안에 시간에 따라△(142)와Ψ(144)의 기울기의 급격한 변화에 의해 예시되었다.
제 8 도는 궤적을 발생하는데 사용된 파장의 변화가 얻어진 궤적에 미치는 영향을 예시한다. 상기 궤적은 위에서 설명한 조건들에서 제 3 도에 예시된 바와 같이 막을 에칭하는 동안에 얻어졌다. 상기 조건들은 제 7 도에 도시된 궤적을 얻는 조건들과 동일하다. 유일한 차이는 상기 궤적을 발생하는데 사용된 파장이 428 nm이었다는 것이다.
제 8 도는 공정 동안에 질화 티타늄(156)과 폴리실리콘(158)이 제거된 시점들을 분명하게 지시해 준다. 이 점들은 다시 상기 공정 동안에 시간에 따른△(152)와Ψ(154)의 기울기의 급격한 변화에 의해 예시된다. 제 7 도와 8 도는 적절한 파장들의 범위가 상기 식 1에 의해 제공됨을 예시한다. 이 식은 적절한 범위내의 파장을 선택하기 위한 메카니즘을 제공한다. 이 파장은 특정 공정의 요건들에 따라 증가 또는 감소된다. 일단 적절한 파장이 근사화되면, 당업자는 특정 처리 목적물들을 얻기 위해 파장이 감소 또는 증가되는 양을 알 수 있다.
제 9 도는 위에 마스크를 가진 막들을 처리할 때 모든 광 파장이 유용한 궤적을 제공하는 것은 아니라는 사실을 나타낸다. 제 9 도의 궤적은 위에서 설명한 조건 들에서 제 3 도에 예시된 바와 같이 막을 에칭하는 동안에 얻어졌다. 상기 마스크(94)는 0.4(높이 2000Å/폭 5000Å)의 종횡비를 가지고 있다. 상기 궤적을 발생하는데 사용된 광의 파장은 632 nm이었고, 이 파장은 타원 편광법을 수행하기 위해 일반적으로 선택되는 파장이다. 얻어진 궤적은, 에칭 동안에△(162)와Ψ(164)의 기울기가 시간에 따라 급격하게 변하는 시점이 없기 때문에, 에칭 동안에 질화 티타늄과 폴리실리콘이 제거된 시점들을 지시해주지 않는다.
제 5 도에 예시된 궤적도 이 파장에서 얻어졌다. 그러나, 제 5 도의 궤적은 상기 공정 동안에 경계에 도달한 시점을 지시해 주지 않는다. 이는 제 5 도의 궤적이 블랭킷 막을 에칭할 때 얻어졌다는 사실 때문이다. 블랭킷 막들은 동일한 형태의 타원 편광 신호들을 발생하지 않으며 또한 종횡비가 큰 마스크나 토포그래피에서와 같은 정도의 간섭을 제공하지 않는다. 따라서, 블랭킷 막에 대한 유용한 궤적이 특정 파장에서 얻어진다하더라도, 그 파장이 반드시 패턴화된 웨이퍼의 제조 공정을 제어하는데 유용한 궤적을 제공하지는 않는다. 그러므로, 제 9 도는 마스크가 웨이퍼 상에 증착될 때 리소그래피 공정을 제어하는데 유용한 타원 편광 궤적을 얻기 위하여 적절한 파장이 선택되어야 함을 나타낸다.
위에서 설명된 조건들에서 제 4 도에 나타낸 막을 에칭함으로써 궤적이 얻어졌다. 상기 궤적을 발생하기 위해 사용된 광의 파장은 375 nm이며, 위에서 설명한 바와 같이 계산되었다. 이와 같이 얻어진 상기 궤적은 제 10 도에 예시되어 있다. 상기 궤적은 질화 티타늄(176)과 폴리실리콘(178)이 상기 웨이퍼로부터 제거되는 공정상의 시점들을 분명하게 나타낸다. 이 점들은 시간에 따른△(172)와Ψ(174)의 기울기의 급격한 변화에 의해 다시 지시된다.
본 발명의 공정은 전체 웨이퍼 표면 상에 마스크 또는 토포그래피가 존재하는 경우에도 유용하다. 전술한 바와 같이, 종래의 타원 편광 공정들은 그 타원 편광 기술을 실시하기 위해서는 마스크나 토포그래피가 없는 넓은 영역이 필요하였다. 제 11 도 및 제 12 도에 예시된 바와 같이, 마스크가 전체 표면 상의 일련의 서브마이크론 라인들 및 공간들이더라도 유용한 궤적이 얻어진다. 제 11 도에 도시된 궤적을 얻기 위하여 사용된 마스크의 라인들은 종횡비가 대략 1이다. 제 11 도의 궤적은 제 3 도에 일반적으로 도시된 막을 에칭함으로써 얻어졌고, 여기서 마스크는 일련의 서브마이크론 라인들 및 공간들이다. 입사 빔은 마스크 상의 라인들 및 공간들의 방향에 평행한 방향으로 입사하였다. 상기 궤적을 발생하는데 사용된 파장은 375 nm이고 위에서 설명한 바와 같이 계산된다. 얻어진 궤적은 질화 티타늄층(186)과 폴리실리콘층(108)이 웨이퍼로부터 제거된 에칭 동안의 시점을 지시한다. 그러나, 이 지시는 상기 공정 동안의Ψ(184)의 값이 변화한 속도의 변화에 의해서만 제공되었다. 그러므로, 광학 파라미터△와Ψ중 어느 하나의 변화는 디바이스 제조 공정 제어에 필요한 정보를 제공하게 된다.
제 12 도는 입사광 빔의 방향이 상기 막 위에 있는 마스크 상의 라인들 및 공간들의 방향에 수직이라는 사실을 제외하고는 제 11 도에 예시된 궤적을 얻는데 이용된 조건들과 동일한 조건들 하에서 얻어졌다. 제 12 도는, 이 조건들 하에서 얻어진 궤적이 질화 티타늄(196)과 폴리실리콘(198)이 제거된 에칭 동안의 시점을 나타냄을 예시한다. 이 궤적에 있어서, 질화 티타늄이 제거된 공정 상의 시점은△(192)의 피크값에 의해 지시되었고, 폴리실리콘이 제거된 시점은Ψ(194)의 기울기의 급격한 변화에 의해 지시되었다.
이전에 언급한 바와 같이 일단 특정 조건들 하에서 특정 막에 대해 신호 궤적이 얻어지면, 이 궤적은 실질적으로 동일한 조건들 하에서 실질적으로 동일한 막들의 처리를 제어하는데 사용된다. 적절한 파장이 선택되면, 막들 사이의 공정에서의 시점이 타원 편광 각들(△와Ψ)중 적어도 하나의 각의 값 또는 기울기의 표시된 변화에 의해 지시되게 된다. 그러나, 특정 형태의 변화는 궤적마다 크게 달라진다.
본 발명의 공정은 불균일한 표면들 상의 재료들의 증착 또는 제거를 필요로 하는 디바이스 제조의 많은 측면들을 관측 및 제어하는데 이용되게 된다. 예컨대, 상기 공정은 위에서 설명한 바와 같은 막의 제거를 제거하는 것 이외에 기판들 상의 막들의 증착을 제어하는데 사용된다. 적절한 파장이 선택된 후, 상기 공정은본 발명의 참고 문헌인 Yu 등의 미국 특허 제 5,131,752호 및 Aspnes 등의 미국 특허 제 5,091,320호에 기재된 공정들의 방식으로 증착을 제어하는데 사용된다. 상기 막은 Aspnes 등의 특허 문헌에 기재된 드라이 증착 조건들 하에서 성장되게 된다.
예컨대, 신호 궤적이 얻어지면, 증착 공정 동안에 실시간으로 얻어지는 궤적을 관측함으로써 토포그래피 또는 다른 표면 불균일의 다층막의 증착이 감시 및 제어된다. 상기 궤적은△및/또는Ψ의 기울기가 시간 기간에 따라 비교적 일정하므로 상기 제 1 층의 두께를 나타낸다. 상기 시간 기간이 경과한 때, 원하는 두께가 증착되었다.
다음에, 상기 막의 제 2 층의 증착을 시작하기 위해, 공정 조건들이 변화된다. 상기 막의 제 2 층의 증착이 시작되는 시점은△및/또는Ψ의 기울기의 급격한 변화에 의해 특정된다. 이는 공정 동안에 상기 막의 제 2 층의 증착이 개시되는 시점을 나타낸다. 이 개시점을 지시함으로써, 제 2 층의 증착이 제어되며, 이는 상기 공정 동안에 상기 층의 증착이 개시되는 시점이 확인될 수 있기 때문이다. 이 정보로부터, 공정 동안의 증착이 개시된 시점으로부터 경과된 시간의 길이를 간단히 관측함으로써 원하는 양의 재료가 증착되는 시점이 결정될 수 있다. 이 관측은 제 9 도에 예시된 궤적과 같은 궤적에 의해서는 경계가 지시되지 않으므로 그 궤적을 사용하여 행해질 수는 없다.
제 1 도는 본 발명에 사용된 타원 편광기의 개략도.
제 2 도는 박막 실리콘 산화층 상에 증착된 질산 티타늄과 폴리 실리콘의 블랭킷 막의 측면도.
제 3 도는 마스크가 위에 있는 제 2 도의 블랭킷 막의 측면도.
제 4 도는 위에 마스크가 있는 토포그래피 상에 증착된 질산 티타늄과 폴리실리콘의 막의 측면도.
제 5 도는 플라즈마 에칭될 때 제 2 도에 도시된 막의 632 nm에서 기록된△와Ψ궤적들을 나타낸 도면.
제 6 도는 플라즈마 에칭될 때 제 2 도에 도시된 막의 375 nm에서 기록된△와Ψ궤적들을 나타낸 도면.
제 7 도는 플라즈마 에칭될 때 제 3 도에 도시된 막의 632 nm에서 기록된△와Ψ궤적들을 나타낸 도면.
제 8 도는 플라즈마 에칭될 때 제 3 도에 도시된 막의 428 nm에서 기록된△와Ψ궤적들을 나타낸 도면.
제 9 도는 플라즈마 에칭될 때 제 3 도에 도시된 막의 632 nm에서 기록된△와Ψ궤적들을 나타낸 도면.
제 10 도는 플라즈마 에칭될 때 제 4 도에 도시된 막의 357 nm에서 기록된△와Ψ궤적들을 나타낸 도면.
제 11 도는 플라즈마 에칭 동안에 제 3 도에 도시된 막의 375 nm에서 기록된△와Ψ궤적을 나타낸 도면으로서, 타원 편광빔이 마스크 내의 라인들에 평행하게 조사되는 도면.
제 12 도는 플라즈마 에칭 동안에 제 3 도에 도시된 막의 375 nm에서 기록된△와Ψ궤적을 나타낸 도면으로서, 타원 편광빔의 방향이 마스크 내의 라인들의 방향에 수직인 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 입사광 빔 20 : 여기 헤드(excitation head)
25 : 광 파이버 40 : 웨이퍼
60 : 검출 헤드 11 : 질산 나트륨층
92 : 폴리실리콘층 93 : 실리콘 산화물층
94 : 마스크

Claims (9)

  1. 디바이스 제조 방법에 있어서,
    반응실(chamber) 내에 불균일한 표면을 가진 기판을 위치시키는 단계와;
    타원 편광(ellipsometric) 신호를 발생하고, 이 타원 편광 신호를 상기 기판의 불균일한 표면에 조사함으로써 상기 타원 편광 신호를 제공하는 단계와;
    상기 기판 상의 막에서의 광의 흡수 길이가 상기 기판 상의 막을 통과하는 상기 광의 광 경로의 길이보다 짧은 약 5 분의 1 내지 20 분의 1이 되도록, 상기 타원 편광 신호에 대한 광의 파장을 결정하는 단계와;
    상기 결정된 파장의 타원 편광 신호를 관측하는 단계와;
    시간에 따른△및Ψ의 타원 편광 궤적을 발생하는데 상기 결정된 파장을 이용하는 단계와;
    상기 기판 상의 막의 두께를 변화시키는 조건들을 상기 기판에 적용하는 단계와;
    상기 막의 두께가 변화할 때 상기 궤적을 관측하는 단계와;
    상기 발생된 궤적의 관측된 변화에 기초하여 상기 기판 상의 막의 두께를 변화시키는 상기 조건들을 제어하는 단계를 포함하는, 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 불균일한 기판 표면은 상기 기판 상의 막의 아래에 있는 토포그래피(topography)를 가진, 디바이스 제조 방법.
  3. 제 1 항에 있어서,
    상기 신호의 파장은,
    을 계산함으로써 선택되며,
    여기서, d는 상기 막의 두께,
    nλ는 상기 막의 굴절율,
    Kλ는 파장(λ)에서의 상기 막의 흡광 계수,
    φ는 상기 기판 표면으로부터의 법선에 대한 입사 빔의 각도인, 디바이스 제조 방법.
  4. 제 1 항에 있어서,
    상기 신호의 파장은 각각 다른 파장에서 다수의 타원 편광 신호들을 사용하여 다수의 타원 편광 궤적들을 발생함으로써, 또한 상기 막의 두께가 상기 궤적들 각각에 대해 변화할 때△와Ψ의 변화들을 관측하여 상기 타원 편광 신호에 대한 파장을 선택함으로써 결정되는, 디바이스 제조 방법.
  5. 제 1 항에 있어서,
    상기 불균일한 기판 표면은 패턴화된 마스크가 위에 배치된 막의 층을 가진 기판이고,
    상기 막의 두께를 변화시키는 상기 조건들은 플라즈마 애칭 조건들인, 디바이스 제조 방법.
  6. 제 5 항에 있어서,
    상기 막의 층 상의 상기 패턴화된 마스크는 0.3보다 큰 종횡비를 가진, 디바이스 제조 방법.
  7. 제 1 항에 있어서,
    상기 막의 두께를 변화시키는 상기 조건들은 플라즈마 에칭 조건들인, 디바이스 제조 방법.
  8. 제 1 항에 있어서,
    상기 타원 편광 신호가 입사되는 상기 기판의 부분 상에 표면 불균일들이 존재하는, 디바이스 제조 방법.
  9. 제 1 항에 있어서,
    상기 막의 두께를 변화시키는 상기 조건들은 증착에 의해 상기 막을 성장시키는 조건들인, 디바이스 제조 방법.
KR1019940029023A 1993-11-15 1994-11-07 타원편광기술을이용한디바이스제조방법 KR100358265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/152,776 1993-11-15
US08/152,776 US5494697A (en) 1993-11-15 1993-11-15 Process for fabricating a device using an ellipsometric technique

Publications (2)

Publication Number Publication Date
KR950015627A KR950015627A (ko) 1995-06-17
KR100358265B1 true KR100358265B1 (ko) 2003-02-19

Family

ID=22544400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029023A KR100358265B1 (ko) 1993-11-15 1994-11-07 타원편광기술을이용한디바이스제조방법

Country Status (5)

Country Link
US (1) US5494697A (ko)
EP (1) EP0653621B1 (ko)
JP (1) JPH07183348A (ko)
KR (1) KR100358265B1 (ko)
DE (1) DE69423942T2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877032A (en) * 1995-10-12 1999-03-02 Lucent Technologies Inc. Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
US6059873A (en) * 1994-05-30 2000-05-09 Semiconductor Energy Laboratory Co., Ltd. Optical processing method with control of the illumination energy of laser light
US5910021A (en) 1994-07-04 1999-06-08 Yamaha Corporation Manufacture of semiconductor device with fine pattens
US5552327A (en) * 1994-08-26 1996-09-03 North Carolina State University Methods for monitoring and controlling deposition and etching using p-polarized reflectance spectroscopy
US5665214A (en) * 1995-05-03 1997-09-09 Sony Corporation Automatic film deposition control method and system
US5835221A (en) * 1995-10-16 1998-11-10 Lucent Technologies Inc. Process for fabricating a device using polarized light to determine film thickness
US5871805A (en) * 1996-04-08 1999-02-16 Lemelson; Jerome Computer controlled vapor deposition processes
US5702956A (en) * 1996-08-26 1997-12-30 Taiwan Semiconductor Manufactoring, Company Ltd Test site and a method of monitoring via etch depths for semiconductor devices
US5717490A (en) * 1996-10-17 1998-02-10 Lsi Logic Corporation Method for identifying order skipping in spectroreflective film measurement equipment
US6172812B1 (en) 1997-01-27 2001-01-09 Peter D. Haaland Anti-reflection coatings and coated articles
CA2279425A1 (en) * 1997-01-27 1998-07-30 Peter D. Haaland Coatings, methods and apparatus for reducing reflection from optical substrates
US6406641B1 (en) 1997-06-17 2002-06-18 Luxtron Corporation Liquid etch endpoint detection and process metrology
US5900644A (en) * 1997-07-14 1999-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Test site and a method of monitoring via etch depths for semiconductor devices
FR2771850B1 (fr) * 1997-12-02 2001-06-08 France Telecom Procede de fabrication de dispositifs en couches minces utilisant la technique de la reflectance anisotrope
US6483580B1 (en) * 1998-03-06 2002-11-19 Kla-Tencor Technologies Corporation Spectroscopic scatterometer system
US6228277B1 (en) * 1998-10-14 2001-05-08 Lucent Technologies Inc. Etch endpoint detection
US6475815B1 (en) * 1998-12-09 2002-11-05 Matsushita Electric Industrial Co., Ltd. Method of measuring temperature, method of taking samples for temperature measurement and method for fabricating semiconductor device
US6214496B1 (en) * 1999-03-29 2001-04-10 Infineon Technologies North America Corp. Method for reducing corner rounding in mask fabrication utilizing elliptical energy beam
FR2812941B1 (fr) * 2000-08-10 2002-10-11 Air Liquide Procede de controle en temps reel de l'elaboration d'une structure en couches minces par mesure elipsometrique
US6636309B1 (en) * 2001-07-27 2003-10-21 J.A. Woollam Co. Application of spectroscopic ellipsometry to in situ real time fabrication of multiple alternating high/low refractive index narrow bandpass optical filters
US6641746B2 (en) 2001-09-28 2003-11-04 Agere Systems, Inc. Control of semiconductor processing
US6940592B2 (en) * 2001-10-09 2005-09-06 Applied Materials, Inc. Calibration as well as measurement on the same workpiece during fabrication
AU2002360738A1 (en) * 2001-12-19 2003-07-09 Kla-Tencor Technologies Corporation Parametric profiling using optical spectroscopic systems
US7216045B2 (en) 2002-06-03 2007-05-08 Timbre Technologies, Inc. Selection of wavelengths for integrated circuit optical metrology
US7006222B2 (en) * 2003-01-08 2006-02-28 Kla-Tencor Technologies Corporation Concurrent measurement and cleaning of thin films on silicon-on-insulator (SOI)
DE10319843A1 (de) * 2003-05-03 2004-12-02 Infineon Technologies Ag Verfahren zum Bestimmen der Tiefe einer vergrabenen Struktur
JP2005015885A (ja) * 2003-06-27 2005-01-20 Ebara Corp 基板処理方法及び装置
US7063991B1 (en) 2004-07-28 2006-06-20 Advanced Micro Devices, Inc. Methods of determining characteristics of doped regions on device wafers, and system for accomplishing same
US7515253B2 (en) 2005-01-12 2009-04-07 Kla-Tencor Technologies Corporation System for measuring a sample with a layer containing a periodic diffracting structure
DE102006012022A1 (de) * 2006-03-14 2007-09-20 Betriebsforschungsinstitut VDEh - Institut für angewandte Forschung GmbH Verfahren zur Bestimmung der Auflage auf einem bewegten Metallband
US8709268B2 (en) 2011-11-14 2014-04-29 Spts Technologies Limited Etching apparatus and methods
US9147610B2 (en) 2012-06-22 2015-09-29 Infineon Technologies Ag Monitor structures and methods of formation thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH047852A (ja) * 1990-04-25 1992-01-13 Fujitsu Ltd 膜厚測定方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0165364B1 (fr) * 1984-06-20 1988-09-07 International Business Machines Corporation Procédé de standardisation et de stabilisation de tranches semiconductrices
US5087591A (en) * 1985-01-22 1992-02-11 Texas Instruments Incorporated Contact etch process
US4874240A (en) * 1988-03-01 1989-10-17 Hoechst Celanese Characterization of semiconductor resist material during processing
US5145554A (en) * 1989-02-23 1992-09-08 Seiko Epson Corporation Method of anisotropic dry etching of thin film semiconductors
US5223914A (en) * 1989-04-28 1993-06-29 International Business Machines Corporation Follow-up system for etch process monitoring
US5091320A (en) * 1990-06-15 1992-02-25 Bell Communications Research, Inc. Ellipsometric control of material growth
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US5362356A (en) * 1990-12-20 1994-11-08 Lsi Logic Corporation Plasma etching process control
US5270222A (en) * 1990-12-31 1993-12-14 Texas Instruments Incorporated Method and apparatus for semiconductor device fabrication diagnosis and prognosis
US5208648A (en) * 1991-03-11 1993-05-04 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5220403A (en) * 1991-03-11 1993-06-15 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5395769A (en) * 1992-06-26 1995-03-07 International Business Machines Corporation Method for controlling silicon etch depth
AU4689293A (en) * 1992-07-15 1994-02-14 On-Line Technologies, Inc. Method and apparatus for monitoring layer processing
US5277747A (en) * 1992-09-15 1994-01-11 Bell Communications Research, Inc. Extraction of spatially varying dielectric function from ellipsometric data
US5354575A (en) * 1993-04-16 1994-10-11 University Of Maryland Ellipsometric approach to anti-reflection coatings of semiconductor laser amplifiers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH047852A (ja) * 1990-04-25 1992-01-13 Fujitsu Ltd 膜厚測定方法

Also Published As

Publication number Publication date
JPH07183348A (ja) 1995-07-21
EP0653621A1 (en) 1995-05-17
US5494697A (en) 1996-02-27
EP0653621B1 (en) 2000-04-12
KR950015627A (ko) 1995-06-17
DE69423942T2 (de) 2001-07-19
DE69423942D1 (de) 2000-05-18

Similar Documents

Publication Publication Date Title
KR100358265B1 (ko) 타원편광기술을이용한디바이스제조방법
US5835221A (en) Process for fabricating a device using polarized light to determine film thickness
US5362356A (en) Plasma etching process control
US6489624B1 (en) Apparatus and methods for detecting thickness of a patterned layer
KR20020000102A (ko) 발광분광법에 의한 피처리재의 막두께 측정방법 및 그것을사용한 피처리재의 처리방법
EP0768701A1 (en) A process for device fabrication in which the plasma etch is controlled by monitoring optical emission
JPH04225232A (ja) エッチング終点検出方法及び装置
TWI711800B (zh) 電漿處理方法、及電漿處理裝置
JP2008199050A (ja) 半導体装置の製造方法および半導体装置
JP3854810B2 (ja) 発光分光法による被処理材の膜厚測定方法及び装置とそれを用いた被処理材の処理方法及び装置
US7787685B2 (en) Extracting ordinary and extraordinary optical characteristics for critical dimension measurement of anisotropic materials
JP3712481B2 (ja) 半導体装置の製造方法
Benson et al. Sensor systems for real‐time feedback control of reactive ion etching
JP3762784B2 (ja) 測定方法、測定装置および品質管理方法
JPH0590216A (ja) 半導体装置の製造方法
JP2006119145A (ja) 半導体ウエハの処理方法及び処理装置
JP2000100797A (ja) 素子の製造方法及び製造装置
JP4641890B2 (ja) 測定方法、および半導体装置の製造方法
JP3725538B2 (ja) 半導体装置の製造方法
JP2005354098A (ja) 半導体装置の製造方法および半導体装置
Orlikovskii et al. In situDiagnostics of Plasma Processes in Microelectronics: The Current Status and Immediate Prospect, Part III
JP3180393B2 (ja) エッチング終点の検出方法
KR100733120B1 (ko) 반도체 웨이퍼처리의 검출방법 및 검출장치
JPH0567590A (ja) 半導体装置のエツチングにおける終点検出方法
Davies et al. Real-time, in-situ measurement of film thickness and uniformity during plasma ashing of photoresist

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 13

EXPY Expiration of term