JPH07183348A - デバイスの製造方法 - Google Patents

デバイスの製造方法

Info

Publication number
JPH07183348A
JPH07183348A JP6302650A JP30265094A JPH07183348A JP H07183348 A JPH07183348 A JP H07183348A JP 6302650 A JP6302650 A JP 6302650A JP 30265094 A JP30265094 A JP 30265094A JP H07183348 A JPH07183348 A JP H07183348A
Authority
JP
Japan
Prior art keywords
thin film
wavelength
trace
substrate
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6302650A
Other languages
English (en)
Inventor
Nadine Blayo
ブラヨ ナディン
Dale E Ibbotson
エドワード イボットソン デイル
Tseng-Chung Lee
リー ツェン−チュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07183348A publication Critical patent/JPH07183348A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/21Polarisation-affecting properties
    • G01N21/211Ellipsometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972Spectral analysis

Abstract

(57)【要約】 【目的】 デバイス製造のプロセス制御用の偏光解析方
法を提供する。 【構成】 偏光解析信号(ES)を使用し、製造工程中
のデバイスに関する情報を提供する。この情報を使用し
プロセスを良好に制御する。ESが基板から反射される
前に、ESが通過する基板上の薄膜の組成及び膜厚に基
づいてESを選択する。適当な波長が決定されたら、E
Sを用いて全計測時間中、基板上の薄膜の膜厚をモニタ
し、基板上の薄膜の蒸着及び除去を制御し、デバイス製
造工程の他のプロセス制御ファンクションを実行する。
偏光解析方法を使用し、アスペクト比が0.3以上のパ
ターン付マスク下部又はマスク及びトポグラフィ両方の
下部の薄膜の蒸着及び除去を制御する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は集積回路デバイスの製造
方法に関する。更に詳細には、本発明はこのような製造
方法と共に併用される測定方法の使用方法に関する。
【0002】
【従来の技術】集積回路の製造に関するデザインルール
が一層微細になる方向への動きは、チップ上に極めて多
数のデバイスを配置することに対する要望により刺激さ
れている。先進的デバイス構造の場合、これらの構造を
形成するのに使用される層の膜厚及び構造幅の両方と
も、チップ上のデバイスの個数が増大するにつれて、低
下しなければならない。幅及び膜厚が小さい、これら微
小な形状的特徴(feature)部分の存在は、集積回路の製
造の複雑性を高める。
【0003】異なる材料の多数の層を、悪影響をいささ
かも受けてはならない薄膜から迅速に除去する場合、例
えば、集積回路のエッチング処理を制御することは特に
困難である。一般的に、このような処理は、処理条件の
複雑な変更を必要とし、これらの変更を迅速に行わなけ
ればならない。
【0004】デバイス製造の過程で、ブランケット薄膜
の特性を測定するために偏光計が多用される。光のビー
ムが薄膜の表面に照射される。偏光計は薄膜から反射さ
れた光を測定する。反射光から、偏光計は角度デルタ
(Δ)及びプサイ(Ψ)を決定する。Δは光の位相変化
であり、Ψは入射光の平面に対して平行な方向における
入射光と反射光の振幅比率の変化割合のアークタンジェ
ントと定義される。その後、これらの数値を使用し、屈
折率、膜厚及び非パターン付均一膜の吸光係数を決定す
る。
【0005】基板上に蒸着された薄膜の膜厚をモニタす
るために、偏光計を使用し、加工片から反射された偏光
光ビームのΔ及びΨ座標を導き出すことが米国特許第5
131752号明細書に開示されている。この特許明細
書によれば、先ず、所望の膜厚の薄膜のΔ及びΨ値から
終点(所望の膜厚の薄膜が蒸着された時の時点)を算出
する。
【0006】その後、既知の入射角、光源の波長、所望
の最終膜厚及び加工温度における基板及び薄膜の光学定
数から、Δ及びΨの終点値を算出する。従って、この特
許明細書に開示された方法は、正確な終点が既知である
プロセス制御に限定される。
【0007】マスク又はトポグラフィ(topography)を使
用するデバイス製造の過程で、加工の正確な終点を決定
することは、表面の付随的な不規則性のために、非常に
困難である。ここで使用される“マスク”とは、基板上
の薄膜にパターンを導入するために使用される構造物で
ある。また、ここで使用される“トポグラフィ”とは、
基板上の薄膜下部の表面不規則性又は構造である。
【0008】偏光計からの光の入射ビームの光路は、ウ
エハ上のマスク又はトポグラフィの存在により悪影響を
受ける。なぜなら、表面の構成及び/又は形状が不規則
だからである。ここで使用する“ウエハ”とは、薄膜が
蒸着された基板のことである。これらの不規則性は、こ
の表面から反射される光を、均一なブランケット薄膜か
ら反射される光よりも、乱反射させる。マスク又はトポ
グラフィは光の平面化(planarization)状態にも悪影響
を及ぼす。従って、表面から反射される信号量に悪影響
を及ぼす干渉を発生する。
【0009】ヘンク(Henck)らは、ジャーナル・オブ・
バキューム・サイエンス・アンド・テクノロジー(J.Va
c.Sci.Technol.)A、11(4):1179(1993
年7月/8月)に掲載された“リアルタイム測定のため
の現場スペクトル偏光解析法:多層積層物のエッチン
グ”と題する論文において、プラズマエッチング中にウ
エハの中心部における大きな非パターン付領域における
膜厚をモニタするために偏光計を使用することを提案し
ている。
【0010】偏光計は最初に既知の方法を用いて校正さ
れる。その後、膜厚及び薄膜材料の誘電関数から、偏光
解析のパラメータであるΔ及びΨが決定される。エッチ
ングの進行につれて、偏光計は薄膜に向かって光ビーム
を透過させ続け、反射光の特性を測定し続け、有用な信
号を取得する。
【0011】反射光の変化は、薄膜の最上層の膜厚の減
少及び、最上層と最上層下部の層との間の界面に近づき
つつあることを示す。従って、エッチング中に偏光計を
使用し、最上層がどの程度除去されたかを決定する。こ
れにより、既知の膜厚を残した状態でエッチングを終了
させることができる。
【0012】ヘンクらにより開示された方法は、必要な
測定が行われるウエハ上のパターン付けされていない無
トポグラフィ領域(又はテストパッド)を必要とする。
デバイス上のパターン付けされていない無トポグラフィ
領域は望ましくない。なぜなら、これはデバイスの該当
部分を犠牲にするからである。
【0013】更に、パターン付けされていない無トポグ
ラフィテストパッドは、パターン付けされたトポグラフ
ィ含有領域と異なるマスキング、エッチング及び蒸着工
程を必要とするので、リソグラフ加工を一層複雑なもの
とする。従って、ヘンクらにより開示された方法を実行
するための領域を供給するためにウエハのかなりの部分
が犠牲にされなければならない場合、製造コストが増大
する。
【0014】ハーバーラグ(Haverlag)らは、ジャーナル
・オブ・バキューム・サイエンス・アンド・テクノロジ
ー(J.Vac.Sci.Technol.)B、10(6):2412(1
992年11月/12月)に掲載された“パターン付表
面のエッチング中の現場偏光解析及び反射率測定:実験
と模擬実験”と題する論文において、プラズマエッチン
グ処理の終点検出のための単波長(632nm)におけ
る偏光計の使用を開示している。
【0015】ハーバーラグらは、典型的なパターン付ウ
エハにはこの様な方法は使用できないと結論した。なぜ
なら、偏光計の入射光ビームが、薄膜上のマスクにより
生成されたライン方向に対して垂直な方向で、表面に向
けて照射された場合、終点は検出されなかったからであ
る。ハーバーラグらは、マスク側壁における光の反射
が、偏光計の検出器への光の到達を阻止することを観察
し、プラズマエッチング終点検出のための偏光計による
方法は、低(例えば0.3未満)アスペクト比を有する
パターン付ウエハにしか使用できないと結論した。
【0016】しかし、実際のデバイスの製造に関する様
々な用途では、マスクまたはトポグラフィのアスペクト
比は一般的に1.0超である。また、デザインルールが
低下するにつれて、一層厳しいトポグラフィと一層高い
アスペクト比が予想される。
【0017】
【発明が解決しようとする課題】従って、本発明の目的
は、全体的表面の殆どすべてにわたってトポグラフィを
有する微小なデザインルールデバイスの製造方法で使用
できるプロセス制御用の偏光解析方法を提供することで
ある。
【0018】
【課題を解決するための手段】本発明の方法は、デバイ
ス製造中のプロセス制御用の偏光解析方法を使用する。
特に、本発明の方法は、基板に材料を付加したり、ある
いは基板から材料を除去したりするデバイス製造の工程
を制御するために使用される。一例として、本発明の方
法は、基板上の薄膜の2層間の界面を検出するために使
用される。ここで使用される“界面”とは、薄膜の2層
間又は薄膜と該薄膜下部の基板との間の境界のことであ
る。
【0019】本発明の方法は、基板上に材料を蒸着する
か又は基板から材料を除去する際の条件を変更するか若
しくは製造プロセス全体を停止させることにより、デバ
イス製造プロセスを制御するために使用される情報を提
供する。本発明の方法は、この情報を、加工されている
ウエハの表面に偏光解析用光ビームを照射し、そして反
射される信号をモニタすることにより供給する。
【0020】プロセス制御用のモニタされた光信号は、
ウエハ表面が不整形である場合にプロセス制御に必要な
情報を提供するために、特定の波長又は波長範囲内のも
のでなければならない。このような表面不整形性は、加
工されているウエハの表面(“パターン付表面”と呼
ぶ)上にマスクが配置されているか、又は加工されてい
る薄膜下部に不整表面(“トポグラフィ”と呼ぶ)が存
在する場合に生じる。
【0021】適当な波長は、吸収長が、偏光解析法によ
りモニタされている薄膜中の光路よりもかなり小さい
(例えば、1/10)ものであるように選択される。
(吸収長は、入射電界が、材料上の入射電界振幅に対し
て1/eだけ減少される材料中の深さと定義される。)
【0022】初期波長を選択する方法は、下記の計算を
実行することからなる。 (λ/4πk(λ))≦(2n(λ)d/cosφ)×
1/10 (前記数式において、dは探触されている層の初期呼称
厚さであり、n(λ)は層の屈折率であり、k(λ)は
波長λにおける薄膜材料の吸光係数であり、φはウエハ
表面からの法線に対する入射ビームの角度である。)
【0023】前記の数式において、光路は約1/10ま
で減少される。しかし、光路が約1/5〜1/20にま
で減少されると、適当な波長が得られる。波長が選択さ
れると、この波長の光が偏光計により検出される。各種
材料のスペクトル屈折率n(λ)及び吸光係数k(λ)
は、パリク(Palik)らの、“固体の光学定数ハンドブッ
ク(Handbook of Optical Constants of Solid)”、Vo
l.1及び2(1985年)などのようなこれら定数が
記載された文献から入手できる。
【0024】適当な波長を決定する別の手段は、薄膜の
膜厚が増大又は減少されている加工工程中に、基板表面
から反射される信号で多数の異なる波長を走査すること
からなる。“偏光解析トレース”と呼ばれる全計測時間
のΔ及びΨの値が得られる。処理工程中に、全計測時間
のΔ及び/又はΨ値の勾配に急激な変化を示すトレース
は、勾配の急変化が或る材料から別の材料への処理工程
中の移行を示すか否か決定するために、検査される。
【0025】或る層から別の層へ表面が移行する際の処
理工程中の時点を示すトレースはプロセス制御の有用な
ツールである。このような表徴により、処理工程を適当
な時点で停止させることができ、あるいは、処理工程条
件をリアルアタイムで変更することができる。このよう
なトレースが得られた時の波長は、概ね同じ薄膜を有す
る後続の基板に対して処理工程を行う場合の信号波長と
して使用される。
【0026】偏光解析トレースは、概ね同じウエハに対
する概ね同じ処理工程については概ね同一なので、これ
らのトレースはプロセス制御用のツールとして使用され
る。
【0027】
【実施例】以下、図面を参照しながら本発明を具体的に
説明する。
【0028】図1は、本発明の方法で使用するために構
成された偏光計の一例の模式的構成図である。薄膜の除
去を制御する方法は、集積回路及びその他の半導体並び
に光デバイスなどのようなデバイスの薄膜成長又はエッ
チングのための多数の様々な方法で使用される。しか
し、本発明の方法は、最初に基板上の薄膜のプラズマエ
ッチングについて実現されたので、以下、これらについ
て詳細に説明する。
【0029】図1に示されるように、入射光のビーム1
0は偏光計30の励起ヘッド20により発生される。光
は光源(図示されていない)から発生され、光ファイバ
25を経てヘッド20に運ばれる。光ビーム10はウエ
ハ40に入射される。励起ヘッド20は、光ビーム10
のウエハ40への入射角50が法線から約70°である
ように、配置される。その他の入射角もウエハに応じて
有用である。約0°〜約90°の角度が使用される。
【0030】入射光10はウエハ40から反射される。
このように反射された光信号は偏光計30の検出ヘッド
60により検出される。検出ヘッド60は光信号を光フ
ァイバ(図示されていない)を介してモノクロメータに
伝送する。モノクロメータは光の所望の波長を選択する
ために使用される。この光信号はその後、検出器へ伝送
される。検出器は、光信号を電気信号に変換し、次い
で、この電気信号を信号プロセッサに伝送し、反射光の
Δ及びΨ値を決定する。
【0031】ウエハ40は所望の加工処理が行われるチ
ャンバ70内に配置される。図1において、図示された
チャンバ70は、基板の表面から薄膜をプラズマエッチ
ングするのに適する。チャンバ70は、偏光解析信号が
チャンバ70を出入りするためのビューポート80が配
設されていること以外は、標準的なチャンバである。
【0032】従来の方法と異なり、本発明の方法は、薄
膜の上部にアスペクト比が0.3超のパターン付特徴が
存在するか、薄膜の下部にトポグラフィが存在するか、
又は薄膜上部にパターン付特徴と薄膜下部にトポグラフ
ィの両方が存在する場合に、基板への薄膜蒸着及び基板
からの薄膜除去を制御するために偏光計を使用する。偏
光計はデバイス製造方法における加工処理工程中の全計
測時間のΔ及びΨ値を知らせる。
【0033】Δ及びΨは基板から反射された光の光学パ
ラメータなので、光が移動しなければならない光路、す
なわち基板上の薄膜中の光路により影響を受ける。これ
らの層の厚さが変化すると、Δ及びΨの値も変化する。
Δ及びΨの値は、層がウエハの一部分から完全に除去さ
れた後でも変化する。デバイス製造方法のエッチング工
程中の全計測時間のΔ及びΨのトレースの勾配の急変
は、2種類の材料の界面のようなウエハ表面の変化を示
す。
【0034】しかし、薄膜から反射される光と干渉を起
こすと、界面により起こされたΔ及びΨの変化又は表面
組成又は厚さのその他の重大な変化は不明確になる。こ
のような干渉は、偏光計からの入射光ビームにより横切
られる表面部分のマスクされた帯域とマスクされていな
い帯域間におけるような、厚さの変動により生じる。
【0035】十分に不明確になると、全計測時間のΔ及
びΨのトレースは、処理工程中に界面に到達した時点を
明示しない。従って、このようなトレースは、2層間の
界面に到達しても、プロセス条件の調整、エッチング処
理の終点又はエッチング剤の組成変更などのようなプロ
セスパラメータの制御に役立たない。
【0036】本発明の方法は、特定の光波長を選択する
ことにより、前記のような方法でプロセス制御に使用さ
れるトレースを獲得し、このトレースを用いて所望の制
御を行うことができる。適当な波長が選択されると、偏
光計を使用して、処理工程中の全計測時間のΔ及びΨ値
のトレースを得る。光の適当な波長が選択されると、薄
膜上のマスク及び/又は薄膜下部のトポグラフィが存在
したとしても、トレースは、処理工程中に2つの薄膜間
の界面に到達した時点を示す。
【0037】偏光解析トレースはシグニチャ(signatur
e)トレースと呼ばれる。なぜなら、このトレースは特定
の条件下でエッチングされた特定の薄膜について概ね同
一だからである。例えば、図2に示されるように、5枚
のウエハを概ね同一の条件下でエッチングした場合、エ
ッチング中に得られるトレースはすべて概ね同一であ
る。
【0038】従って、特定のウエハ及びプロセスについ
てシグニチャトレースが得られると、このトレースは同
じプロセスにおいて同様なウエハの加工処理を制御する
ために使用される。このトレースは、加工工程中に界面
にいまにも到達しようとしていることの表示も与える。
この優れた警告表示により、プロセスを非常に高い精度
で制御することができる。
【0039】本発明の方法を実施するために、トレース
の生成に使用される光の波長は特定の値のものでなけれ
ばならない。この波長は多数のファクタを考慮すること
により決定される。これらのファクタは例えば、膜厚、
薄膜材料の屈折率、関連波長における薄膜材料の吸光係
数及びウエハ表面への光ビームの入射角度などである。
【0040】Δ及びΨを測定すべき場合、反射光は偏光
計の検出ヘッドで受光しなければならない。従って、波
長は、層中の光路がこれら層内における光の吸収長未満
であるように選択されなければならない。従って、波長
の選択は調べられる薄膜の組成及び膜厚により左右され
る。
【0041】例えば、波長は下記の数式を用いることに
より選択される。 λ/4πk(λ)≪2n(λ)d/cosφ (1) (前記数式中、n(λ)は探触される薄膜の屈折率であ
り、k(λ)は波長λにおける薄膜材料の吸光係数であ
り、φは偏光計ビームの入射角である。)
【0042】スペクトル屈折率n(λ)及び薄膜材料の
吸光係数k(λ)は参考データファイルから入手される
か、又は偏光計を用いてブランケット薄膜のスペクトル
を測定することにより実験的に決定される。これらの値
は、オプチカル・マテリアルス(Optical Materials),
1:46−47(1992年)に掲載されたジェリソン
(Jellison)の“2チャンネル偏光変調偏光計により決定
されたシリコンの光学ファンクション”と題する論文及
びパリク(Palik)らの、“固体の光学定数ハンドブック
(Handbook of Optical Constants of Solid)”、Vo
l.1及び2(1985年)などからも入手することが
できる。
【0043】偏光計によりモニタされている薄膜が多層
膜である場合、n(λ)及びk(λ)は最上層の膜材料
について選択される。
【0044】前記(1)の数式は、特定の薄膜中の吸収
長が薄膜中の光路よりも著しく小さいものであるための
光波長を与える。吸収長が光路の約1/5〜1/20未
満であることが好ましい。吸収長が光路の少なくとも1
/10未満であることが特に好ましい。例えば、基板上
の薄膜が膜厚2000Åのポリシリコンである場合、適
当な波長を決定するために、下記の計算が行われる。
【0045】 λ(nm) 375 428 632 吸収長(λ/4πk(λ))(nm) 24 240 3200 光路(2n(λ)d/cosφ)(nm)/10 750 580 450
【0046】前記の計算は、膜厚2000Åのポリシリ
コンの場合、有用なトレースをもたらす波長は375n
m又は428nmであることを例証している。なぜな
ら、両方の波長とも、吸収長は光路よりも著しく小さい
からである。632nmの波長は有用ではない。なぜな
ら、吸収長が光路よりも長いからである。多層膜の場
合、トレースが生成される際の波長は、蒸着される又は
除去される個々の薄膜の各々に適応させるために、加工
処理工程中に変化される。
【0047】多数の異なる波長で処理工程中の薄膜のト
レースを得ることにより波長を選択することも可能であ
る。得られたトレースを観察することにより、所望の明
確度を有する界面を示すトレースが選択される。このト
レースを得るために使用された波長はその後、後続薄膜
の加工処理をモニタするために使用される。
【0048】トレースを生成するために使用された光の
波長はプロセス毎及び薄膜組成毎に変えられる。なぜな
ら、選択された波長は薄膜及びプロセスの特徴に左右さ
れるからである。従って、本発明の方法で使用される偏
光計が、広スペクトル光源と、所望のトレースを生成す
るために所望の波長の光を選択するための検出器におけ
る機構を具備することが好ましい。
【0049】以下、具体例を挙げて本発明の方法を例証
する。
【0050】実施例1 プラズマエッチングを制御する
ための本発明の方法の使用 偏光解析パラメータ(Δ,Ψ)を決定するために使用さ
れた偏光計は、フランスのロングジュモー(Longjumeau)
のジョバン−イボン(Jobin-Yvon)のISAディビジョ
ンにより製造されたUV−可視光、位相変調、分光偏光
計であった。その他の偏光計も本発明の方法を実施する
のに同等に使用できる。
【0051】この偏光計はキセノンアークランプからの
白色光源を装備していた。光は偏光され、50KHzで
動作する位相変調器を通された。偏光計の励起ヘッド
は、楕円偏光された光が法線から約70°の角度でウエ
ハに入射するように配置された。検出ヘッドは法線から
−70°の角度で取付けられた。所望の波長は、他の波
長の光を除外するためにモノクロメータを使用すること
により観察した。
【0052】幾つかの異なるウエハ上の薄膜のエッチン
グをモニタするために偏光計を使用した。このような薄
膜の一例は図2に示されるようなもので、膜厚1000
Åの窒化チタン層91と、この下部の膜厚2000Åの
ポリシリコン層92と、この下部の膜厚70Åのシリコ
ン酸化物層93からなる。
【0053】別の薄膜は図3に示されるようなようなも
ので、図2に示された薄膜と同一であるが、この薄膜上
に被着されたサブミクロンオーダーの形状的特徴を有す
る厚さ2000Åのマスク94を有する。第3の薄膜は
図4に示されるようなようなもので、図3に示された薄
膜と同一であるが、トポグラフィ(図示されていない)
を有するウエハ上に被着されている。
【0054】ウエハを、米国、カリフォルニア州のサニ
ーベール(Sunnyvale)に所在するルーカス・ラボラトリ
ース(Lucas Labs.)により製造されたエッチング装置内
に配置した。このエッチング装置は、直径が125mm
のウエハの単一ウエハ加工用に構成されたものであっ
た。ウエハをチャックにクランプした。ウエハの温度
は、ヘリウムパージによる背面冷却を用いて、チャック
の温度を約0℃に制御することにより制御した。
【0055】プラズマを発生させるために、ルーカス・
ラボラトリース製の、低圧、高密度ヘリコンプラズマ源
を使用した。プラズマはイオン、電子及び反応性ニュー
トラルからなる。ウエハをチャンバ内に配置し、チャン
バ内にガスを導入した。先ず、HBr100sccmと
Cl220sccmにより高周波バイアス50Wで10
秒間プラズマを発生させることにより自然酸化物を除去
した。ヘリコン源出力は2500Wであり、チャンバ圧
力は2mTorrであった。
【0056】Cl2の送入を停止し、同じ条件を用いて
窒化チタン層を除去した。窒化チタンを除去してから1
0秒間経過後、HBr100sccmに、O2とヘリウ
ムの20%/80%混合物を20sccm添加すること
によりエッチング剤組成を変更し、ポリシリコン層をエ
ッチングした。
【0057】ポリシリコン層がエッチングされるにつれ
て、プラズマ条件を再び変更した。ポリシリコン層下部
の酸化物層の薄膜がエッチングされることを避けるため
に、高周波バイアスを50Wから25Wに低下させた。
【0058】偏光解析トレースは、図2〜図4に示され
た基板上にウエハが蒸着された数枚のウエハをエッチン
グすることにより得た。偏光解析トレースは、得られた
偏光解析トレースに対する波長選択の効果を観察するた
めに、モノクロメータを用いて様々な波長を選択するこ
とにより得た。
【0059】図2に示されるようなブランケット薄膜に
ついてトレースを得た。このトレースを図5に示す。こ
のトレースの生成に使用された波長は632nmであっ
た。この波長は、ヘリウムネオン光源を有する単波長偏
光計により使用される波長であった。得られたトレース
は、加工処理中に、窒化チタンの第1層及びポリシリコ
ンの第2層が除去された時点を示す。
【0060】これらの時点は、加工処理中の全計測時間
のΔ80及びΨ90の勾配の急変により示される。窒化
チタン層が除去された加工処理中の時点はポイント10
0により示される。また、ポリシリコン層が除去された
加工処理中の時点はポイント120により示される。こ
のようなトレースはデバイス製造中のプロセス制御に有
用である。なぜなら、このトレースを観察することによ
り、薄膜の加工処理条件を変更できるからである。
【0061】これはデバイス製造における画期的な効果
である。なぜなら、多数の異なる材料が基板上に蒸着さ
れており、これらの材料は異なる条件下では異なる反応
性を示すからである。例えば、或る幾つかの材料は特定
のエッチング剤に対して非常に耐性であるが、他の材料
は同じエッチング剤により急速に除去されてしまう。従
って、或る一つの層が除去された時のように、加工処理
中の特定の時点で条件を変更出来るか又は特定の時点で
加工処理を停止できれば、デバイス製造の観点から非常
に有用である。
【0062】図6は前記の条件下でエッチングすること
により得られた別の偏光解析トレースである。この薄膜
も図2に示されるものである。所望の波長は本発明の方
法により選択した。この場合も、波長はモノクロメータ
を用いて反射光から得た。また、図6のトレースも、加
工処理中に、窒化チタンの第1層が除去された時点13
6とポリシリコンの第2層が除去された時点138を明
確に示した。これらの変化は、加工処理中の全計測時間
のΔ132及びΨ134の勾配の急変により示された。
【0063】図7〜図9は、前記の条件下で図3に示さ
れた薄膜をエッチングすることにより得られた偏光解析
トレースである。図7において、トレースは、前記の方
法を用いてトレースを生成するために、所望の波長を先
ず算出することにより得た。この波長は375nmであ
った。この薄膜はその上面にシリコン酸化物マスクを有
していた。このマスクは集積回路製造で使用される一般
的なマスクであった。
【0064】得られたトレースは、加工処理中にウエハ
から、窒化チタンが除去された時点146及びポリシリ
コンが除去された時点148を明確に示した。これらの
時点も、加工処理中の全計測時間のΔ142及びΨ14
4の勾配の急変により示された。
【0065】図8は、トレースを生成するのに使用され
た波長の変更が得られるトレースに与える影響を例証す
る。トレースは前記の条件下で図3に示されたような薄
膜をエッチングすることにより得た。条件は、図7に示
されたトレースが得られた条件と同一であった。唯一の
相違点は、トレースの生成に使用された波長が428n
mであったことである。
【0066】図8は、加工処理中に、窒化チタンが除去
された時点156及びポリシリコンが除去された時点1
58を明示した。これらの時点も、加工処理中の全計測
時間のΔ152及びΨ154の勾配の急変により示され
た。図7及び図8は、適当な波長範囲は前記の数式
(1)により得られることを例証している。この数式
は、適当な範囲内の波長を選択する機構を与える。この
波長はその後、特定の加工処理要件に応じて、増大又は
低下される。適当な波長に近づいたら、当業者は、特定
の加工目的物を得るために、波長がどの程度増大又は低
下されるか察知する。
【0067】図9は、上面にマスクを有する薄膜を加工
処理する場合、すべての光波長が有用なトレースを提供
するとは限らないことを例証する。図9のトレースは、
前記のような条件下で図3に示されたような薄膜をエッ
チングすることにより得られた。マスク94のアスペク
ト比は0.4(2000Å高さ/5000Å幅)であっ
た。トレースの生成に使用された光の波長は632nm
であった。一般的に、波長は偏光解析を行うことにより
選択される。得られたトレースはエッチング処理中に窒
化チタン及びポリシリコンが除去された時点を示さな
い。なぜなら、エッチング処理中に、Δ162及びΨ1
64の勾配が全計測時間に急変したポイントが存在しな
いからである。
【0068】図5に示されたトレースもこの波長で得ら
れた。しかし、図5のトレースは加工処理中に界面に遭
遇した時点を示す。これは、図5のトレースがブランケ
ット薄膜をエッチングした時に得られたからである。ブ
ランケット薄膜は同じタイプの偏光解析信号を発生しな
いし、また、これらの信号との間で、高アスペクト比の
マスクやトポグラフィにおける干渉度と同じ干渉度を生
じない。
【0069】従って、ブランケット薄膜に関する特定の
波長で有用はトレースが得られても、その波長が、必ず
しも、パターン付ウエハに関する製造プロセス制御用の
有用なトレースを提供するとは限らない。従って、図9
は、マスクがウエハ上に蒸着されている場合には、リソ
グラフ法の制御に有用な偏光解析トレースを得るために
適当な波長を選択しなければならないことを示してい
る。
【0070】前記の条件下で、図4に示されるような薄
膜をエッチングすることによりトレースを得た。トレー
スの生成に使用した光の波長は375nmであり、前記
のようにして算出した。得られたトレースを図10に示
す。トレースは、加工処理中に、窒化チタンがウエハか
ら除去された時点176及びポリシリコンがウエハから
除去された時点178を明示している。これらの時点
も、全計測時間のΔ172及びΨ174の勾配中の急変
により示された。
【0071】本発明の方法は、ウエハの全表面上にマス
ク又はトポグラフィが存在していても有用である。前記
のように、従来の偏光解析方法は、この方法を実施する
ために、マスクおよびトポグラフィを有しない大きな領
域を必要としていた。図11及び図12に示されるよう
に、マスクが全基板表面上の一連のサブミクロンオーダ
ーのライン及び空間であったとしても、有用なトレース
が得られる。
【0072】図11に示されるトレースを得るのに使用
されたマスク内のラインのアスペクト比は約1であっ
た。図11のトレースは、図3に示されるような薄膜を
エッチングすることにより得られた。このマスクは一連
のサブミクロンオーダーのライン及び空間であった。入
射ビームは、マスク上のライン及び空間の方向と平行な
方向であった。トレースを生成するために使用された波
長は375nmであった。
【0073】この波長は前記のようにして算出した。得
られたトレースは、エッチング中に、窒化チタンがウエ
ハから除去された時点186及びポリシリコンがウエハ
から除去された時点188を示す。しかし、この表示
は、加工処理中にΨ184の値を変化させる速度を変化
させることによってのみ得られた。従って、光学パラメ
ータΔ又はΨの何れか一方の変更は、デバイス製造プロ
セス制御に必要な情報を提供する。
【0074】図12は、図11に示されたトレースを得
るために使用された条件と同じ条件下で得られた。但
し、図12では、薄膜上のマスクのライン及び空間の方
向と垂直に光ビームを入射した。図12は、これらの条
件下で得られたトレースが、エッチング中に、窒化チタ
ン層が除去された時点196及びポリシリコン層が除去
された時点198を示すことを例証している。このトレ
ースでは、窒化チタン層が除去された加工処理中の時点
はΔ192のピーク値により示され、また、ポリシリコ
ン層が除去された時点はΨ194の勾配中の急変により
示された。
【0075】前記のように、特定の条件下で特定の薄膜
についてシグネチャトレースが得られたら、このトレー
スを使用して、概ね同じ条件下で概ね同じ薄膜の加工処
理を制御することができる。適当な波長が選択された
ら、薄膜間の加工処理中の時点は、偏光解析角度Δ又は
Ψの少なくとも一方の値又は勾配における顕著な変化に
より示される。しかし、特定のタイプの変化はトレース
毎に広範囲にわたって変化する。
【0076】本発明の方法は、不整表面上に材料を蒸着
したり、あるいは除去したりする必要があるデバイス製
造の多数の工程を監視又は制御するのに使用される。例
えば、本発明の方法は、基板上への薄膜蒸着を制御する
ことの他、前記のようにこのような薄膜の除去を制御す
るためにも使用される。適当な波長が選択された後、本
発明の方法は、米国特許第5091320号明細書及び
米国特許第5131752号明細書に開示された方法と
大体同じ方法で蒸着を制御するために使用される。薄膜
は、米国特許第5091320号明細書に開示されたド
ライ蒸着条件で成長される。
【0077】例えば、シグニチャトレースが得られた
ら、蒸着工程中にリアルタイムで得られるトレースを観
察することにより、トポグラフィ又はその他の不整表面
上への多層膜の蒸着を監視し、制御する。Δ及び/又は
Ψの勾配は全計測時間を通して比較的一定なので、トレ
ースは第1層の膜厚を示す。全計測時間が経過した時点
で、所望の膜厚が蒸着された。
【0078】その後、第2の薄膜層を蒸着するために、
加工処理条件を変更する。第2の薄膜の蒸着を開始する
時点は、Δ及び/又はΨの勾配中の急変により特徴付け
られる。これは、加工処理中に第2の薄膜層の蒸着を開
始する時点を示す。開始点が示されることにより、第2
層の蒸着が制御される。なぜなら、加工処理中にこの層
の蒸着を開始する時点を識別できるからである。
【0079】この情報から、加工処理中に蒸着が開始さ
れた時点から経過した時間の長さを単に監視するだけ
で、所望量の材料が蒸着された時点を決定することがで
きる。このような監視は、図9に示されたようなトレー
スを用いては実行できない。なぜなら、トレースにより
界面が示されないからである。
【0080】
【発明の効果】以上説明したように、本発明によれば、
特定の光波長を選択することにより、前記のような方法
でプロセス制御に使用されるトレースを獲得し、このト
レースを用いて所望の制御を行うことができる。
【図面の簡単な説明】
【図1】本発明で使用される偏光計の一例の模式的構成
図である。
【図2】薄いシリコン酸化物層上に蒸着されたポリシリ
コンと窒化チタンのブランケットフィルの側面図であ
る。
【図3】上面にマスクを有する図2のブランケット薄膜
の側面図である。
【図4】上面にマスクを有するトポグラフィ上に蒸着さ
れた窒化チタン層及びポリシリコン層の側面図である。
【図5】プラズマエッチング中の、図2に示された薄膜
の632nmで記録されたΔ及びΨトレースの特性図で
ある。
【図6】プラズマエッチング中の、図2に示された薄膜
の375nmで記録されたΔ及びΨトレースの特性図で
ある。
【図7】プラズマエッチング中の、図3に示された薄膜
の375nmで記録されたΔ及びΨトレースの特性図で
ある。
【図8】プラズマエッチング中の、図3に示された薄膜
の428nmで記録されたΔ及びΨトレースの特性図で
ある。
【図9】プラズマエッチング中の、図3に示された薄膜
の632nmで記録されたΔ及びΨトレースの特性図で
ある。
【図10】プラズマエッチング中の、図4に示された薄
膜の375nmで記録されたΔ及びΨトレースの特性図
である。
【図11】偏光解析ビームがマスク内のラインに対して
平行に入射される、プラズマエッチング中の、図3に示
された薄膜の375nmで記録されたΔ及びΨトレース
の特性図である。
【図12】偏光解析ビームの方向がマスク内のラインの
方向に対して垂直である、プラズマエッチング中の、図
3に示された薄膜の375nmで記録されたΔ及びΨト
レースの特性図である。
【符号の説明】
10 入射光ビーム 20 励起ヘッド 25 光ファイバ 30 偏光計 40 ウエハ 60 検出ヘッド 70 チャンバ 80 ビューポート 91 窒化チタン層 92 ポリシリコン層 93 シリコン酸化物層 94 マスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイル エドワード イボットソン アメリカ合衆国、08807 ニュージャージ ー、ブリッジウォーター、ジョシュア レ ーン 4 (72)発明者 ツェン−チュン リー アメリカ合衆国、10025 ニューヨーク、 ニューヨーク、ウェスト 98 ストリート 305、アパートメント 3 イー エヌ

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 不整表面を有する基板をチャンバ内に配
    置するステップと、 信号を発生させ、この信号を基板に向けることにより偏
    光解析信号を供給するステップと、 光の吸収長が基板上の薄膜を通る光の光路長の約1/5
    〜1/20未満であるように、偏光解析信号用の光波長
    を決定するステップと、 決定波長の偏光解析信号を観察するステップと、 偏光解析トレースを生成するために決定波長を使用する
    ステップと、 基板上の薄膜の膜厚を変更する条件を該基板に施用する
    ステップと、 薄膜の膜厚が変化するに応じてトレースを観察するステ
    ップと、 生成されたトレースに基づいて、基板上の薄膜の膜厚を
    変化させる条件を制御するステップとからなることを特
    徴とするデバイスの製造方法。
  2. 【請求項2】 不整基板表面は基板上の薄膜下部にトポ
    グラフィを有することを特徴とする請求項1の方法。
  3. 【請求項3】 信号の波長は下記の数式、 (λ/4πk(λ))≦(2n(λ)d/cosφ)×
    1/10 (前記数式において、dは薄膜の膜厚、n(λ)は薄膜
    の屈折率であり、k(λ)は波長λにおける薄膜の吸光
    係数であり、φは基板表面からの法線に対する入射ビー
    ムの角度である。)から算出することにより選択される
    ことを特徴とする請求項1の方法。
  4. 【請求項4】 信号の波長は、それぞれ異なる波長で多
    数の偏光解析信号を用いて多数の偏光解析トレースを生
    成し、そして、各トレースについて、薄膜の膜厚が変化
    する際のΔ及びΨの変化を観察し、該偏光解析信号に関
    する波長を選択することにより決定されることを特徴と
    する請求項1の方法。
  5. 【請求項5】 不整基板表面は、その上面にパターン付
    マスクが配置される薄膜層を有する基板であり、薄膜の
    膜厚を変化させる条件はプラズマエッチング条件である
    ことを特徴とする請求項1の方法。
  6. 【請求項6】 薄膜層上のパターン付マスクは0.3未
    満のアスペクト比を有することを特徴とする請求項5の
    方法。
  7. 【請求項7】 薄膜の膜厚を変化させる条件はプラズマ
    エッチング条件であることを特徴とする請求項1の方
    法。
  8. 【請求項8】 偏光解析信号が入射される基板部分に表
    面不整性が存在することを特徴とする請求項1の方法。
  9. 【請求項9】 薄膜の膜厚を変化させる条件は蒸着によ
    り薄膜を成長させる条件であることを特徴とする請求項
    1の方法。
JP6302650A 1993-11-15 1994-11-14 デバイスの製造方法 Pending JPH07183348A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US152776 1988-02-05
US08/152,776 US5494697A (en) 1993-11-15 1993-11-15 Process for fabricating a device using an ellipsometric technique

Publications (1)

Publication Number Publication Date
JPH07183348A true JPH07183348A (ja) 1995-07-21

Family

ID=22544400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6302650A Pending JPH07183348A (ja) 1993-11-15 1994-11-14 デバイスの製造方法

Country Status (5)

Country Link
US (1) US5494697A (ja)
EP (1) EP0653621B1 (ja)
JP (1) JPH07183348A (ja)
KR (1) KR100358265B1 (ja)
DE (1) DE69423942T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005528625A (ja) * 2002-06-03 2005-09-22 ティンバー テクノロジーズ,インコーポレイティド 集積回路の光学測定における波長の選択
JP2006524828A (ja) * 2003-01-08 2006-11-02 ケイエルエイ−テンコール テクノロジーズ コーポレーション 多層基板上の薄膜の厚さを測定するための単一波長偏光解析

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877032A (en) * 1995-10-12 1999-03-02 Lucent Technologies Inc. Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
US6059873A (en) 1994-05-30 2000-05-09 Semiconductor Energy Laboratory Co., Ltd. Optical processing method with control of the illumination energy of laser light
US5910021A (en) * 1994-07-04 1999-06-08 Yamaha Corporation Manufacture of semiconductor device with fine pattens
US5552327A (en) * 1994-08-26 1996-09-03 North Carolina State University Methods for monitoring and controlling deposition and etching using p-polarized reflectance spectroscopy
US5665214A (en) * 1995-05-03 1997-09-09 Sony Corporation Automatic film deposition control method and system
US5835221A (en) * 1995-10-16 1998-11-10 Lucent Technologies Inc. Process for fabricating a device using polarized light to determine film thickness
US5871805A (en) * 1996-04-08 1999-02-16 Lemelson; Jerome Computer controlled vapor deposition processes
US5702956A (en) * 1996-08-26 1997-12-30 Taiwan Semiconductor Manufactoring, Company Ltd Test site and a method of monitoring via etch depths for semiconductor devices
US5717490A (en) * 1996-10-17 1998-02-10 Lsi Logic Corporation Method for identifying order skipping in spectroreflective film measurement equipment
JP2001509910A (ja) * 1997-01-27 2001-07-24 ディー. ハーランド,ペーター 光学基材からの反射を抑制するためのコーティング、方法および装置
US6172812B1 (en) 1997-01-27 2001-01-09 Peter D. Haaland Anti-reflection coatings and coated articles
US6406641B1 (en) 1997-06-17 2002-06-18 Luxtron Corporation Liquid etch endpoint detection and process metrology
US5900644A (en) * 1997-07-14 1999-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Test site and a method of monitoring via etch depths for semiconductor devices
FR2771850B1 (fr) * 1997-12-02 2001-06-08 France Telecom Procede de fabrication de dispositifs en couches minces utilisant la technique de la reflectance anisotrope
US6483580B1 (en) * 1998-03-06 2002-11-19 Kla-Tencor Technologies Corporation Spectroscopic scatterometer system
US6228277B1 (en) * 1998-10-14 2001-05-08 Lucent Technologies Inc. Etch endpoint detection
US6475815B1 (en) * 1998-12-09 2002-11-05 Matsushita Electric Industrial Co., Ltd. Method of measuring temperature, method of taking samples for temperature measurement and method for fabricating semiconductor device
US6214496B1 (en) * 1999-03-29 2001-04-10 Infineon Technologies North America Corp. Method for reducing corner rounding in mask fabrication utilizing elliptical energy beam
FR2812941B1 (fr) * 2000-08-10 2002-10-11 Air Liquide Procede de controle en temps reel de l'elaboration d'une structure en couches minces par mesure elipsometrique
US6636309B1 (en) * 2001-07-27 2003-10-21 J.A. Woollam Co. Application of spectroscopic ellipsometry to in situ real time fabrication of multiple alternating high/low refractive index narrow bandpass optical filters
US6641746B2 (en) 2001-09-28 2003-11-04 Agere Systems, Inc. Control of semiconductor processing
US6940592B2 (en) * 2001-10-09 2005-09-06 Applied Materials, Inc. Calibration as well as measurement on the same workpiece during fabrication
US7280230B2 (en) * 2001-12-19 2007-10-09 Kla-Tencor Technologies Corporation Parametric profiling using optical spectroscopic systems
DE10319843A1 (de) * 2003-05-03 2004-12-02 Infineon Technologies Ag Verfahren zum Bestimmen der Tiefe einer vergrabenen Struktur
JP2005015885A (ja) * 2003-06-27 2005-01-20 Ebara Corp 基板処理方法及び装置
US7063991B1 (en) 2004-07-28 2006-06-20 Advanced Micro Devices, Inc. Methods of determining characteristics of doped regions on device wafers, and system for accomplishing same
US7515253B2 (en) 2005-01-12 2009-04-07 Kla-Tencor Technologies Corporation System for measuring a sample with a layer containing a periodic diffracting structure
DE102006012022A1 (de) * 2006-03-14 2007-09-20 Betriebsforschungsinstitut VDEh - Institut für angewandte Forschung GmbH Verfahren zur Bestimmung der Auflage auf einem bewegten Metallband
US8709268B2 (en) 2011-11-14 2014-04-29 Spts Technologies Limited Etching apparatus and methods
US9147610B2 (en) 2012-06-22 2015-09-29 Infineon Technologies Ag Monitor structures and methods of formation thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3473971D1 (en) * 1984-06-20 1988-10-13 Ibm Method of standardization and stabilization of semiconductor wafers
US5087591A (en) * 1985-01-22 1992-02-11 Texas Instruments Incorporated Contact etch process
US4874240A (en) * 1988-03-01 1989-10-17 Hoechst Celanese Characterization of semiconductor resist material during processing
US5145554A (en) * 1989-02-23 1992-09-08 Seiko Epson Corporation Method of anisotropic dry etching of thin film semiconductors
US5223914A (en) * 1989-04-28 1993-06-29 International Business Machines Corporation Follow-up system for etch process monitoring
JPH047852A (ja) * 1990-04-25 1992-01-13 Fujitsu Ltd 膜厚測定方法
US5091320A (en) * 1990-06-15 1992-02-25 Bell Communications Research, Inc. Ellipsometric control of material growth
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US5362356A (en) * 1990-12-20 1994-11-08 Lsi Logic Corporation Plasma etching process control
US5270222A (en) * 1990-12-31 1993-12-14 Texas Instruments Incorporated Method and apparatus for semiconductor device fabrication diagnosis and prognosis
US5208648A (en) * 1991-03-11 1993-05-04 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5220403A (en) * 1991-03-11 1993-06-15 International Business Machines Corporation Apparatus and a method for high numerical aperture microscopic examination of materials
US5395769A (en) * 1992-06-26 1995-03-07 International Business Machines Corporation Method for controlling silicon etch depth
AU4689293A (en) * 1992-07-15 1994-02-14 On-Line Technologies, Inc. Method and apparatus for monitoring layer processing
US5277747A (en) * 1992-09-15 1994-01-11 Bell Communications Research, Inc. Extraction of spatially varying dielectric function from ellipsometric data
US5354575A (en) * 1993-04-16 1994-10-11 University Of Maryland Ellipsometric approach to anti-reflection coatings of semiconductor laser amplifiers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005528625A (ja) * 2002-06-03 2005-09-22 ティンバー テクノロジーズ,インコーポレイティド 集積回路の光学測定における波長の選択
US7474993B2 (en) 2002-06-03 2009-01-06 Timbre Technologies, Inc. Selection of wavelengths for integrated circuit optical metrology
JP2006524828A (ja) * 2003-01-08 2006-11-02 ケイエルエイ−テンコール テクノロジーズ コーポレーション 多層基板上の薄膜の厚さを測定するための単一波長偏光解析

Also Published As

Publication number Publication date
EP0653621A1 (en) 1995-05-17
KR950015627A (ko) 1995-06-17
US5494697A (en) 1996-02-27
EP0653621B1 (en) 2000-04-12
KR100358265B1 (ko) 2003-02-19
DE69423942D1 (de) 2000-05-18
DE69423942T2 (de) 2001-07-19

Similar Documents

Publication Publication Date Title
JPH07183348A (ja) デバイスの製造方法
US5835221A (en) Process for fabricating a device using polarized light to determine film thickness
US6489624B1 (en) Apparatus and methods for detecting thickness of a patterned layer
US5362356A (en) Plasma etching process control
CA1189767A (en) End-point detection in plasma etching of phosphosilicate glass
US6961131B2 (en) Film thickness measuring method of member to be processed using emission spectroscopy and processing method of the member using the measuring method
US4454001A (en) Interferometric method and apparatus for measuring etch rate and fabricating devices
JPH05118825A (ja) トレンチ形成プロセスの現場及びオンラインの監視方法及び装置
TWI711800B (zh) 電漿處理方法、及電漿處理裝置
EP1546649A1 (en) Method for in-situ monitoring of patterned substrate processing using reflectometry
JPH0851090A (ja) パターニングされた半導体基板上の層を研磨する方法
JP3854810B2 (ja) 発光分光法による被処理材の膜厚測定方法及び装置とそれを用いた被処理材の処理方法及び装置
JP2002526918A (ja) プラズマ・エッチング工程の精度を改善する方法および装置
JPH11162928A (ja) ウェットエッチプロセス終止点の判定方法
US7787685B2 (en) Extracting ordinary and extraordinary optical characteristics for critical dimension measurement of anisotropic materials
US6228277B1 (en) Etch endpoint detection
US20040032592A1 (en) Method for in-situ monitoring of patterned substrate processing using reflectometry
Benson et al. Sensor systems for real‐time feedback control of reactive ion etching
JPH0590216A (ja) 半導体装置の製造方法
Vallon et al. Real-time ultraviolet ellipsometry monitoring of gate patterning in a high-density plasma
JP2006119145A (ja) 半導体ウエハの処理方法及び処理装置
Ianno et al. In situ spectroscopic ellipsometry studies of electron cyclotron resonance (ECR) plasma etching of oxides of silicon and GaAs
Orlikovskii et al. In situDiagnostics of Plasma Processes in Microelectronics: The Current Status and Immediate Prospect, Part III
Reinhardt et al. Use of beam profile reflectometry to determine depth of silicon etch damage and contamination
JPH0567590A (ja) 半導体装置のエツチングにおける終点検出方法