JPS61245269A - チヤネル制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、チャネル制御装置に関し、詳しくは、チャネ
ルと入出力装置との間のデータ転送がバイト単位で行な
われ、チャネルとメモリとの間のデータ転送が複数バイ
ト単位で行なわれると共に、ハイトマルチプレクスモー
ド及びローカルバーストモードのうちいずれの転送モー
ドにおいてもデータ転送を行ない得るチャネル制御装置
に関するものである。

従来の技術 普通、チャネルと工ρ装置間のデータのやシとうけ、１
バイトのバス（Ｉｎ　Ｂｕｓ　、、、、、、、、１　ハ
イ）、Ｏｕｔ　Ｂｕｓ　、、、、、、、、　１バイト）
を通して行なわｎる。

この時に、チャネルがバイトマルチプレクサチャネルな
らば、Ｒ，ＥＱＵＢ８Ｔ　ＩＮから始まる一連のシーケ
ンスでｌバイトのデータを送夛、又は受け取シ、シーケ
ンスを終了する（バイトマルデプレクスモード）。しか
しながら、工ρによっては一回のＲＥＱＵＥＳＴ　ＩＮ
で数バイトのデータを連続して転送するものがある（ロ
ーカルバーストモード）。今後、このようなローカルバ
ーストモードで転送を行なう装置が増えていくものと思
われる。

第２図にローカルバーストモードでのＲＥＡＤ系コマン
ド集行時の転送のようすを示す。

従来のバイトマルチプレクサチャネルは、１バイトの転
送ごとにチャネル共通制御部（マイクロプログラム制御
によって動作し、ブロックマルチプレクサチャネルなど
、バイトマルチプレクサチャネル以外のチャネルと共用
さｎるのが一般的である）に割シ込み、チャネル共通制
御部がバイトカウントの更新を行なったり、リクエスト
アドレスを生成し、メモリアクセスを行なうのが一般的
であった。又、メモリとのインタフェースは複数バイト
であるにもかかわらず、メモリアクセスは１バイト単位
でしか行なわれていなかった。

尭明が解決しようとする問題点 上述した従来のバイトマルチプレクサチャネルは、ロー
カルバーストセードで数バイトのデータ転送を行なうと
、チャネル共通制御部の処理量及びメモリアクセス回数
が増大し、バイトマルチプレクサチャネルはかシでなく
ブロックマルチプレクサチャネルなど、その他のチャネ
ルの転送も高速に行なわｎないという欠点があった。

本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであシ、従って本発明の目的は、データの
転送を高速に実行することができる新規なチャネル制御
装置を提供することにある。

問題点を解決するための手段 上記目的を達成する為に、本発明に係るチャネル制御装
置ｔハ、チャネルと入出力装置との間のデータ転送がバ
イト単位で行なわれ、チャネルとメモリとの間のデータ
転送が複数バイト単位で行なりｎると共に、バイトマル
チプレクスモード及びローカルバーストモードのうちい
ずれの転送モードにおいてもデータ転送を行ない得るチ
ャネル制御装置において、複数バイトの°データを保持
するデータバッファと、データ転送すべきデータのメモ
リアドレス及び第１のバイトカウント値を保持する記憶
手段と、該記憶手段から得られる第１のバイトカウント
値をセットさｎ１前記入出力装置へ１バイトのデータを
送るか又は前記入出力装置から１バイトのデータを受け
取る度に該＠ｌのバイトカウント値を１減少させて第２
のバイトカウント値を生成するバイトカウントレジスタ
と、前記チャネルと前記入出力装置間のデータ転送の終
了が示された時に、前記記憶手段から前記メモリアドレ
ス及び前記第１のバイトカウント値を取シ出し、前記バ
イトカウントレジスタからは前記第２のバイトカウント
値を取９出し、該第１のバイトカウントと該第２のバイ
トカウントの差を該メモリアドレスに加算又は減算した
結果アドレスと該第２のバイトカウント値を、前記記憶
手段に前記メモリアドレス及び前記第１のバイトカウン
ト値として格納するメモリアドレスｅバイトカウント更
新手段とを含んで構成される。

実施例 次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。

第１図は本発明の一実施例を示すブロック構成図である
。図において、参照番号１０Ｉｆｉメモリ１２０は入出
力装置、３０はチャネル（制御）装置をそれぞｎ示す。

チャネル（制御）装置ｔ３０は、データバッファ３１と
、アドレスレジスタ３２と、バイトカウントレジスタ３
３と、記憶回路諷と、チャネル共通制御回路３５とを含
み構成されている。

データバッファ３１ハ転送データのバンファリングを８
バイトまで行なう。アドレスレジスタ３２はデータ転送
中のメモリリクエストアドレスの更新と保持を行なう。

バイトカウントレジスタ３３ケデータ転送中のバイトカ
ウントの更新と保持を行なう。記憶回路３４は現在転送
中又は次回の転送のためのメモリリクエストアドレス、
バイトカウントを保持する。チャネル共通制御回路３５
は特許請求の範囲のメモリアドレス−バイトカウント更
新手段に相当し、複数のチャネルによって共有され（た
だし、ここでは簡単のために１チヤネルのみの図示に留
めている）、マイクロプログラム制御によシ種々の動作
を行なう。又、メモリｌＯとチャネル装置３０とのデー
タバスは４バイト、入出力装置２０とチャネル装置３０
とのデータバスは１バイトである。

今、入出力装置２０によってＲＥＱＵＥＳＴ　ＩＮｔＪ
１＠オン”にさｎて一連のシーケンスが行なわれ、チャ
ネル装置３０に対してデータ転送が指示されると、チャ
ネル共通制御回路３５がＩ１０アドレスを解読し、記憶
回路３４からＩ１０アドレスに対応したメモリリクエス
トアドレス、バイトカウント値を取シ出しそれぞれアド
レスレジスタ３２、バイトカウントレジスタ３３に設定
する。

転送が＠ＷＲＩＴＥ’であるならば、アドレスレジスタ
３２によって示さｎるメモリ１０のアドレスに対してメ
モリリード要求が出さｎ、データバッファ３１に転送す
べきデータが読み込まれる。この時、データバッファ３
１に読み込まれたデータバイト数だけアドレスレジスタ
３２の値が増加させらｎる。データバッファ３１にまだ
空きの部分が４バイト以上（メモリｌＯとのデータバス
幅によって決まる値）ｈｎｔｄ、再びアドレスレジスタ
３２によって示さｎるアドレスに対してメモリリード要
求が出さｎ。

データバッファ３１に転送すべをデータが読み込まｎ、
アドレスレジスタ３２が増加させられる。この動作はデ
ータバッファ３１の空きが４バイト未満になるまで行な
わｎｍ　入出力装置１１２０との転送によってデータバ
ッファ３１の空きが４バイト以上になると再び行なわｎ
る。

一方、データバッファ３１に転送すべきデータがそろう
と、入出力装置２０との間でデータ転送が開始さｎ１人
出力装置２０にデータが送られる。この時、入出力装置
２０に１バイトデータを送る度にバイトカウントレジス
タ３３の値が１減少させられる。

１バイト又は数バイトのデータ転送が行なわれ、入出力
装置２０から０ＰＥＲＡＴＩＯＮＡＬ　ＩＮｃＤ　”　
、＋　７　”　ニよって転送の終了が指示されると、メ
モリリード要求は抑止さｎる。そして、チャネル共通制
御回路３５は、記憶回路３４から転送前のメモリリクエ
ストアドレスとバイトカウント値を、バイトカウントレ
ジスタ３３からは転送後のバイトカウント値をそｎぞれ
読み出す。更に、チャネル共通制御回路３５け転送前の
バイトカウント値と転送後のバイトカウント値の差を転
送前のメモリリクエストアドレスに加算することによっ
て転送後のメモリリクエストアドレスを算出し、この転
送後のメモリリクエストアドレスと、バイトカウントレ
ジスタ３３から読み出した転送後のバイトカウント値を
次回の転送のためのメモリリクエストアドレス、バイト
カウント値として記憶回路３４に格納する１以上の動作
は入出力装置１２０によってＲ，ＥＱＵＥ８Ｔ　ＩＮが
１オン”さｎる度に繰シ返さｎる。

次に転送が＠凡ＥＡＤ’″の場合について説明する。

＠ＲＥＡＤ″の場合にも、入出力装置２ｏによってＨＩ
Ｎ　が１オン”されてからアドレスをアドレスレジスタ
３２に、バイトカウントをバイトカウントレジスタ３３
に設定するまでは１Ｗ几ＩＴＥ″の場合と同様である。

しかしながら、転送が”　ＲＥＡＤ”であるので、すぐ
に入出力装置１２０との間のデータ転送が開ｔ４ｓさｎ
ｓ　データバッファ３１に転送データが１バイトづつ読
み込まれる。この時、入出カ装＠２ｏから１バイトデー
タを受け取る度にバイトカウントレジスタ３３の値が１
減少させられる。−力、データバッファ３１に４バイト
以上（メモ１月０とのデータバス幅によって決まる値）
データが蓄えらｎると、アドレスレジスタ３２によって
示されるメモリ１０のアドレスに対してメモリライト要
求が出され、データバッファ３１内のデータがメモリｌ
ｏに書き込まれる。そしてこの時メモリ１０に書き込ま
ｎたデータバイト数だけアドレスレジスタ３２が増加さ
せられる。この動作はデータバッファ３１のデータバイ
ト量が４バイト未満になるまで行なわｎる。ｌパイト又
は数バイトのデータ転送が行なわれ、入出力装置２０か
ら０ＰＥＲＡＴＩＯＮＡＬ　ＩＮの１オフ”によって転
送の終了が指示さｎると、データバッファ３１内のデー
タバイト量が４バイト未満であってもメモリライト要求
が出され、データバッファ３１内Ｃ１データは全てメモ
リ１０に書き込まれる。その後でチャネル共通制御回路
３５が動き出し、以下は前記したＷＲＩＴＥ″の場合と
同様であ為。

以上、本発明について図面を参照して説明して来たが、
このチャネル装置において、几１３ＱＵＥｓＴＩＮ　か
らの一連のシーケンスによって行なわれるデータ転送で
チャネル共通制御回路３５を必要とするのは転送の最初
と最後だけで、その間、何バイトのデータを転送したか
け無関係である。又、メモリに対するアクセスは、メモ
リｌＯとチャネル装置３０とのデータバスが４バイトな
らば入出力装置２０とチャネル装置３０の転送４バイト
につき１回である。

発明の効果 以上の説明から明らかなように、本発明によって共通制
御部、メモリなどの負荷が軽減され、データ転送を高速
にできるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図、第２
図はローカルバーストモードを説明するためのタイムチ
ャートである。 ｌＯ・・・メモリ、２０・・・入出力装置、３０−・φ
チャネル装置、３１・・・データバッファ、３２・・・
アドレスレジスタ、３３・・・バイトカウントレジスタ
、３４・・・記憶回路、３５・・・チャネル共通制御回
路 特許出願人　　　日本電気株式会社 代　理　人　　　弁理士　熊谷雄太部 第１図 １１２図

Claims (1)

【特許請求の範囲】
1. チャネルと入出力装置との間のデータ転送がバイト単位
   で行なわれ、チャネルとメモリとの間のデータ転送が複
   数バイト単位で行なわれると共に、バイトマルチプレク
   スモード及びローカルバーストモードのうちいずれの転
   送モードにおいてもデータ転送を行ない得るチャネル制
   御装置において、複数バイトのデータを保持するデータ
   バツフアと、データ転送すべきデータのメモリアドレス
   及び第１のバイトカウント値を保持する記憶手段と、前
   記記憶手段から得られる前記第１のバイトカウント値を
   入力し、前記入出力装置へ１バイトのデータを送るか又
   は前記入出力装置から１バイトのデータを受け取る度に
   該第１のバイトカウント値を１減少させて第２のバイト
   カウント値を生成するバイトカウントレジスタと、前記
   チャネルと前記入出力装置間のデータ転送の終了が示さ
   れた時に、前記記憶手段から前記メモリアドレス及び前
   記第１のバイトカウント値を取り出し、前記バイトカウ
   ントレジスタからは前記第２のバイトカウント値を取り
   出し、該第１のバイトカウント値と該第２のバイトカウ
   ント値の差を該メモリアドレスに加算又は減算した結果
   アドレスと該第２のバイトカウント値を前記記憶手段に
   前記メモリアドレス及び前記第１のバイトカウント値と
   して格納するメモリアドレス・バイトカウント更新手段
   とを含んで構成される事を特徴とするチャネル制御装置
   。