JPH021674A - フレーム受信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル通信端末に係り、４ＩＫフレ一ム受信
回路におけるフレーム受信方式に関するものである。

〔従来の技術〕

従来のフレーム受信方式の一例を第２図に示し説明する
。

図において、２１は回線インタフェース用ＬＳＩ。

２２はＤＭＡ　（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃ
ｅｓｓ　）転送制御用ＬＳＩ、２３は受信バッファ用ラ
ンダムアクセスメモリ、２４は８ビツトの汎用ＣＰＵ、
２５は８ビツトデータバスである。そして、受信バッフ
ァ用うンダムアクセスメ、モリ２３は回線インタフェー
ス用ＬＳＩ　２１を介して受信される７レームのフレー
ムサイズに合わせて複数の受信バッファに分割される。

つぎにこの第２図に示すフレーム受信方式の動作につい
て説明す恩。

まず、予め８ビツトの汎用ＣＰＵ　２４は鳳転送制御用
ＬＳＩ　２２の転送チャネル−つに対し、受信バッファ
用ランダムアクセスメモリ２３の先頭の受信バッファの
アドレスを割り当てておく。そして、回線インタフェー
ス用ＬＳＩ　２１が受信を開始すると８ビツトのデータ
が鳳転送制御用ＬＳＩ２２によって先頭の受信バッファ
に順次転送され、１フレ一ム分のデータが先頭の受信バ
ッファに格納される。

つぎに、８ビツトの汎用ＣＰＵ　２４は回線インタフェ
ース用ＬＳＩ　２１から受信終了の信号と、受信したフ
レームがＦｅ２　（Ｆｒａｍｅ　Ｃｈｅｅｋ　５ｅｑｕ
ｅｎｃｅ　）エラーか否かの信号を受信し、ＦＣＳエラ
ーでなければ、次に受信されるフレームのためにＤＭＡ
の転送チャネルに対し受信バッファ用ランダムアクセス
メモリ２３の次の受信バッファのアドレスを割り当て、
ＦＣＳエラーであれば鳳の転送チャネルはそのままにし
ておく。

したがって、ＦＣＳエラーのフレームはＦＣ８エラーで
ないフレームに上書きされ、ＦＣＳエラーでないフレー
ムを順次バッファに受信する方式となっていた。

〔発明が解決しようとする課題〕

上述した従来のフレーム受信方式では、フレームを受信
して、受信バッファに転送後ＦＣＳエラーで々いときは
麓の転送チャネルに対し次の受信バッファのアドレスを
８ビツトの汎用ＣＰＵが設定するため、フレームの受信
間隔がＣＰＵのアドレス設定時間より短い場合には誤動
作するという課題があった。

〔課題を解決するための手段〕

本発明のフレーム受信方式は、回線インタフェース用Ｌ
ＳＩから複数個のフレーム受信バッファへのＤＭＡ転送
に関し、そのＤＭＡ転送チャネルを２つ用意し、フレー
ム受信時そのフレーム受信バッファのうちの１つの受信
バッファへの転送は、上記鳳転送チャネルの片方のチャ
ネルを用いて転送し、その転送中に上記１仏転送チヤネ
ルの他方のチャネルにそのフレーム受信バッファのうち
の次の１つの受信バッファを割り付け、その転送が終了
しそのフレームが不正フレームであれば受信したＤＭＡ
転送チャネルを再起動することによって、その不正フレ
ームが転送された受信、バッファへ再び次のフレームを
、転送し、そのフレームが不正フレームでなければ受信
したＤＭＡ転送チャネルの他方のチャネルを起動するこ
とによってそのフレームが転送された受信バッファの次
の受信バッファへ次のフレームを転送するようにしたも
のである。

〔作用〕

本発明においては、フレームの受信間隔、すなわち、前
フレームのトレイラ受信より、次のフレームのヘッダ受
信までの時間がＣＰＵが鳳転送制御用ＬＳＩに対して、
転送アドレスを割り１付ける時間より短い時間であって
も、昆仏転送チャネルを切り替える時間よシ大きければ
次のフレームを正常に受信バッファに転送する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明によるフレーム受信方式の一実施例を示
すブロック図である。

図において、１は回線インタフェース用ＬＳＩ。

２はＤＭＡ転送制御用ＬＳＩ、３は受信バッファ用ラン
ダムアクセスメモリ、４は汎用８ビツトＣＰＵ　。

５は８ビツトパラレル入出力用ＬＳＩ、６はセット。

リセット付きＤ７リツブフロツプ（ＦＦ）、７は２人力
否定論理和回路、８は１人力２出力セレクタ、９は８ビ
ツトデータバスである。

ここで、回線インク７エース用ＬＳＩ　１と１快転送制
御用Ｌ３Ｉ　２および受信バッファ用ランダムアクセス
メモリ３ならびに汎用８ビツトＣＰＵ　４と８ビツトパ
ラレル入出力用ＬＳＩ５は双方向性の８ビツトデータバ
ス９で接続されている。

なお、１およびｂは１人力２出力セレクタ８からＤＭＡ
転送制御用ＬＳＩ２に対するＤＭＡ０要求信要求上びＤ
ＭＡＩ要求信号を示し、Ｃおよびｄは１仏転送制御用Ｌ
ＳＩ　２から２人力否定論理和回路７に対するＤＭＡ　
Ｏ応答信号およびＤＭＡＩ応答信号、ｅは回線インタフ
ェース用ＬＳＩＩからセット、リセット付きＤフリップ
フロップ６に対する受信要求信号、ｆはパワーオンリセ
ット信号、ｇは８ビツトパラレル入出力用ＬＳＩ　５か
ら１人力２出力セレクタ８に対するチャネル切替え信号
、ｈは回線インタフェース用ＬＳＩＩからＤＭＡ転送制
御用ＬＳＩ２および汎用８ピツ）　ＣＰＵ　４に対する
フレーム完了信号を示す。

そして、回線インタフェース用ＬＳ１１は、通信回線か
らシリアルデータを受信し、８ビツト分受信すると、セ
ット、リセット付きＤリフツブ７０ツブ６のセット入力
に対し受信要求信号ｅを出力し、８ビツトデータバス９
から１バイトの受信データが読み出されるとその受信要
求信号ｅを取りさげる。また、この回線インタフェース
用ＬＳ１１は通信回線から１フレームを受信すると鳳転
送制御用ＬＳＩ　２と汎用８ビツトＣＰＵ　４に対しフ
レーム受信完了信号りを出力する。このフレーム受信完
了信号りは汎用８ピツ）　ＣＰＵ　４が８ビツトデータ
バス９を介し、回線インタフェース用ＬＳ１１カら受信
ステータスを読み出すことによって取りさげられる。

麓転送制御用ＬＳＩ　２は鳳転送チャネルとしてチャネ
ル０とチャネル１を有し、これら２つのチャネルの入力
は常時回線インタフェース用ＬＳ１１に割り付けられ、
その出力はチャネル０．１独立にそのチャネルのｌ転送
前に汎用８ビツトＣＰＵ　４によって任意のフレームバ
ッファに割り付けられる。そして、各チャネルは鳳要求
が入力されると汎用８ビツトＣＰＵ　４に代って、８ビ
ツトデータバス９のパスマスタとなシ、入力の回線イン
タフェース用Ｌｓ１１から８ビツトの受信データを読み
出し、チャネルの出力である受信バッファ用ランダムア
クセスメモリ３の７レームバツフアにこの受信データを
書き込むと同時に小値応答を出力する。そして、麓要求
としてチャネル０にはｔＷＯ要求信号ａが、チャネル１
にはＤＭＡ１要求イ要求イボ各々１人力２出力セレクタ
８から出力される。また、鳳応答としてチャネル０から
はＤＭＡ０応答信号Ｃが、チャネル１からはＤＭＡ１応
答信号ｄがそれぞれ出力され、２人力否定論理和回路７
に入力される。そして、８ビツトパラレル入出力用ＬＳ
Ｉ　５は汎用８ピツ）　ＣＰＵ　４の制御により、チャ
ネル切り替え信号ｇを１人力２出力セレクタ８の制御入
力端子に出力する。この１人力２出力セレクタ８は制御
入力が０であるとセット。

リセット伺°きＤフリップフロップ６のｑ出力をＤＭＡ
０要求線に出力し、制御入力が１であるとセット、リセ
ット付きＤクリップ７０ツブ６のＱ出力をＤ＆（Ａ　１
要求線に出力する。

このように、回線インタフェース用ＬＳ１１から複数個
のフレーム受信バッファへのＤＭＡ転送に関し、その鳳
転送チャネルを２つ用意し、フレーム受１Ｂ時そのフレ
ーム受信バッファのうちの１つの受信バッファへの転送
は、ｍ転送チャネルの片方のチャネルを用いて転送し、
その転送中にＤＭＡ転送チャネルの他方のチャネルにそ
のフレーム受・石バッファのうちの次の１つの受信バッ
ファを割り付け、その転送が終了しそのフレームが不正
フレームであれば受信したＤＭＥ＠送チャネルを再起動
することによって、その不正フレームが転送された受信
バッファへ再び次のフレームを転送し、そのフレームが
不正フレームでなければ受信した１仏転送チャネルの他
方のチャネルを起動することによって該フレームが転送
された受信バッファの次の受信バッファへ次のフレーム
を転送するように構成されている。

つぎにこの第１図に示す実施例の動作を説明する。

まず、）仏転送制御用ＬＳＩ２のチャネル０の出力は受
信バッファ用ランダムアクセスメモリ３の先頭バッファ
の先頭アドレスに、チャネル１の出力は受信バッファ用
うンダムアクセスメモリ３０２番目のバッファの先頭ア
ドレスにそれぞれ汎用８ビツトＣＰＵ　４によって割り
付けられる。そして、チャネル切シ替え信号ｇは汎用８
ピツ）　ＣＰＵ　４によって初めＯが出力されている。

つぎに、回線インタフェース用ＬＳＩ　１が回線から受
信を開始し、８ビツト分のデータが蓄積されると受信要
求信号ｅをセット、リセット付きＤ７９ツブフロップ６
に対して出力し、このセット。

リセット付きＤフリップフロップ６はこれによつてＱ出
力を１にセットする。ここで、チャネル切り替え信号ｇ
は０であるので１人力２出力セレクタ８はＤＭＡ０要求
線にセット、リセット付きＤフリップフロップ６のＱ出
力を出力するチャネル０はこれを受け、パスマスタとな
り回線インタフェース用部！１から８ビツトデータを読
み出し、受信バッファ用ランダムアクセスメモリ３の先
頭バッファの先頭アドレスに８ビツトデータを格納し、
これと同時に１：ＭＡＯ応答信号Ｃを２人力否定論理和
回路１に入力する。そして、回線インタフェース用ＬＳ
１１は受信した８ビツトデータが読み出されたことによ
って受信要求信号ｅを取りさげる。

チャネル０もこの８ビツトデータの転送が完了するとｌ
快０応答信号Ｃを取シさげる。これによって２人力否定
論理和回路７の出力はセット、リセット付きＤフリップ
フロップ６の°Ｑ比出力０にする。そして、回線インタ
フェース用ＬＳＩ　１は再び回線側から受信したデータ
を８ビツト分蓄積し、受信要求信号ｅｆｔ立てるので、
同様にしてチャネル０にはＤＩＭ　Ｏ要求信号ａが入力
される。チャネル０はやはり同様にして回線インタフェ
ース用ＬＳ１１から８とットデータを読み出し、これと
同時にＤＭＡ　Ｏ応答信号Ｃを出力するが、回線インタ
フェース用ＬＳ１１からのデータは受信バッファ用ラン
ダムアクセスメモリ３の先頭バッファの次のアドレスに
格納される。そして、回線インタフェース用ＬＳＩＩか
らの受信要求信号ｅが取シ下げられｍ転送制御用ＬＳＩ
２へのＤＭＡ０要求信号島が取り下げられるまでの動作
は初めの転送と同様である。

このようにして、回線から受信されるデータは８ビツト
毎に受信バッファ用ランダムアクセスメモリ３の先頭バ
ッファの先頭アドレスから順に詰められてゆく。

つぎに、回線インタフェース用ＬＳ１１がフレームの終
了を検出すると、汎用８ビツトＣＰＵ　４に対しフレー
ム受信完了信号りを割り込む。汎用８ピツ）　ＣＰＵ　
４はこの割シ込みによって回線インタフェース用ＬＳ１
１の受信ステータスを読み、ＦＣＳエラーでなければチ
ャネル切シ替え信号ｇを１とし、チャネル０の出力は先
頭バッファから３番目の／＜ソファに割り付けておく。

ここで、もし、受信ステータスが、ＦＣＳエラーであれ
ば汎用８ビツトＣＰＵ　４は何もしない。すなわち、チ
ャネル０の出力は先頭バッファのままである。そして、
次のフレームが回線インタフェース用ＬＳ１１に受信さ
れ始めると、もし、先のフレームがＦＣＳエラーでなけ
れば、先と同様に回線インタフェース用ＬＳ１１の受信
要求信号ｅは今度はチャネル１のＤＭＡ１要求信号すに
入力されチャネル１が転送を行なう。

このチャネル１は受信バッファ用ランダムアクセスメモ
リ３の先頭バッファから２番目のノくソファに割り付け
られているので、回線インタフェース用ＬＳＩ　１から
のデータは２番目のバッファに転送される。ここで、も
し、先のフレームがＦ’ＣＳエラーであれば、先と同様
にチャネル０によって受信バッファ用ランダムアクセス
メモリ３の先頭ノくソファに転送される。そして、先の
フレームのフレーム受信完了によってチャネル０は先頭
ノ（ソファの先頭アドレスに再度自動的に設定され、先
のＦＣＳエラーとなったフレームの先頭から２番目の７
レームを上書きしてゆく。このようにして、受信バッフ
ァ用ランダムアクセスメモｌＪ３にハＦｃｓエラーでな
いフレームが先頭のバッファから順に詰められてゆく。

〔発明の効果〕

以上説明したように本発明は、回線インタフェース用Ｌ
ＳＩから複数個のフレーム受信バッファへの昆仏転送に
関し、１仏転送チャネルを２つ用意しフレーム受信時、
フレーム受信バッファのうちの１つの受信バッファへの
転送はＤＭＡ転送チャネルのうちの片方のチャネルを用
いて転送し、転送中にＤＭＡ転送チャネルの他方のチャ
ネルにフレーム受信バッファのうちの次の１つの受信バ
ッファを割シ付は転送が終了しフレームが不正フレーム
であれば受信し九１仏転送チャネルを再起動することに
よって不正フレームが転送された受信バッファへ再び次
のフレームを転送し、フレームが不正フレームでなけれ
ば受信し７’（ＤＭＡ転送チャネルの他方のチャネルを
起動することによってフレームが受信された受信バッフ
ァの次の受信バッファへ次のフレームを転送することに
より、フレームの受信間隔、すなわち、前フレームのト
レイラ受信より、次のフレームのヘッダ受信までの時間
がＣＰＵがＤＭＡ転送制御用μｓ丁に対して、転送アド
レスを割り付ける時間より短い時間であっても、鳳転送
チャネルを切り替える時間より大きければ、次のフレー
ムを正常に受信バッファに転送できるという効果がある
。

【図面の簡単な説明】

第１図は本発明によるフレーム受信方式の一実施例を示
すブロック図、第２図は従来のフレーム受信方式の一例
を示すブロック図である。 １・命・−回ｐインタフェース用ＬｓＩ、２・・・・Ｄ
ＭＡ転送制御用ＬＳＩ、３・・・・受・１ｇバッファ用
ランダムアクセスメモリ、４・・・Φ汎用８ビットＣＰ
Ｕ、５・・・・８ビットパラレル入出力用ＬＳＩ、６・
・・Φセット、リセット付きＤ７リツプフロツプ、７・
・・＼・２人力否定論理和回路、８φ・・・１人力２出
力′セレクタ。

Claims (1)

【特許請求の範囲】
1. 回線インタフェース用ＬＳＩから複数個のフレーム受信
   バッファへのＤＭＡ転送に関し、そのＤＭＡ転送チャネ
   ルを２つ用意し、フレーム受信時そのフレーム受信バッ
   ファのうちの１つの受信バッファへの転送は、前記ＤＭ
   Ａ転送チャネルの片方のチャネルを用いて転送し、該転
   送中に前記ＤＭＡ転送チャネルの他方のチャネルにその
   フレーム受信バッファのうちの次の１つの受信バッファ
   を割り付け、該転送が終了し該フレームが不正フレーム
   であれば受信したＤＭＡ転送チャネルを再起動すること
   によつて該不正フレームが転送された受信バッファへ再
   び次のフレームを転送し、該フレームが不正フレームで
   なければ受信したＤＭＡ転送チャネルの他方のチャネル
   を起動することによつて該フレームが転送された受信バ
   ッファの次の受信バッファへ次のフレームを伝送するよ
   うにしたことを特徴とするフレーム受信方式。