JPS61208695A - 半導体メモリセル - Google Patents

半導体メモリセル

Info

Publication number
JPS61208695A
JPS61208695A JP60048836A JP4883685A JPS61208695A JP S61208695 A JPS61208695 A JP S61208695A JP 60048836 A JP60048836 A JP 60048836A JP 4883685 A JP4883685 A JP 4883685A JP S61208695 A JPS61208695 A JP S61208695A
Authority
JP
Japan
Prior art keywords
fet
memory cell
electrode
current
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60048836A
Other languages
English (en)
Inventor
Kazuo Terada
寺田 和夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60048836A priority Critical patent/JPS61208695A/ja
Publication of JPS61208695A publication Critical patent/JPS61208695A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分Wf) 本発明は高集積−化に適した半導体メモリセルに関す・
意ものである。
(従来技術−) 高集積半導体メモリ用メモリセルとして1つのトランジ
スタと1つのコンデンサから構成されるメモリセル(以
下、1’r1cセルという。)は、*成要素が少なく、
セル面積の微小化が容易なため広く使わjている。
ITICセルでは、各メモリセルにあるコンデンサの貯
蔵電荷を直接読み出す形式を取るのが普通である。この
場合、センスアンプへの出力[圧は各メモリセルのコン
デンサ容量とディジット線の浮遊容量とで分割される。
一般に、メモリの高集積化は、微細加工によるメモリセ
ルの微小化と1つのアドレス線又はディジット線あたり
のメモリセル数の増大とを伴なって行なわれる。そのた
め、ITICセルを用いたメモリを高集積化すると、メ
モリセルのコンデンサ容量は減り、ディジット線の浮遊
容量は増Rる傾向にある。その結果。
一般にセンスアンプへの出方電圧は小さくなる。
高集積化によってメモリセルが微小化された場合、それ
に伴ってセンスアンプの幅もメモリセルのピッチに合う
ように小さくされなければならない。ところが、従来の
ITICセルではセンスアンプへの出力電圧は小さくな
る傾向があるので。
その分センスアンプの感度を増大する必要があった。そ
のためセンスアンプは複雑化し大型化せざるを得ない傾
向となり、集積化に際してセンスアンプが占める暢はメ
モリセルのピッチ橿小さくすることができなかりた。こ
のように出方電圧とセンスアンプピッチとの板ばさみ的
な状況となる結果、ついにはメモリの高集積化そのもの
にすら多大の影響が生じてきていた。
同様に高集積半導体メモリ用メモリセルとして。
3つのトランジスタから構成されるメモリセル(μ下、
3Tセルという、)も使われている。このメモリセルで
は、各メモリセルにあるトランジスタの浮遊容量に貯め
られた貯蔵電荷をトランジスタ電流を介して読み出す形
式を取る。そのため、読み出し信号はセル中のトランジ
スタにより一段増幅されることになる。この増幅された
読み出し信号はメモリセルの大きさやディジット線の浮
遊容量の形番が少ない丸め、3T七ルには、メモリを高
集積化しても読み′出し信号の低下が少ないという特長
がある。とζろが、3Tセルでは1つのメモリセルあた
り3つのトランジスタが必要な上。
配線数も多いため、どうしてもセル自体を微小化するこ
とが難しく、3Tセルを用いたメそりを高集積化するこ
とは困難であった。
(発明の目的) 本発明の目的は、3Tセルと同様にメモリセル中に貯麗
信号を増幅する機能を持ち、メモリを高集積化しても読
み出し信号が低下することが少なく、且つITIC七ル
同様にメ七すセル自体を微小化することができるように
した。高集積メモリに適した半導体メモリセルを与える
ことである。
(発明の構成) 本発明によれば、第1通電電極、第2通電電極及びゲー
ト電極を有するsg1導電型のl[1FETと、該1[
lFETの第1通電電極に接続された第1通電電極9w
、2通電電極及びIIIFj!;Tのゲート電極に接続
さhたゲート電極を有する1112導電W(2)I/1
2FETと、該第2Fh:Tの第2通電電極に接続され
た第1通電電極、第1の基準電位が供給された@2ii
i&電電極及びIEtFETの第2通電電極に接続され
たゲート電極を有するIE2導電型の享aFETと、一
方の端子を第1FWTの第2通電電極に接続・され、他
方の端子に112の基準電位が供給された容量と、前記
第tFETの第1通電電極に接続されたディジット線と
、前記第lFETのゲート電極に接続されたアドレス線
と、を儂えたことを特徴とする半導体メモリセルが得ら
ねる。
(実施例) 以下1本発明の実施例について図面を参照して説明する
lI1図は本発明の一実施例の構成を示す模式的回路図
である。第1図において11は、寥1通電電極111.
IE2通電電極112.ゲート電極113を有するN型
チャネル第1FETf:、12は。
第1通電電極121.纂2通電電極122.ゲート電極
123を有するPWチャネルIE2FETを。
13は、IE1通電電極131.第2通電電極132゜
ゲート電極133を有するP型チャネルIE 3 FE
Tを、14は容量を、15はディジット線を、16はア
ドレスIwt−,17はOvを供給するs[1の基準電
位を源t”、18は3vを供給する第2の基準電位電源
をそれぞれ示す。本実施例では、第1FWTOしきい値
電圧がIV、第2FETのしきい値電圧が−3,5V、
第3FETのしきい値電圧が−L5Vの場合を考える。
次に本実施例の動作について説明する。
lI2図は本実施例を動作させるときの信号電圧の一例
を示す波形図である。
書き込み動作時には、アドレス線電圧21を3Vにし、
ディジット線電圧を書き込む情報に従い。
例、tば”l”情11”t’a2217)!’&CaV
4C,” O’情報では23のようにOvにする。この
ときN型チャネルIEIFETIIは導通状態のため1
節点19の電圧はディジット線電圧に対応して、′1″
情報を書き込んだ場合は約2vに、′″0″0″情報込
んだ場合は約Ovになる。
読み出し動作時には、ディジット線15をセンスアンプ
につなぎ、これを3vにプリチャージしたのち、アドレ
ス線電圧を一5vにし、第2FET12をオン状態にす
る。メモリセルに1”情報が貯蔵されている場合は節点
19が約2vのため。
第3 FET 13はオフ状態にあり、ディジット線電
圧は3vの11である。ここでは、IE3FETの第1
通電電極131の電圧を3vと考え、1E3FETのゲ
ート通電電極間バイアスは2−3=−1vと考えている
。メモリセルに′″0”情報が貯蔵されている場合は節
点19が約Ovのため、纂3 FET 13はオン状態
にTon、  ディジット線電圧はIIEIの基準電位
であるOvに近づく。この@0”、11”情1間にかけ
るディジット線電圧の差をセンスアンプで感知増幅して
、読み出し動作を行なう。この間、第1FETIIはオ
フ状態にあるため1節点19に貯蔵された電荷は保存さ
れ、読み出し動作は非破壊で行なλる。
読み出しも書き込みも行なわない非選択メモリセルでは
、アドレス線をOvに保つ。このとき。
ディジット線は最低□V、最高3vにしかならないため
、第1FETIIも第2 FET 12も共にオフ状態
のままである。そのためメモリセルはディジット線電圧
に影響を与えず、またメモリに貯蔵された情報はディジ
ット線の影響を受けない。
IEa図(a)及び(b)は本発明の半導体メモリセル
を半導体基板上に実現した場合の一例の構造を示す断面
図及び平面図で、IE1図(alは第1図(b)のA−
A/断面図である。
1!3図にかいて、38はP型シリコン結晶基板。
311.39はN@l領域、35,36,36’ 。
37は導電体膜、321,324,322,334゜3
32はポリシリコン5it−レーザアニールなどの方法
で再結晶化させた再結晶化シリコン膜、313゜323
.333はMOSFETのゲート絶縁体膜。
40はシリサイド膜、41.42は層間の絶縁体膜、4
3.44はコンタクト孔をそれぞれ示す。
再結晶化シリコン膜のうち、321,322゜332は
P型領域を、324,334はN!領領域それぞれ示す
。  。
第3図f)N!II!領域311,39.導11体Jl
[36゜ゲート絶縁体膜313.P型シリーン結晶基板
38は、第1図の*lFET11に相当するN型チャ。
ネルMO8FETを構成する。同じくP型領域321゜
322、導電体膜36.ゲート絶縁体膜323゜再結晶
化ポリシリコン膜324は第1図のIE2FET12に
相当するP型チャネルMO8FETを構成する。P!!
!領域322,332.N11領域39゜ゲート絶縁膜
333.再結晶化ポリシリコン膜334はIII図0g
3FET13に相!するP型チャネルMO8FETを構
成する。Pmシリコン結晶基板38とNW領域39の間
のPN接合は第1図′  の容量14に相当するPN接
合容量を構成する。
導電体膜35FilE1図のディジット線15に相当し
、導電体膜36はxi図のアドレス線16に相当する。
シリサイド膜40はP要領域321!=N型領域311
0間の電気的接続を良くするために設けである。
本実施例では、上記の動作について説明したように、従
来の3Tセル同様に、読み出し信号がセル中のトランジ
スタにより一段増幅されるため。
メモリを高集積化しても読み出し信号電圧の低下が少な
い。第3図(b)で示されるように1メモリセルの大き
さが1つのMOSFETと1つの容量分とITICセル
並みに小さく、配線数もアドレス線、ディジット線と隣
りのメモリセルと共有できる電源線の合計25本とIT
ICセルと同じである。
一般に再結晶化シリコンの結晶性は悪く、そこ゛ に形
成したMOSFETはリーク電流が大きいことが多い。
ところがwL3図の実施例ではリーク電流に敏感な電荷
貯蔵領域としてのN型領域39がP型シリコン結晶基板
38中にあり、再結晶化シリコン中にはない。そのため
貯蔵電荷の保持時間は従来のメモリセルと変らず良好で
ある。
以上説明の便宜上、第1図から第3図の構成。
動作、電圧、構造の実施例を用いたが2本発明はこれに
限るものではない。導電型、しきい値電圧、電源電圧は
他の適当な値でも構わない。再結晶化シリコン膜は他の
適当な半導体膜でも構わない。
読み出し時の電流はディジット線から第1の基準電位電
源の流す例を用いて説明したが、逆の場合も可能である
(発明の効果) 以上、詳細に説明したように1本発明の半導体メモリセ
ルは、メモリセル中に信号増幅機能をもつため、メモリ
を高集積化しても読み出し信号電圧の低下が少なく、且
つその寸法が従来の1.TICセル同様に微少化できる
という効果を有する。
従って本発明によhば高集積に適した半導体メモリセル
が得られる。
【図面の簡単な説明】
第1図は本発明のメモリセルの一実施例の構成を示す模
式的回路図、!!2図はその動作における信号電圧の一
例を示す波形図、IEa図(al及び(blはそれぞれ
本発明の半導体メモリセルを半導体基板上に実現した場
合の一例の構造を示す断面図及びその平面図である。 11・・・・・・第1FET、12・・・・・・第2F
ET、13・・・・・・第3FET%14・・・・・・
容量、15・・・・・・ディジット線、16・・・・・
・アドレス線、17・・・・・・第1の基準電位電源、
18・・・・・・第2の基準電位電源、19・・・・・
・節点、35,36.36’ 、37・旧・・導電体膜
、43.44・・・・・・コンタクト孔、111,12
1゜131・・・・・・第1通電電極、112,122
,132・・・・・・第2通電電極、113,123,
133・・・・・・ゲート電極、311・・・・・・N
型領域、 313.323゜333・・・・・・ゲート
絶縁体膜、321,322,332・・・・・・再結晶
化シリコン膜(P型)、324゜334・・・・・・再
結晶化シリコン膜(N型)。 代理人 弁理士  内  原    晋111.1猶1
面 1jδ汁   裡茫H出し 32/、322,332: *#晶イとシリコ)f更(
nンノ、yzp、 J3p :jt−11i&Jヒ;リ
フ’−Ha(N’Jり3?、3//: NVm績゛

Claims (1)

    【特許請求の範囲】
  1. 第1通電電極、第2通電電極及びゲート電極を有する第
    1導電型の第1FETと、該第1FETの第1通電電極
    に接続された第1通電電極、第2通電電極及び前記第1
    FETのゲート電極に接続されたゲート電極を有する第
    2導電型の第2FETと、該第2FETの第2通電電極
    に接続された第1通電電極、第1の基準電位が供給され
    た第2通電電極及び前記第1FETの第2通電電極に接
    続されたゲート電極を有する第2導電型の第3FETと
    、一方の端子を前記第1FETの第2通電電極に接続さ
    れ他方の端子に第2の基準電位が供給された容量と、前
    記第1FETの第1通電電極に接続されたディジット線
    と、前記第1FETのゲート電極に接続されたアドレス
    線と、を備えたことを特徴とする半導体メモリセル。
JP60048836A 1985-03-12 1985-03-12 半導体メモリセル Pending JPS61208695A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60048836A JPS61208695A (ja) 1985-03-12 1985-03-12 半導体メモリセル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60048836A JPS61208695A (ja) 1985-03-12 1985-03-12 半導体メモリセル

Publications (1)

Publication Number Publication Date
JPS61208695A true JPS61208695A (ja) 1986-09-17

Family

ID=12814328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60048836A Pending JPS61208695A (ja) 1985-03-12 1985-03-12 半導体メモリセル

Country Status (1)

Country Link
JP (1) JPS61208695A (ja)

Similar Documents

Publication Publication Date Title
KR930007282B1 (ko) 반도체 기억장치의 센스앰프 구동장치 및 정전용량소자
EP1164595A1 (en) Semiconductor device
US20060039218A1 (en) Semiconductor device
US8674411B2 (en) Semiconductor device employing circuit blocks having the same characteristics
JPS6260191A (ja) 半導体メモリセル
KR100315139B1 (ko) 반도체 기억장치
US4872042A (en) Semiconductor device
JPS61208695A (ja) 半導体メモリセル
JPH06326272A (ja) 半導体記憶装置
JPH0158594B2 (ja)
KR100600461B1 (ko) 반도체 장치
JP2003257181A (ja) 半導体装置
JPS6370558A (ja) 半導体メモリセル
JPS62128091A (ja) 半導体メモリセル
JPH0414435B2 (ja)
JPS61208253A (ja) 半導体メモリセル
JPS6257245A (ja) 半導体メモリセル
JPS59149048A (ja) 半導体メモリセル
JPS601695A (ja) 半導体メモリセル
JP2508441B2 (ja) メモリ装置
JPS613393A (ja) 半導体集積化記憶装置
JPS62128090A (ja) 半導体メモリセル
JPS6370557A (ja) 半導体メモリセル
JPS62197989A (ja) 半導体記憶装置
JPS5864693A (ja) 半導体メモリセル