JPS60501284A - 不揮発性半導体メモリー装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は不揮発性半導体メモリー装置に関する。

この発明は、又不揮発性半導体メモリー装置の製造方法に関する。

背景技術 金属−窒化物−酸化物半導体（ＭＮＯＳ　）メモリー装置及びそれて対応するシ リコン・ケ゛−）（ＳＮＯ８）装置は窒化物フィルムと半導体基板との間に挾捷 れた薄いメモリー酸化物（Ｃ電荷を記憶することがてきる周知の不揮発性メモリ ー装置である。（以下、ＭＮＯＳは５ＮＯ３を含ｔｒ　モ（ｒ）　トする。）　 ＭＮＯＳ　）ランリスタ及びその製造方法は米国特許明細書第３，７１９，８６ ６号に開示しである。従来の５ＮＯ３装置の製造方法は単結晶シリコン開始材料 を使用するのが典型的であり、半導体チップの隣接する装置を電気的に絶縁する 厚い二酸化シリコン領域を形成した後（典型的に、局部的シリコン酸化処理によ る）、シリコン基板の熱酸化によって薄い（約２５Ｘのオーダーの）メモリー酸 化物フィルムをゲート領域上に成長する。メモリー酸化物を形成する他の方式と しては気相成長又はＣＶＤ　（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔ ｉｏｎ）によるものがある。メモリー酸化物を形成した直後、比較的厚い（約４ ００Ｘのオーダーの）窒化シリコンが、例えば、低圧気相成長（ＬＰＧＶＤ　） によって酸化物フィルム又は被膜の上にデポジットされ、それに続き金属／ポリ シリコン・ゲートがその窒化物層の上に形成される。

以上説明した５ＮＯ８処理方法では、シリコン基板の熱酸化によってメモリー酸 化物が形成されたときに、酸化物は一定不変々化学量的なＳ　＋　０２ではなく 、自由（ｆｒｅｅ）シリコンを含むように々る。メモリー酸化物のフリー又は自 由シリコン（ｆｒｅｅ　５ｉｌｉｃｏｎ　）の存在はメモリー装置のチャージ保 持特性に有害な影響を及ぼす。熱酸化によってシリコン基板にメモリー酸化物を 形成する場合の他の欠点は比較的低い温度でもシリコンの酸化速度が速いため、 酸化物の厚さを制御するのが雛かしいということである。同様に、ＣｖＤを用い てメモリー酸化物を形成する場合、メモリー酸化物の超薄特性（典型的に４−５ 原子厚）は非常に注意深い酸化物デポジションの制御を必要とする。その上、以 上説明したような２つのメモリー酸化物を形成する方式では、ピン・ホール及び その他の欠陥のない均一な酸化物を形成するのが極端に困難である。換言すると 、５ＮＯ８装置のメモリー酸化物を形成する先行技術は酸化物の完全性の欠如及 び／又は酸化物の厚さの一不確実性という欠点を有する。メモリー酸化物の厚さ が装置の保持力及び速度を決定するので、メモリー酸化物の厚さの不確実性は装 置の特性の不確実性を生じさせることになる。々お、その他従来技術による５Ｎ Ｏ８構造の欠点としては、その基板の上に必要々高い実行性能（高い動作速度々 どによる）を持ったメモリー装置の形成を達成するために、単一結晶のみから成 り、比較的良い電気導電性及び高い純度等を持つモノリシック・シリコン材料の 基板の使用が要求されるということである。それら要求のすべては集積回路チッ プに加えられるコストになる。

発明の開示 この発明は、その−面によると、基板と、前記基板の一部の上にある伝導性ケ゛ −トと、前記ケ゛−ト及び前記基板の隣り合う部分にあり、前記ダートの中央部 の上にある比較的薄いメモリ一部と前記ケ゛−トの残る部分の土にある比較的厚 い非メモリ一部とを持つケ゛−ト絶縁層と、前記ダート絶縁層の上にある伝導性 シリコン層とを含むようにした不揮発性メモリー装置を提供するものである。

この発明による不揮発性メモリー装置はモノリシック単結晶シリコン基板の必要 性を回避することができるという利点を有する。

この発明は、更に他の面によると、基板を提供し、前記基板上に伝導性ケ゛−ト を形成し、前記ケ゛−ト及び前記基板の隣り合う部分上に前記ダート中央部の上 には比較的薄いメモリ一部を及び前記ケ゛−トの残る部分の上には比較的厚い非 メモリ一部を持つ誘電体層を形成し、前記誘電体層上にドープされたポリシリコ ン層を形成し、前記ポリシリコン層を再結晶シリコンに変換する各工程を含む不 揮発性学導体メモリー装置の製造方法を提供する。

この発明の一実施例では、レーザ・ビームで再結晶されたシリコン・オン　イン シーレータで製造した不揮発性メモリー・トリグー）　（ｔｒｉｇａｔｅ　）電 界効果トランジスタを構成するようにした。この装置はシリコン／非シリコン基 板上に形成された厚い絶縁層とその上に形成された伝導性ポリシリコン　ゲート 電極とを含む。ダートの上には、比較的薄いメモリ一部とメモリ一部に隣接しメ モリー装置のダート絶縁体として働く比較的厚い非メモリ一部とから成る複合誘 電体層（例えば、窒化物−オキシナイトライド−酸化物又は窒化物−酸化物）が 形成される。ケ゛−ト絶縁体の上には、ダートと整列して形成されたソース及び ドレインと、チャンネルとして作用するソース及びドレイン間の領域とを有する 比較的厚くドープされレーザ・ビームで再結晶されたシリコン層が形成される。

このメモリー・トランジスタは従来の５ＮＯ３）ランリスタに比べて優れた電荷 保持力又は保持期間を有し、高密度の設計能力を提供することができる。その上 、この装置は信頼性が高く、正確な再現性を有し、経済的に実行することができ る。

上記のメモリー・トランジスタの製造方法の１つの例としては次のよう寿ものが ある。低膨張性基板材料（その基板はシリコンであることが要求されない）から 始まシ、二酸化シリコン又は窒化シリコンなどのような厚い絶縁層がその基板材 料上に形成される。次に、高くドープされたポリシリコン・ダートが形成され、 それに続き、ダートの上及びそのダートでカバーされていない絶縁層の上に窒化 物層のデポジションを行う。

そこで、比較的厚いシリコン層が窒化物の上に°形成される。その後、ゲートの 中央部（メモリ一部）の上の厚い酸化物が除去されて、その下の窒化物が露出さ れる。そこで、その構造体は、制御された低速方法によって、露出している窒化 物の上面を薄い酸化物層に変換する酸化工程を受ける。そのようにして形成され た薄い酸化物及び窒化物層はその装置のだめのメモリー誘電体層として作用する 。その後、その構造全体の上に比較的厚いドープド・ポリシリコン層が形成され 、それが再結晶シリコンを形成するためにレーザ・ビーム・アニール工程を受け る。（レーデ・アニールの前に、窒化物のカプセル化非反射性被膜をポリシリコ ン層の上に形成することができる）そこで、再結晶シリコン層はトランジスタの アクティブ領域にノｆターン化され、それに続き注入マスクでチャンネル領域ヲ マスクしてそこにソース及びドレイン領域を形成する。

発明を実施するための最良の形態 テーブルＩはレーザ・ビーム再結晶ＳＯＩ不揮発性シリコン・トリゲートｎ　− ＦＥＴメモリー装置を形成するだめの処理順次工程の概要を表わす。この製造方 法における各種工程を実施するだめの方式の多くは周知の技術であり、当業者に とっては明らかな多くの異なる方法で実施することができるということは注意す るべきである。

図面に表わした厚さ及びその他の寸法は例示を明確にするために選ばれたもので あって、限定する意味に解釈されるべきものでは々い。寸法はその装置が使用さ れるべき動作環境に従って大きくも又は小さくもすることができる。

不揮発性メモリー装置のだめの プロセス・フロー・チャート １　開始材料　例えば高温ガラス ２　絶縁酸化物の形成（第１図）（選択的）３、　ドープド・ポリシリコン−ゲ ートの形成（第１図） ４　メモリー窒化物のデポジション（第２図）５　窒化物上に対する厚いＬＰＧ ＶＤ酸化物の形成（第２図） ６、　メモリ一部の上のＬＰＧＶＤ酸化物の除去（第２図）７　メモリ一部の窒 化物上に対するメモリー酸化物の形成（第３図） ８　ポリシリコン層の形成（第３図） ９　ポリシリコン層に対するｐ形（例えば、がロン）イオンの注入（第３図） １０　ポリシリコン上に対する非反射性窒化物被膜（ａｎｔｊ　−ｒｅｆｌｅｃ ｔｉｖｅ　ｎ１ｔｒｉｄｅ　ｃａｐ　）の形成（第４図） １１　ポリシリコン層の１ノ−ザ・ビーム再結晶（ｌａｓｅｒｂｅａｍ　ｒｅｃ ｒｙｓｔａｌｌｉｚａｔｉｏｎ　）　（第４図）１２　窒化物キャンプ又は被膜 の除去（第５図）１３、再結晶シリコンの装置アクティブ領域へのパターン化（ 第５図） １４、ゲートと整列するように設けられる再結晶シリコン層上に対する注入マス クの形成（第５図）１５ソース及びドレインを形成するだめのマスクされていな い再結晶シリコンに対するｎ形（例えば、燐）イオンの注入（第５図） １６、注入マスクの除去（第６図） １７．低温酸化物の形成（第６図） １８、コンタクト・ホールの形成及び金属化（第６図）開Ｍ料、すなわち基板は 二酸化シリコン及び窒化シリコンのような材料の熱膨張率に比べて低い熱膨張率 を有する材料のウェハである。言替えると、基板材される各層がひび割れするよ うな傾向とならないように、その基板上に形成される各種材料層の膨張に合致す るものを用いるということである。適切々基板材料はシリコン、高温ガラス、酸 化アルミニー−ム及びセラミックスなどでおる。図において、基板１０はウニ・ ・の小さな連続部分の一部のみを表わす。適当に洗浄後、二酸化シリコン又は窒 化シリコンのような厚い絶縁材料層ＩＪが基板１０の上に形成される（工程２） 。

典型的な絶縁層１１の厚さは約１０，０００λ（１ミクロン）である。もし、層 １１が酸化物であれば、それは気相成長（ＣＶＤ　）で形成することができ、基 板１０がシリコンの場合には、シリコンの高温（約１，０００℃）酸化によって 形成することができる。層１１は絶縁酸化物と呼ばれ、それは基板１０及び周囲 の回路からメモリー装置を電気的に分離又は絶縁する。もし、基板１０が高温ガ ラス材料で作られると、その場合基板自体がその装置に必要な電気絶縁を提供す ることができるため、層１１は省略することができる。約３．ｏｏｏｆｉのポリ シリコン層（以下、ポリシリコンＩという）が層１１の表面全体の上にＬＰＧＶ Ｄのような従来のプロセスによって形成される。ポリシリコ７１層を形成する他 の方式としては、酸化物１１の上に（約３．５００λ厚の）厚いポリシリコン層 を形成して後、一定期間中、約１，０００℃の温度で発生しつつあるポリシリコ ンＩを酸化するような方法がある。この酸化工程を通して、ポリシリコンＩの表 面層を消費し、そのポリシリコンＩの上に酸化物層が形成される。その後、ポリ シリコン１の酸化物は従来の方式によってエツチング除去される。そのような方 法によって形成されたポリシリコン１層はその上にあるダート誘電体層（後にそ の上に形成されるべき）の初期破壊（ｐｒｅｍａｔｕｒｅ　ｂｒｅａｋｄｏｗｎ 　）及び漏洩電流をひきおこしうるような表面の荒々しさ及びスパイクなどｄ％ なくなるであろう。そのような方法で形成されたポリシリコンＩの最終厚は約３ ．０００λである。

次に、ポリシリ３７１層は従来のホトリングラフ及ヒエッチング技術によって、 ポリシリコア　デート電極１２になるように輪郭が定められ、・ぐターン化され る。次に、ダート電極１２が、例えば、エネルギ約１００　ｋｅＶ及びドーズ量 １．４　Ｘ　］　Ｏ”イオン／平方センチメートルの燐イオンを注入することに よってドープされる。

次に、第２図を参照して、ポリシリコン・ケ゛−ト１２を形成した後、ゲート１ ２及びダート１２で力・ぐ−されていない絶縁酸化物１１の上に、温度約７５０ ℃及び圧力約４００ミリトル（ｍ１ｌｌｉｔｏｒｒ　）における従来（Ｄ　ＬＰ ＣＶＤにヨッテ窒化７リコン層１３（約４００Ｘ厚）がデポジットされる（工程 ４）。

その後、第２図を参照して、窒化物１３の上に比較的厚い（範囲７００〜８００ ′Ａ厚の）二酸化シリコン層１４が形成される（工程５）。酸化物１４を形成す る模範的な技術はシラン及び酸素の混合反応ガスを使用し、圧力約３００ミリト ル及び温度約４２０℃の低温を使用したＬＰＣＶＤによるものである。

次に、第２図を参照し、窒化物の上にあり、ゲート１２の中央部１５−１５に対 応するＬＰＧＶＤ酸化物層１４の部分が従来のホトリソグラフ及びエツチング技 術を使用して除去され（工程６）、窒化物１３のうち数字１３′で指定した部分 が露出される。

次に、第３図を参照すると、（１０〜４０′Ａ厚の）薄い酸化物１６が露出しだ 窒化物部分１３′の上に形成される（工程７）。薄い酸化物１６及びその下にあ る窒化物部分１３′はケ゛−ト絶縁物１４／１６〜１３／］　３’のメモリ一部 分を構成する。ケ゛−ト］２の上にある厚い酸化物及びその下の窒化物１３はケ ゛−ト絶縁物１４／１６〜１３／］　３’の非メモリ一部を構成する。メモリー 酸化物１６を形成する１つの方式はＣＶＤによるものである。

酸化物１６を形成する他の方式としては露出した窒化物１３′の変換処理による ものがある。それは、例えば、約３０分間、ウェット酸素で温度約１，０００℃ で露出した窒化物部１３′を酸化し、それによって露出した窒化物１３′の上部 を約２０Ｘ厚の酸化物層１６に変換することによって達成することができる。こ れらメモリー酸化物を形成する両技術はシリコン−リッチ（ｒｉｃｈ）な酸化物 及び非化学量的な５１０２の複合層を生成するようなシリコン基板の酸化による 従来の５ＮＯＳプロセスで形成されるメモリー酸化物とは異なり、高度に化学量 的な５１０２を生成することができる。変換処理方式によの厚さの制御が良くで きるため、ＣＶＤ方式より好ましい。その上、酸化物を形成する変換処理方式は メモリー誘電体層として大いに好ましい露出窒化物１３′と酸化物１６との間に 、挾まれたシリコン・オキシナイトライド（図示していない）の超薄遷移層を生 成すると表になる。その他、変換処理方式の利点はこの工程（工程７）中、窒化 物１３の残υ部分（すなわち、非露出部分）の上の厚い（非メモリ−）酸化物１ ４が濃密にされる（　ｄｅｎｓｉｆｙ　）ということである。

第３図に表わすように、メモリー酸化物層１６を形成した直後、ＬＰＧＶＤのよ うな従来技術によって厚い酸化物１４及びメモリー酸化物１６の上に、約４，５ ００〜５、ｏｏｏｉ厚の第２のポリシリコン層１７（以下、ポリシリコン■と呼 ぶ）が形成される（工程８）。ポリシリコンを直ちに形成することはメモリー酸 化物１６の不純物を最少にするために本質的要素である。そこで、４９７９７７ １層１７は、例えば、エネルギ３５　ｋｅＶ及びドーズ量的（１〜２０）×１０ １２イオン／平行センナメートルのぎロン・イオンを使用するイオン注入技術に よって軽くドープされる（工程９）。このト９−ピングは４９７９７７１層１７ に必要な伝導性を与えてその下にあるダート電極１２に通じるチャンネルを形成 する。

その後、第４図に表わすように、ポリシリコンｎ層１７　ハＬＰＣＶＤのような 従来のプロセスによって形成される約４００〜５００ｘ厚の窒化物層１８でカバ ーされる（工程１０）。窒化物１８は次に行われるポリシリコンｎ層１７のレー ザービーム再結晶のプロセス工程（工程］１）を１通して、４９７９７７１層１ ７の上に非反射性被膜を供給するために必要である。

次に、ぼり７９３７１層１７がレーザービームで露′　光され（工程１］）て、 その層を多結晶シリコン材料から単結晶の島を持つ材料に変換する。レーザービ ーム再結晶技術の一例としては、スポット・サイズ４５ミクロン、ステップ・サ イズ（すなわち、Ｙ方向に変位する）２０ミクロン、ビーム電力約４５Ｔ７ノト 及び約２００　ｃｍ／秒の速度でウエノ・を走査する（Ｘ方向に）連続波アルゴ ン・レーザを使用して、温度約５００℃に加′熱したチャックの上にウェハをの せて行うものがある。このレーザービーム再結晶工程によシ、高い強度のレーザ ・ビームがポリシリコン■層１７の加熱を局部的に約１，４００℃を越える温度 となるようにして（すなわち、不均一に）、４９７９７７１層１７を局部的に固 体から溶融状態に変換するであろう。冷却と同時に、これら領域は種々の結晶方 向を持つ結晶格子に再結晶されるであろう。このような方法によって再結晶され たポリシリコンｎ層１７はこの装置に特質な材料であって、以下再結晶シリコン 層１７と呼ぶことにする。ポリシリコン・ダート１２は、Ｉリシリコン■層１７ に接近しているため、そのレーザービーム再結晶工程によシ、それも再結晶され るかもしれない（注意：ゲート１２は層１７から約４００〜４５０Ｘ厚のメモリ ー絶縁物１３’−１６分だけ及び約７００〜８５０Ｘ厚の非メモリー絶縁物１３ −１４分だけ離される）。しかし、ポリシリコン・ゲート１２のレーデ再結晶は 装置の実行性能に有害な影響を及ぼさないであろう。

レーザ・ビームの代シに有利に使用することができ、４９７９７７１層１７（第 ４図）を再結晶装置として特質々シリコンに変形することができる他の技術とし ては、ｅ−ビーム、グラハイド・ストリップ・ヒータ及びクォーツ・ラング技術 がある。

次に、濃縮弗化水素酸を使用して窒化物のキャップ１８が除去される（工程１２ ）。そこで、再結晶シリ４ コン■層１７は従来のホトリソグラフ及びエツチング技術によって第５図に表わ す構造１７′にパターン化される（工程１３）。構造１７′はその上に形成され るであろう電界効果トランジスタのアクティブ領域を構成する。

その後、第５図に表わすように、ゲート１２に通じる再結晶シリコン層１７′の 上に注入マスク１９が形成される（工程１４）。１つの適切な注入マスクは構造 全体の上に形成され、従来技術によって第５図に表わす構造に画成されるホトレ ジスト材料層である。他の適当な注入マスクは二酸化シリコン層である。酸化物 注入マスクを形成するためには、その構造体の上に約９．０００〜ｉｏ、ｏｏｏ λ厚のアンドープド二酸化シリコン層が形成され、従来のホトリソグラフ及びエ ツチング技術によって第５図に表わす構造にノｅターン化される。

ホトリソグラフか又は酸化物注入マスクが使用されるかどうかに拘わらず、注入 マスク１９はゲート１２と完全に整列されることが必要である。換言すると、注 入マスク１９は次に続くソースードレイン注入工程（工程１５）中にチャンネル 領域２０がドープされるのを保護するために形成される。その精密な整列はソー ス及びドレインがダートと整−列することを保証するためにも必要である。

注入マスク１９を形成した後、第５図を参照し、その構造体はｎ形イオン注入工 程を受けて再結晶シリコン層１７′にソース２１及びドレイン２２を形成する（ 工程１５）。

注入工程１５は、典型的に、エネルギ約８０〜１００ｋｅＶ及びドーズ量的Ｉ　 Ｘ　１０”イオン／平方センチメートルの燐イオンを使用して行われる。

第５図及び第６図を参照し、この製造ゾロセスの次の工程は注入マスク１９を除 去して（工程１６）、厚い（典型的に約９，０００〜１０，０ＯＯＸ厚）低温酸 化物（ＬＴＯ）層２３を約４２０℃の温度で形成することである（工程１７）。

ＬＴＯ２３は望素環境下で温度約９００℃で緻密（ｄｅｎｓｉｆｙ　）にされる 。この緻密化工程中、夫々ノース及びドレイン領域２１．２２に導入されるｎ形 イオンの活性化も達成される。その後、ソース２１、ドレイン２２及びゲート１ ２に通じるコンタクト・ホールがＬＴＯ２３に工、チングされる（工程１８）。

次に、それらコンタクト領域は次に形成されるべき金属層とそれらメモリー装置 の各種要素１２゜２１．２２との間の良い抵抗性コンタクトを保証するために強 化される。そのコンタクト強化工程は典型的　・に燐オキシクロライド（ＰＯＣ ｌ、）デポジションと、ＰＯＣｌ３層からの燐イオンが種々のコンタクト領域に 拡散するような熱拡散とを含むであろう。

その後、アルミニュームのような金属層が構造体の上に形成される。次に、金属 がパターン化されて後、それが接触するシリコンの領域に溶融される。そのよう 々２つのコンタク）２４．２５が第６図に表わされ、夫々ソース２１及びドレイ ン２２と電気接触を行う。

パンシベーション層の形成のよう々との処理工程の残りの工程は周知の技術であ り、ここで説明する必要がないと思われる。

以上、レーザービーム再結晶ＳＯＩシリコン・ケゝ−ト電界効果トランジスタの 形成プロセスを説明しだが、次にこのメモリー素子の動作を説明する。第６図を 参照し、動作において、例えば、パルス幅１〜１００ミリ秒の大きな（典型的に 約２０〜２５ボルト）正成極電位が’ｒ＋−１・］　２とその上にある再結晶シ リコン、すなわち、チャンネル領域２０（ソース２１及びドレイン２２は接地電 位に維持される）との間に供給されたときに、再結晶シリコン領域２０からの電 子はケ゛−ト領域のメモリー酸化物１６を通してトンネルし、オキシナイトライ ドの存在下で、酸化物１６−窒化物１３′の界面に、及びたぶん窒化物１３′の バルクにトランプされる。そのようにトランプされた電子は成極電位を除去した 後もそこに留捷り、トランジスタの不揮発性メモリーを構成する。このメモリー を消去するためには、再結晶シリコン領域２０に対して大きな（２０〜２５ボル ト、パルス幅１〜］、　ＯＯミＩＪ秒）負成極電位がケ゛−ト１２に供給されて 、そのときケ゛−ト誘電体層１３′及び１６にトランプされていた電子はパンク ・トンネルによってシリコン領域２０に戻される。ダート誘電体のトリケゝ−ト （ｔｒｉｇａｔｅ　）構造は消去動作のためには本質的要素であるということが わかった。そのような構造にしないと、その装置は一度書かれると、その後は消 去されないであろう。

以上説明したメモリー装置の動作から明らか々ように、このレーザービーム再結 晶ＳＯＩ電界効果トランジスタは従来の５ＮＯ３ＦＥＴの動作モードと全く類似 である。

そのため、この装置は回路の変更を要求せずに、便宜的に従来の５ＮＯ８ＦＥＴ 装置と交換するに最適である。

このプロセスによる不揮発性メモリー装置を使用することによって、優秀々保持 性能を実現することができる。メモリー酸化物１６は窒化物１３′の熱酸化によ って形成されるので（すべて第６図を参照する）、厚さが均一であり、Ｓ】０２ の特質が化学量的と々る。

メモリー酸化物１６が精密に制御された方法で形成することができるので、この ゾロセスは一貫して信頼性のある装置を生産することができる。更に、この装置 の他の利点としては、本質的に、従来の５ＮＯ８装置のモノリシック単結晶シリ コン基板に代えうる再結晶シリコン１７′（第６図）は１つの装置のアクティブ 領域２隣り合うものとの間に物理的な接続が々く、個々の装置のアクティブ領域 にパターン化されるので、このプロセスはチップ上にセルフ又は自動的絶縁装置 を提供することができるということである。この自動的絶縁方式は装置製造工程 の数を少くするばかりでなく、高価なチップ面積又は不動産を節約することがで きる。

以上、この発明の説明はレーザ・ビーム再結晶ＳＯＩ不揮発性シリコン・ケ゛　 ）　ｎ　−ＦＥＴ及びその製造方法に限定されたが、この発明はその相対物であ るｐ−ＦＥＴの製造にも最適である。この発明の範囲内における変更の１例とし ては、シリコン・ケ゛−トの代りに、金属又は耐火性金属シリサイドから成るケ ゛−トを使用するものがある。

他の変更は、ビギイ・パンク構造に形成され、縦にスタックされた共通ケ゛−ト 不揮発性メモリー装置対がある。現発明のこのバージョンでは、捷ず５ＮＯ３構 造が、例えば、ｐ形シリコン基板上に形成される。次に、その上にＳＯＩ構造を 形成するために、工程４乃至１８が行われる。この構造では、５ＮＯ８装置及び ＳＯＩ装置のだめの共通ケ゛−トとして単一シリコン　ケ゛−１・がその作用を する。

図面の簡単な説明 次に、下記の添付図面を参照してその例によりこの発明の一実施例を説明する。

第１図乃至第６図は不揮発性電界効果トランジスタを製造する順次工程の横断面 図である。

ＦＩＧ、　ｌ 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １、基板（１０，１１）と、前記基板（１０、１１）の一部の上にある伝導性グ ー）（１２）と、前記ダート及び前記基板（１０，１１）の隣シ合う部分の上に あシ前記グー）（１２）の中央部分の上にある比較的薄いメモリ一部（１３’、 １６）及び前記ダート（１２）の残る部分の上にある比較的厚い非メモリ一部を 持つダート絶縁体層（１３，１４）と、前記ダート絶縁体層（１３，１４）の上 にある伝導性シリコン層（１７’）とを含む不揮発性半導体メモリー装置。 ２　前記伝導性シリコン層（１７’）は再結晶ポリシリコンで形成される請求の 範囲１項記載の不揮発性半導体メモリー装置。 ３　前記デート（１２）は′す′す°′で形成される請求の範囲１項記載の不揮 発性半導体メモリー装置。 ４、　前記伝導性シリコン層は第２導電形の離して設けられ゛たソース及びドレ イン領域（２１，２２）間に置かれた第１導電形のチャンネル領域（２０）を含 み、前記ダート（１２）は前記チャンネル領域（２０）と整列されて、前記装置 が不揮発性電界効果トランジスタを形成するようにな′した請求の範囲１項記載 の不揮発性半導体メモリー装置。 ５　前記第１及び第２の導電形は夫々ｐ形及びｎ形である請求の範囲４項記載の 不揮発性半導体メモＩＪ−６、前記ダート絶縁体層は均一厚を有する窒化シリコ ン層（１３’）と、前記グー）（１２）の前記中央部分の上にありそこを通して 電荷を転送しうるようにした比較的薄い部分（１６）と、前記ダート（１２）の 残シの部分の上にあシそこを通る電荷の転送を禁止するようにした比較的厚い部 分（１４）とを持つ二酸化シリコン層（１４，１６）とを含む請求の範囲１項記 載の不揮発性半導体メモリー装置。 ７　前記窒化シリコン層（１３’）と前記二酸化シリコン層の比較的薄い部分（ １６）との間に置かれ、そこを通して電荷を転送しうるようになした薄いシリコ ン・オキシナイトライド層を含む請求の範囲６項記載の不揮発性半導体メモリー 装置。 ８　基板（１０、１１’）を設け、前記基板（１ｏ。 １１）上に伝導性ゲート（１２）を形成し、前記ダート上及び前記基板（１０， １１）の隣接部に形成され前記ダートの中央部分の上にある比較的薄いメモリ一 部と前記グー）（１２）の残る部分の上にある比較的厚い非メモリ一部とを持つ 誘電体層（１３，１４）を形成し、前記誘電体層（１３，１４）上にドープド・ ポリシリコン層（１７’）を形成し、前記ポリシリコン層を再結晶シリコンに変 換する各工程を含む不揮発性半導体メモリー装置の製造方法。 ９、　前記再結晶シリコン層（１７’）にソース及びドレイン領域（２１，２２ ）を形成し、前記ソース及びドレイン領域（２１，２２）は前記再結晶シリコン のチャンネル領域（２０）によって分離されるように々した請求の範囲８項記載 の方法。 １０　前記誘電体層を形成する工程は前記ケ゛−ト（１２）及び前記基板（］、 　Ｏ０、１１）の隣接部上に窒化シリコン層（１３）を形成し、前記窒化シリコ ン層（１３）上に比較的厚い二酸化シリコン層（１４）を形成し、前記ケ゛−ト （１２）の中央部に対応する部分の前記比較的厚い二酸化シリコン層（１４）を 除去し、それによって露出した前記窒化シリコン層（１３’）の表面を熱酸化し て前記窒化シリコン層（１３′）の露出した部分上に比較的薄いシリコン・オキ シナイトライドー二酸化シリコンの二重層を形成する各工程を含む請求の範囲９ 項記載の方法。 １１　前記基板は絶縁体層（１１）を含み、前記ケ゛−１−（１２）は前記絶縁 体層（１］、　）　Ｊ−に形成されるようになした請求の範囲８項記載の方法。