JPS6036397B2 - 熱記録装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、高速記録の可能な感熱記録等の熱記録のため
の熱記録装置に関する。

感熱記録方式は、メンテナンスの容易さ、清浄記録など
の利点を有することから、ファクシミリ等における記録
方式として急速に普及しつつある。

この感熱記録方式では、記録素子である発熱抵抗体を一
列に多数並べ、これらに記録信号に応じて選択的に通電
してこれらを発熱させることにより、感熱記録紙に記録
を行なう。しかし、感熱記録方式は発熱抵抗体に通電を
開始してから、感熱記録紙の記録部分を所要濃度に発色
（黒化）させるまでに数ｍＳｅＣの時間を要することか
ら、記録速度が遅く、例えば静電記録方式と比較して数
情の記録時間を要する。

そこで、記録速度を上げるための種々の対策が考えられ
ており、その一つに、発熱抵抗体の各々に個別に駆動回
路を設け、１ラインの記録信号をシフトレジスタから並
別にこれらの駆動回路に供給して、全ての発熱抵抗体に
対し同時に記録信号に応じて通電を行ない、かっこの通
電時間中に次の１ライン分の記録信号をシフトレジスタ
に取り込んでおく、同時通電方式がある。

この方式は、全ての発熱抵抗体への通電に要する時間を
１つの発熱抵抗体の通電時間と等しくできるため、例え
ば発熱抵抗体を複数のグループに分け、マトリクス回路
によりグループ毎に通電を行なう従来からのマトリクス
通電方式と比較して、高速記録に適している。しかし、
この方式によって記録速度を有効に上げるためには、通
電繰返し周期のうち通電休止時間も短かくしなければな
らない。ところが、通電時間が一定の下で単純に通電休
止時間を短かくすると、同じ発熱抵抗体に対応する記録
信号が２ライン以上連続して有意情報（農情報）の場合
、つまり同じ発熱抵抗体に数ライン連続して通電を行な
った場合、その発熱抵抗体は熱が蓄積して過熱状態とな
る。

その結果、一部の記録濃度が異常に上昇したり、発熱抵
抗体が破壊するおそれがある。このような発熱抵抗体の
過熱を防止する方法として、例えば特開昭５２−５斑３
１号に記載されているように、現ラインの記録信号情報
と前ラインの記録信号情報とを比較し、その比較結果に
応じて通電時間を制御する方法がある。

即ち、前ラインで通電されなかった発熱抵抗体に通電す
るときは通電を２回行ない、前ラインで通電された発熱
抵抗体に通電するときは通電を１回だけ行なう方法であ
る。しかしながら、この公知例に記載された装置では現
ラインと前ラインの記録信号情報をそれぞれに対応する
シフトレジスタから並列に講出して並列に比較し、その
比較結果と現ラインの記録信号情報とを合成して通電デ
ータを作成しているため、ファクシミリ用記録装置のよ
うに発熱抵抗体の数が多い場合には回路構成が膨大なも
のとなり、装置の小型化および低価格化に不利であると
いう問題があった。本発明はこのような点に鑑みてなさ
れたもので、高速記録が可能で、また発熱抵抗体の過熱
を防止でき、しかも回路構成が簡単である熱記録装置を
提供することを目的とする。

本発明ではこの目的を達成するため、一列に並設された
複数の発熱抵抗体に通電を行なうための駆動回路に供給
すべき通電データを出力するための第１シフトレジス外
こ対して、外部からの１ライン分の記録信号情報を直列
に入力して記憶せしめ、これを駆動回路に第１回目の通
電データとして供Ｖ給する。

一方、第１のシフトレジスタに記憶された記録信号情報
の１ライン前の１ライン分の情報を記憶する第２のシフ
トレジスタと、第１のシフトレジスタに記憶された情報
を同時に直列に議出し、これらの情報を相対応するビッ
ト毎に順次比較する比較回路を設け、この比較回路の比
較結果を第１のシフトレジスタに直列に入力してその内
容を置換し、この置換された第１のシフトレジスタの内
容を駆動回路に第２回目の通電データとして供給する。
比較回路は例えば第１のシフトレジスタに記憶された記
録信号情報と、第２のシフトレジスタに記憶された記録
信号情報の反転情報との論理積をとり、これが２回目の
通電データとして第２のシフトレジスタに書込まれる。

本発明によれば、発熱抵抗体を過熱させることなく高速
記録が可能であり、また第１のシフトレジスタに記憶さ
れた現ラインの記録信号情報に基く１回目の通電を行な
った後、現ラインの記録信号情報と第２のシフトレジス
タに記憶された前ライン記録信号情報との比較を１つの
比較回路で１ビットずつ直列に行ない、またその比較結
果で第１のシフトレジスタの内容を置換して２回目の通
電を行なうため、通電時間制御のために発熱抵抗体の数
に対応して必要な要素は駆動回路を除いて基本的に２組
のシフトレジスタのみでよく、非常に簡単な構成により
発熱抵抗体の過熱防止のための通電時間制御を実現する
ことが可能である。以下、本発明の実施例を説明する。
第１図に本発明の一実施例に係る感熱記録装置の構成を
示す。図において、１は感熱記録用サーマルヘッドの発
熱抵抗体であり、例えばＡ４サイズ用のサーマルヘッド
の場合、１７２８本が一列にヘッド基板上に並設される
。これらの発熱抵抗体１の各一端は外部電源２の一端に
共通接続され、各池端は発熱抵抗体１と同数の駆動回路
３をそれぞれ介して電源２の他端に接続されている。駆
動回路３はスイッチング素子を主体として構成され、後
述するラッチ回路を介して並列に供給される記録信号と
、出力制御信号４を介して入力される出力許可信号Ｄ，
との一致出力によって各スイッチング素子がオン動作し
、各々の発熱抵抗体１に個別に通電を行なう。

５は記録信号入力様子であり、ここには例えば１ライン
当り１７２８ビットの白黒２値のフアクシミＩＪ画像信
号等の一連の記録信号が直列に入力される。

この記録信号は、タイミング制御端子６から入力される
タイミング信号Ｓ，によって制御されるＡＮＤゲート７
およびＯＲゲート８を順次介して、第１の記憶回路であ
るシフトレジスタ９に入力される。このシフトレジスタ
９は１７２８ビットの容量を有し、クロック入力様子１
０から入力されるクロック信号Ｃｐにより、入力された
記録信号を順次右方に転送して、１ライン分記憶する。
シフトレジスタ９の内容は並列に出力され、１７２乳固
のラッチ回路１１にラッチ制御端子１２へのラッチトリ
ガ信号ＴＬのタイミングで移される。一方、シフトレジ
スタ９の内容は右端の終端からも直列に読出され、タイ
ミング制御端子１３から入力されるタイミング信号Ｓ２
によって制御されるＡＮＤゲート１４を介して、第２の
記憶回路であるもう１つのシフトレジスター５に入力さ
れる。

このシフトレジスタ１５はシフトレジスタ９と同じ１７
２８のビット量を有し、タイミング信号Ｓ２によって制
御されるＡＮＤゲート２１を介して入力されるクロック
信号により、入力された記録信号を順次右方に転送して
記憶する。シフトレジスター５の内容は右端の終段から
直列に読出されて、比較回路１６でシフトレジスタ９か
ら直列に読出された記録信号と比較される。

この比較回路１６は、シフトレジスタ１５の直列出力を
反転するィンバータ１７およびこのィソバータ１７の出
力とシフトレジスタ９の直列出力との一致信号を得るＡ
ＮＤゲート１８で構成される。そして、この比較回路１
６の出力は、タイミング信号Ｓ，のィンバータ１９によ
る反転信号で制御されるＡＮＤゲート２０およびＯＲゲ
ート８を順次介して、シフトレジスタ９に置換データと
して入力される。次に、この実施例の動作を第２図のタ
イムチャートを参照して説明する。

まず、初期状態としてシフトレジスタ９，１５の内容は
いずれもオール“０”とする。

この状態で記録信号入力端子５に１ライン分の記録信号
が直列に入力されてきたとする。このとき、タイミング
制御端子６には第２図ａに示すように、端子５に１ライ
ン分の記録信号が入力されている間、“１”レベルのタ
イミング信号Ｓ，が継続して入力されているため、記録
信号はゲート７，８を通過し、クロツク信号Ｃｐにより
シフトレジスタ９に読込まれる。シフトレジスタ９に１
ライン分の記録信号が全て諸込まれると、次にラッチ回
路１１に端子１２を介して第２図ｂに示すようにラッチ
トリガ信号ｒＬが供給されることによって、シフトレジ
スタ９の内容がそのまま並列にラッチ回路１１にラッチ
される。

そして、次にラッチトリガ信号ＴＬの直後、第２図ｃに
示すように駆動回路３に端子４を介してＴ，なるパルス
幅の出力許可信号Ｄ，が供給される。これによって、駆
動回路３はラッチ回路１ １から記録信号として“１”
、つまり黒情報が与えられているもののみスイッチング
素子がＴ，の時間だけオン動作し、発熱抵抗体１に通電
を行なう。一方、シフトレジスタ９はその内容がラッチ
回路１１にラッチミれた後も、クロックパルスＣｐによ
って転送動作を行ない、その内容が日頃次終段から直列
に謙出される。

この読出される間、タイミング制御端子１３には第２図
ｄに示すように、“１”レベルのタイミング信号Ｓ２が
入力されているため、シフトレジスタ９の終段から直列
に謙出される記録信号は、ゲート１４を通過してシフト
レジスター５に入力される。シフトレジスター５はタイ
ミング信号Ｓ２が入力されている間、ゲート２１を介し
て供給されるクロック信号Ｃｐにより転送動作を行なう
のでシフトレジスタ９からゲート１４を介して入力され
る記録信号を順次謙込んで記憶すると同時に、終段から
初期状態におけるオール“０”のデータが順次直列に謙
出されることになる。このようにして、シフトレジスタ
９，１５の終段からタイミング信号Ｓ２の間に直列に同
時に謙出される内容は、比較回路１６で相対応するビッ
トの情報どうし比較される。

この場合、シフトレジスタ１５の直列出力はオール“０
”であり、これがィンバータ１７によって全て“１”と
された後、シフトレジスタ９の直列出力とともにＡＮＤ
ゲート１８に加わるため、比較回路１６の出力はシフト
レジスタ９の直列出力と全く同じとなる。比較回路１６
の出力は、ゲート２０，８を介してシフトレジスタ９に
直列に読込まれる。これによって、シフトレジスタ９に
は記録信号入力端子５に最初に入力された１ライン分の
記録信号と全く同じ信号が再び記憶し直されたことにな
る。このシフトレジスタ９への読込みが終了すると、先
と同様に第２図ｂ，ｃに示すようにラツチトリガ信号Ｔ
しによってシフトレジスタ９の内容がラッチされ「さら
に駆動回路３に出力許可信号Ｄ，が供給されることによ
って、発熱抵抗体１に通電が行なわれるが、このときの
出力許可信号ＤＩのパルス幅はＬ（Ｔ２＜Ｔ，）である
。従って、記録信号入力端子５に最初の１ライン分の記
録信号が入力された場合は、結局、発熱抵抗体１への通
電時間は（Ｔ，十Ｔ２）となる。さて、次に記録信号入
力端子５に次の１ライン分の記録信号が入力されると、
上記とほぼ同様な動作が行なわれるが、このときシフト
レジスタ１５の内容はオール“０”でなく、最初の、前
１ライン分の記録信号と同じ内容となっている。

従って、タイミング信号Ｓ２の期間中に比較回路１６に
現われる信号を考えると、シフトレジスタ９にタイミン
グ信号Ｓ，の期間中に書込まれた現１ライン分の言己銭
信号において“１”（黒情報）で、しかもシフトレジス
ター５に記憶されている記録信号において“０”（白情
報）であるビットの情報がシフトレジスタ９，１５から
読出された場合にのみ“１”となり、それ以外の場合は
全て“０”となる。すなわち、現１ライン分の記録信号
および前１ライン分の記録信号の第ｎビット目の情報を
それぞれＸｎ，Ｙｎとすれば、比較回路１６の出力の第
ｎビット目の情報Ｚｎは、Ｚｎ＝Ｘｎ●Ｙｎより、×ｎ
＝“１”，Ｙｎ＝“１”のときＺｎ＝“０”となり、×
ｎ＝“１”，Ｙｎ＝“０”のときＺｎ＝“１”となる。
勿論、Ｘｎ＝“０”のときはＹｎに関係なくＺｎ＝“０
”となる。従って、タイミング信号Ｓ２の終了時点にお
いては、シフトレジスタ９の内容は現１ライン分の記録
信号の情報から、比較回路１６の出力よりＮ頂次得られ
た情報に置換される。

そこで、発熱抵抗体１に対し、まずシフトレジスタ９に
最初に謙込まれた現１ライン分の記録信号そのものに対
応した通電をＴ，の時間だけ行ない、次にシフトレジス
タ９の置換された内容に対応した通電をＴ２の時間だけ
行なえば、前１ライン分の記録信号におし、て“０”ビ
ットに対応する発熱抵抗体には、合計（Ｔ，十Ｔ２）の
時間だけ通電が行なわれ、前１ライン分の記録信号にお
いて“１”のビットに対応する発熱抵抗体には、Ｔ，の
時間だけ通電が行なわれることになる。第３図はこの様
子を示したもので、ａは連続した数ライン分の記録信号
における同一ビットの情報の変化の一例を示し、ｂはそ
のビットに対応する発熱抵抗体への通電時間を示してい
る。

このように、本発明によれば記録信号の同じビットに連
続して“１”が現われ、同じ発熱抵抗体が２ライン以上
連続して通電される場合、その発熱抵抗体への１回の通
電時間は、２回目以降においては通常の（Ｔ，十Ｔ２）
の時間より短かし、Ｔ，の時間となるので、Ｔ，の値を
適当に定めることにより、発熱抵抗体の熱の蓄積による
過熱を防止することができる。

また、通電時間を常に一定とする方式と比較して、より
短かし、通電休止時間のもとで発熱抵抗体の過熱を防止
できるため、実施例の如く同時通電方式として通電休止
時間を短かくとることにより、記録速度を上げることが
可能である。

さらに、本発明によれば現１ライン分の記録信号と前１
ライン分の記録信号とを相対応するビット毎に比較し、
その比較結果により発熱抵抗体への通電時間を制御する
ため、同じ発熱抵抗体に対して連続せずに通電を行なう
場合の通電時間Ｔ＾（＝Ｔ，十Ｔ２）と、連続して通電
する場合の通電時間ＴＢ（＝Ｔ，）とを各々独立に選ぶ
ことができる。

このため、Ｔ８として発熱抵抗体の過熱を防止でき、し
かも濃度ムラを生じないような最適の時間を選ぶことが
可能である。本発明者らの実験によれば、ＴＡ＝２．瓜
ｈ岬に対し、ＴＢ＝１．２ｈＳｅＣ、つまりＴＢをＴＡ
の６０％程度にすると、過熱防止と記録濃度の均一化の
点で最もよい結果が得られることが確認された。また、
前記実施例の構成によればシフトレジスタ９，１５にそ
れぞれ記憶された現１ライン分の記録信号情報の比較を
、これらのシフトレジスタ９，１５に新たな情報を直列
に謙込むための転送動作の過程で直列に議出して行なう
ため、比較回路１６の構成が簡単となる。

すなわち、この比較を並列に行なうと、例えば１７２８
ビット分の比較回路が必要となるが、直列に比較すれば
比較回路は１ビット分でよい。

【図面の簡単な説明】

第１図は本発明の一実施例に係る感熱記録装置の構成図
、第２図および第３図はその動作を説明するためのタイ
ムチャートである。 １・・・発熱抵抗体、３・・・駆動回路、９・・・シフ
トレジスタ（第１の記憶回路）、１１・・・ラッチ回路
、１５…シフトレジスタ（第２の記憶回路）。 第１図第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １ 一列に並設された複数の発熱抵抗体と、これらの発
   熱抵抗体に通電データに応じて選択的に通電を行なう駆
   動回路と、これらの駆動回路に供給すべき通電データを
   出力するための第１のシフトレジスタと、この第１のシ
   フトレジスタに外部からの１ライン分の記録信号情報を
   直列に入力して記憶せしめる手段と、この手段により前
   記第１のシフトレジスタに記憶された記録信号情報を前
   記駆動回路に第１回目の通電データとして供給する手段
   と、前記第１のシフトレジスタに記憶された記録信号情
   報の１ライン前の１ライン分の情報を記憶する第２のシ
   フトレジスタと、これら第１および第２のシフトレジス
   タに記憶された情報を同時に直列に読出す手段と、この
   手段により第１および第２のシフトレジスタから直列に
   読出された情報を相対応するビツト毎に順次比較する比
   較回路と、この比較回路の比較結果を前記第１のシフト
   レジスタに直列に入力してその内容を置換する手段と、
   この手段により置換された前記第１のシフトレジスタの
   内容を前記駆動回路に第２回目の通電データとして供給
   する手段とを具備することを特徴とする熱記録装置。 ２ 比較回路は第１のシフトレジスタに記憶された記録
   信号情報と、第２のシフトレジスタに記憶された記録信
   号情報の反転情報との論理積をとるものであることを特
   徴とする特許請求の範囲第１項記載の熱記録装置。