JP2930088B2 - 感熱記録装置の階調記録方法 - Google Patents
感熱記録装置の階調記録方法Info
- Publication number
- JP2930088B2 JP2930088B2 JP13297993A JP13297993A JP2930088B2 JP 2930088 B2 JP2930088 B2 JP 2930088B2 JP 13297993 A JP13297993 A JP 13297993A JP 13297993 A JP13297993 A JP 13297993A JP 2930088 B2 JP2930088 B2 JP 2930088B2
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- recording
- pulse
- heating
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【0001】
【産業上の利用分野】本発明は、ファクシミリ等の感熱
記録装置における感熱ヘッドの階調記録方法に関する。
記録装置における感熱ヘッドの階調記録方法に関する。
【0002】
【従来の技術】一般に、感熱紙等に階調の記録を行う方
法として、ライン状に複数の発熱抵抗体を配置し、これ
らに階調を表すデジタルデータの各ビットの重みに応じ
た幅を印加することにより、転写紙を介して記録紙に、
或いは感熱紙に直接階調記録を行う方法が知られてい
る。図12は従来の階調記録の一例を説明するための図
で、各階調に対応した駆動パルスと、これらの駆動パル
スが印加された時の各発熱抵抗体の温度特性と、各階調
の有効記録期間の関係とを示した図である。この例で
は、3ビットのデータ転送の例を示したものである。
法として、ライン状に複数の発熱抵抗体を配置し、これ
らに階調を表すデジタルデータの各ビットの重みに応じ
た幅を印加することにより、転写紙を介して記録紙に、
或いは感熱紙に直接階調記録を行う方法が知られてい
る。図12は従来の階調記録の一例を説明するための図
で、各階調に対応した駆動パルスと、これらの駆動パル
スが印加された時の各発熱抵抗体の温度特性と、各階調
の有効記録期間の関係とを示した図である。この例で
は、3ビットのデータ転送の例を示したものである。
【0003】20ビットにP0、21ビットにP1、2
2ビットにP2なる駆動パルスを対応させたもので、図
12(B)〜(I)に階調“0”〜“7”に対応した駆
動パルスを示し、図12(J)に前記階調“0”〜
“7”に対応した駆動パルスの駆動時間に対した温度特
性を示し、符号1〜7が夫々の階調に対応した特性曲線
である。そして、図12(K)〜(Q)に夫々の階調
“0”〜“7”に対応した記録有効期間t1〜t7をタ
イミングチャートとして示してある。
2ビットにP2なる駆動パルスを対応させたもので、図
12(B)〜(I)に階調“0”〜“7”に対応した駆
動パルスを示し、図12(J)に前記階調“0”〜
“7”に対応した駆動パルスの駆動時間に対した温度特
性を示し、符号1〜7が夫々の階調に対応した特性曲線
である。そして、図12(K)〜(Q)に夫々の階調
“0”〜“7”に対応した記録有効期間t1〜t7をタ
イミングチャートとして示してある。
【0004】この図12において示すように、図示しな
い各発熱抵抗体には図12(B)〜(I)に示すような
駆動パルスが印加され、これらパルスが印加された各発
熱抵抗体は図12(J)で示すような温度特性を示し、
転写紙の転写開始温度(或いは、感熱紙の発色温度)を
TTとすれば、このTTより高い温度に加熱されること
により階調記録が行われるものである。
い各発熱抵抗体には図12(B)〜(I)に示すような
駆動パルスが印加され、これらパルスが印加された各発
熱抵抗体は図12(J)で示すような温度特性を示し、
転写紙の転写開始温度(或いは、感熱紙の発色温度)を
TTとすれば、このTTより高い温度に加熱されること
により階調記録が行われるものである。
【0005】
【発明が解決しようとする課題】ところで、記録の高速
化と装置の低価格化とを考慮した場合、記録紙とヘッド
とを相対的に移動させながら記録する方法がより効率的
で、しかも、わざわざライン毎に記録紙を止めたりする
制御機構等も不要で、装置が簡略にでき、低価格に適し
ていると考えられる。
化と装置の低価格化とを考慮した場合、記録紙とヘッド
とを相対的に移動させながら記録する方法がより効率的
で、しかも、わざわざライン毎に記録紙を止めたりする
制御機構等も不要で、装置が簡略にでき、低価格に適し
ていると考えられる。
【0006】しかしながら、このような方式に、従来例
で述べた記録方法をそのまま採用すると、図12(J)
及び図12(K)〜(Q)で示したように各階調の記録
有効期間t1〜t7の中心が異なり、同一ライン上に記
録されるべきドットの位置が階調毎にずれてしまい、画
質劣化を招いてしまう、という問題点が生ずる。
で述べた記録方法をそのまま採用すると、図12(J)
及び図12(K)〜(Q)で示したように各階調の記録
有効期間t1〜t7の中心が異なり、同一ライン上に記
録されるべきドットの位置が階調毎にずれてしまい、画
質劣化を招いてしまう、という問題点が生ずる。
【0007】そこで、本発明は、このような問題点を解
決するために、記録紙とヘッドとを相対的に移動させて
も画質劣化が少なく、効率的、かつ、低価格な装置を提
供することにある。
決するために、記録紙とヘッドとを相対的に移動させて
も画質劣化が少なく、効率的、かつ、低価格な装置を提
供することにある。
【0008】
【課題を解決するための手段】本発明は、前記問題点を
解決するために、以下の1)及び2)に記載の方法を提
供しようというものである。すわち、
解決するために、以下の1)及び2)に記載の方法を提
供しようというものである。すわち、
【0009】1)一列に配設された複数個の発熱抵抗体
から構成される感熱ヘッドに、記録濃度の階調に応じた
通電パルスを印加することで、前記複数個の発熱抵抗体
を加熱し、これら加熱された発熱抵抗体と対向して相対
的に移動しつつある感熱紙に発色記録を行う感熱記録装
置の階調記録方法において、 前記記録濃度の階調を示す
データに応じて前記発熱抵抗体に発色に至らない予熱パ
ルスを印加し、この後に、前記予熱パルスが印加された
発熱抵抗体に発色に至る記録パルスを一様に印加するよ
うにした階調記録方法であって、 前記予熱パルスは、複
数パルスから成り、これら複数パルスは階調を示すディ
ジダルデータの各ビットに対応したエネルギーを印加す
るパルスであることを特徴とする感熱記録装置の階調記
録方法。
から構成される感熱ヘッドに、記録濃度の階調に応じた
通電パルスを印加することで、前記複数個の発熱抵抗体
を加熱し、これら加熱された発熱抵抗体と対向して相対
的に移動しつつある感熱紙に発色記録を行う感熱記録装
置の階調記録方法において、 前記記録濃度の階調を示す
データに応じて前記発熱抵抗体に発色に至らない予熱パ
ルスを印加し、この後に、前記予熱パルスが印加された
発熱抵抗体に発色に至る記録パルスを一様に印加するよ
うにした階調記録方法であって、 前記予熱パルスは、複
数パルスから成り、これら複数パルスは階調を示すディ
ジダルデータの各ビットに対応したエネルギーを印加す
るパルスであることを特徴とする感熱記録装置の階調記
録方法。
【0010】2)一列に配設された複数個の発熱抵抗体
から構成される感熱ヘッドに、記録濃度の階調に応じた
通電パルスを印加することで、前記複数個の発熱抵抗体
を加熱し、これら加熱された発熱抵抗体と対向して相対
的に移動しつつある感熱紙に発色記録を行う感熱記録装
置の階調記録方法において、 前記記録濃度の階調を示す
データに応じて前記発熱抵抗体に発色に至らない予熱パ
ルスを印加し、この後に、前記予熱パルスが印加された
発熱抵抗体に発色に至る記録パルスを一様に印加するよ
うにした階調記録方法であって、前記複数個の発熱抵抗
体を複数のブロックに分割し、これらのブロック毎に時
間を異ならして予熱パルス及び記録パルスを印加すると
共に、ブロック毎の印字ドット形成期間が互いに重複す
るように記録することを特徴とする感熱記録装置の階調
記録方法。
から構成される感熱ヘッドに、記録濃度の階調に応じた
通電パルスを印加することで、前記複数個の発熱抵抗体
を加熱し、これら加熱された発熱抵抗体と対向して相対
的に移動しつつある感熱紙に発色記録を行う感熱記録装
置の階調記録方法において、 前記記録濃度の階調を示す
データに応じて前記発熱抵抗体に発色に至らない予熱パ
ルスを印加し、この後に、前記予熱パルスが印加された
発熱抵抗体に発色に至る記録パルスを一様に印加するよ
うにした階調記録方法であって、前記複数個の発熱抵抗
体を複数のブロックに分割し、これらのブロック毎に時
間を異ならして予熱パルス及び記録パルスを印加すると
共に、ブロック毎の印字ドット形成期間が互いに重複す
るように記録することを特徴とする感熱記録装置の階調
記録方法。
【0011】
【実施例】以下、図面を参照して、本発明の実施例につ
き説明する。図1は、本発明の方法が適用されるサーマ
ヘッドの制御系の概略ブロック図で、同図において、1
0は濃度階調(以下、単に階調と記す)データが入来す
るための端子、11は階調データを1ライン分(或いは
1画面分)記憶しておくためのメモリ(RAM)、12
はメモリ11から読み出された階調データの所定のビッ
トをビットセレクト信号BSにより選択し、後述するサ
ーマルヘッドの発熱抵抗体にヘッドデータSDとして供
給するためのデータセレクタである。
き説明する。図1は、本発明の方法が適用されるサーマ
ヘッドの制御系の概略ブロック図で、同図において、1
0は濃度階調(以下、単に階調と記す)データが入来す
るための端子、11は階調データを1ライン分(或いは
1画面分)記憶しておくためのメモリ(RAM)、12
はメモリ11から読み出された階調データの所定のビッ
トをビットセレクト信号BSにより選択し、後述するサ
ーマルヘッドの発熱抵抗体にヘッドデータSDとして供
給するためのデータセレクタである。
【0012】13はカウンタ群であり、このカウンタ群
13はメモリ11への階調データを読み出すためのメモ
リアドレスAAの供給、ROM14へのメモリ11から
のデータ転送回数を示すROMアドレスABの供給、ラ
ッチ15へのラッチクロックの供給、及びコンパレータ
16へのイネーブルパルスの時間軸を示すイネーブルア
ドレスACの供給を夫々行うものである。コンパレータ
16は、パルス幅データPDとイネーブルアドレスAC
とを比較して、サーマルヘッドにイネーブルパルスEN
1,EN2を夫々出力するためのコンパレータである。
以上により、サーマヘッドの制御系が概略構成されてい
る。
13はメモリ11への階調データを読み出すためのメモ
リアドレスAAの供給、ROM14へのメモリ11から
のデータ転送回数を示すROMアドレスABの供給、ラ
ッチ15へのラッチクロックの供給、及びコンパレータ
16へのイネーブルパルスの時間軸を示すイネーブルア
ドレスACの供給を夫々行うものである。コンパレータ
16は、パルス幅データPDとイネーブルアドレスAC
とを比較して、サーマルヘッドにイネーブルパルスEN
1,EN2を夫々出力するためのコンパレータである。
以上により、サーマヘッドの制御系が概略構成されてい
る。
【0013】次に、図2は、前述の制御系の回路によっ
て制御されるサーマルヘッドの概略ブロック図で、この
サーマルヘッドは、一列に配列された発熱抵抗体群21
と、この発熱抵抗体群21を駆動するためのトランジス
タ群22と、駆動すべき所定の発熱低抗体を示すヘッド
データSDをパラレルデータに変換するためのシフトレ
ジスタ23と、このシフトレジスタ23から出力される
パラレルデータを保持するためのラッチ24と、このラ
ッチ24から出力されたパラレルデータに応じてイネー
ブルパルスEN1,EN2の時間だけ駆動すべき発熱低
抗体に電流を流すためのゲート群25とから成り、前記
発熱抵抗体群21は二つのブロックB1,B2に分割さ
れた構成となっている。
て制御されるサーマルヘッドの概略ブロック図で、この
サーマルヘッドは、一列に配列された発熱抵抗体群21
と、この発熱抵抗体群21を駆動するためのトランジス
タ群22と、駆動すべき所定の発熱低抗体を示すヘッド
データSDをパラレルデータに変換するためのシフトレ
ジスタ23と、このシフトレジスタ23から出力される
パラレルデータを保持するためのラッチ24と、このラ
ッチ24から出力されたパラレルデータに応じてイネー
ブルパルスEN1,EN2の時間だけ駆動すべき発熱低
抗体に電流を流すためのゲート群25とから成り、前記
発熱抵抗体群21は二つのブロックB1,B2に分割さ
れた構成となっている。
【0014】また、図3は図1中のデータセレクタ12
の詳細図であり、このセレクタは、例えば、1つの周知
のICにより構成されており、セレクタ部12aの各端
子A0〜A2にはそれぞれ3ビットの階調データが入力
され、端子A4には各ビットの論理和をとる論理和回路
12bの出力がそれぞれ入力される。また、端子A6に
はハイレベル信号が、端子A7にはローレベル信号がそ
れぞれ入力されると共に、端子SELにはROM14か
らのビットセレクト信号BSが入力される構成となって
いる。
の詳細図であり、このセレクタは、例えば、1つの周知
のICにより構成されており、セレクタ部12aの各端
子A0〜A2にはそれぞれ3ビットの階調データが入力
され、端子A4には各ビットの論理和をとる論理和回路
12bの出力がそれぞれ入力される。また、端子A6に
はハイレベル信号が、端子A7にはローレベル信号がそ
れぞれ入力されると共に、端子SELにはROM14か
らのビットセレクト信号BSが入力される構成となって
いる。
【0015】次に、前述のような構成より成る各回路
に、本発明方法を適用した具体例につき、更に図4及び
図5を併せ参照して説明する。図4は図1における各回
路に供給される信号のタイミングチャートであり、図5
は各階調に対応した駆動パルスと、これらの駆動パルス
が印加された時の各発熱抵抗体の温度特性と、各階調の
有効記録期間の関係とを示した図である。
に、本発明方法を適用した具体例につき、更に図4及び
図5を併せ参照して説明する。図4は図1における各回
路に供給される信号のタイミングチャートであり、図5
は各階調に対応した駆動パルスと、これらの駆動パルス
が印加された時の各発熱抵抗体の温度特性と、各階調の
有効記録期間の関係とを示した図である。
【0016】今、ここで、説明を簡略化するために階調
データを3ビット(D0,D1,D2=20,21,2
2)とし、メモリ11にはすでに1ライン(n画素)分
の階調データが書き込まれ、ROM14には各転送サイ
クル毎の転送ビットがビットセレクタ信号BSとして書
き込まれていると共に、前記転送ビットに対する通電時
間がパルス幅データPDとして予め書き込まれているも
のとする。また、各ラインの開始時点ではラッチ15に
おいて“0”がラッチされているものとする。
データを3ビット(D0,D1,D2=20,21,2
2)とし、メモリ11にはすでに1ライン(n画素)分
の階調データが書き込まれ、ROM14には各転送サイ
クル毎の転送ビットがビットセレクタ信号BSとして書
き込まれていると共に、前記転送ビットに対する通電時
間がパルス幅データPDとして予め書き込まれているも
のとする。また、各ラインの開始時点ではラッチ15に
おいて“0”がラッチされているものとする。
【0017】まず、1回目のデータ転送サイクルT1で
は、カウンタ13からROMアドレスAB=0を出力
し、データセレクタ12はビットセレクト信号BSによ
りデータD2(22)をヘッドデータSDとして選択す
るようにセットされる。この状態時に、メモリ11から
階調データ3ビットのうちデータD2のみが読み出され
てシフトレジスタ23に供給される。カウンタ13はメ
モリ11から1ライン分のデータを読み出すと、つま
り、メモリアドレスAAを0からnまでカウントアップ
すると、ヘッドラッチパルスLT1をヘッド内のラッチ
24に出力し、このラッチ24において1ライン分のデ
ータD2が保持される。また、データD2に対する一度
目の通電パルス幅データPD21が、ヘッドラッチパル
スLT1とほぼ同タイミングに出力されるヘッドラッチ
パルスLT2によってラッチ15に保持される。
は、カウンタ13からROMアドレスAB=0を出力
し、データセレクタ12はビットセレクト信号BSによ
りデータD2(22)をヘッドデータSDとして選択す
るようにセットされる。この状態時に、メモリ11から
階調データ3ビットのうちデータD2のみが読み出され
てシフトレジスタ23に供給される。カウンタ13はメ
モリ11から1ライン分のデータを読み出すと、つま
り、メモリアドレスAAを0からnまでカウントアップ
すると、ヘッドラッチパルスLT1をヘッド内のラッチ
24に出力し、このラッチ24において1ライン分のデ
ータD2が保持される。また、データD2に対する一度
目の通電パルス幅データPD21が、ヘッドラッチパル
スLT1とほぼ同タイミングに出力されるヘッドラッチ
パルスLT2によってラッチ15に保持される。
【0018】これらヘッドラッチパルスLT1,LT2
を出力すると、カウンタ13はROMアドレスABを
“1”にカウントアップし、2回目のデータ転送サイク
ルが開始される。今度は、データセレクタ12は、デー
タD1(21)を選択するようにセットされ、データD
1がシフトレジスタ23に順次転送されていく。また、
この時、カウンタ13からはコンパレータ16にイネー
ブルアドレスACが出力される。
を出力すると、カウンタ13はROMアドレスABを
“1”にカウントアップし、2回目のデータ転送サイク
ルが開始される。今度は、データセレクタ12は、デー
タD1(21)を選択するようにセットされ、データD
1がシフトレジスタ23に順次転送されていく。また、
この時、カウンタ13からはコンパレータ16にイネー
ブルアドレスACが出力される。
【0019】イネーブルアドレスACは、T1からT5
のサイクル毎にメモリアドレスAAと同期あるいは非同
期で、0からmまで順次カウントアップが繰り返えされ
る。コンパレータ16は、このイネーブルアドレスAC
とラッチ15の出力PD21とを比較し、この出力PD
21がイネーブルアドレスACより大である期間だけ
“H”となるイネーブルパルスEN1,EN2を夫々出
力する(ここではEN1とEN2とは同一パルスであ
る。)。
のサイクル毎にメモリアドレスAAと同期あるいは非同
期で、0からmまで順次カウントアップが繰り返えされ
る。コンパレータ16は、このイネーブルアドレスAC
とラッチ15の出力PD21とを比較し、この出力PD
21がイネーブルアドレスACより大である期間だけ
“H”となるイネーブルパルスEN1,EN2を夫々出
力する(ここではEN1とEN2とは同一パルスであ
る。)。
【0020】これによって、サーマルヘッドでは、ラッ
チ24に保持されているデータD2が示す発熱抵抗体に
PD21の期間通電が行われる。このサイクルT2もメ
モリ11のデータを1ライン分読み出すとヘッドラッチ
パルスLT1,LT2がそれぞれ出力され、データD1
とPD1がそれぞれラッチ24とラッチ15とに保持さ
れる。
チ24に保持されているデータD2が示す発熱抵抗体に
PD21の期間通電が行われる。このサイクルT2もメ
モリ11のデータを1ライン分読み出すとヘッドラッチ
パルスLT1,LT2がそれぞれ出力され、データD1
とPD1がそれぞれラッチ24とラッチ15とに保持さ
れる。
【0021】以降同様に繰り返して、3回目のデータ転
送サイクルT3ではデータD2の2度目の転送とデータ
D1に対する通電を、4回目のデータ転送サイクルT4
ではデータD0の転送とデータD2に対する2度目の通
電を、5回目のデータ転送サイクルT5では階調データ
各ビット(D0,D1,D2)の論理和データの転送と
データD0に対する通電を行う。
送サイクルT3ではデータD2の2度目の転送とデータ
D1に対する通電を、4回目のデータ転送サイクルT4
ではデータD0の転送とデータD2に対する2度目の通
電を、5回目のデータ転送サイクルT5では階調データ
各ビット(D0,D1,D2)の論理和データの転送と
データD0に対する通電を行う。
【0022】ここまでのサイクル(T1〜T5)でサー
マルヘッドの各発熱抵抗体には、階調データに応じて各
ビット毎に、それぞれのビットの重さに応じた通電パル
ス(予熱パルス)が印加される。この時の各ビットに対
応した通電パルスの幅は、図5(J)で示すように、予
熱期間終了時の発熱体の温度が階調データに応じて順次
高くなるように、かつ、途中で発色温度TTに達しない
ように調整される。尚、D2に対する通電を2度に分け
たのは、加熱期間を分散させて温度を制御し易くするた
めである。
マルヘッドの各発熱抵抗体には、階調データに応じて各
ビット毎に、それぞれのビットの重さに応じた通電パル
ス(予熱パルス)が印加される。この時の各ビットに対
応した通電パルスの幅は、図5(J)で示すように、予
熱期間終了時の発熱体の温度が階調データに応じて順次
高くなるように、かつ、途中で発色温度TTに達しない
ように調整される。尚、D2に対する通電を2度に分け
たのは、加熱期間を分散させて温度を制御し易くするた
めである。
【0023】次に、T6以降のサイクルでは、メモリア
ドレスAAはこれまで通り0からnまでのカウントアッ
プを繰り返すが、ラッチパルスLT1及びLT2は、そ
れぞれサーマルヘッドのラッチ24にラッチされたヘッ
ドデータ(論理和)及びラッチ15にラッチされたパル
ス幅データ(PDp)を書き換えないために、次のライ
ンまでは出力されない。
ドレスAAはこれまで通り0からnまでのカウントアッ
プを繰り返すが、ラッチパルスLT1及びLT2は、そ
れぞれサーマルヘッドのラッチ24にラッチされたヘッ
ドデータ(論理和)及びラッチ15にラッチされたパル
ス幅データ(PDp)を書き換えないために、次のライ
ンまでは出力されない。
【0024】一方、イネーブルアドレスACはT6終了
時にはリセットされず、これまで以上の所定のアドレス
値k(k>m)までカウントアップを続ける。これによ
って、転送サイクル1回よりも長い通電パルスが可能と
なり、パルス幅PDPの通電パルスがサーマルヘッドに
供給される。この時、サーマルヘッドのラッチ24には
階調データ各ビットの論理和データがラッチされてお
り、階調“0”以外のすべての発熱抵抗体にパルス幅P
Dpの通電パルス(記録パルス)が印加される。尚、こ
の場合、パルス幅PDPは、発色記録が可能となる最小
時間以上の時間幅としてある。
時にはリセットされず、これまで以上の所定のアドレス
値k(k>m)までカウントアップを続ける。これによ
って、転送サイクル1回よりも長い通電パルスが可能と
なり、パルス幅PDPの通電パルスがサーマルヘッドに
供給される。この時、サーマルヘッドのラッチ24には
階調データ各ビットの論理和データがラッチされてお
り、階調“0”以外のすべての発熱抵抗体にパルス幅P
Dpの通電パルス(記録パルス)が印加される。尚、こ
の場合、パルス幅PDPは、発色記録が可能となる最小
時間以上の時間幅としてある。
【0025】図5(B)〜5図(I)は、各発熱抵抗体
に印加される階調に応じた駆動パルスであり、図5
(B)は階調“0”を示し、この場合には、発熱抵抗体
には通電されない。図5(C)は、階調“1”の場合を
示し、PD0のパルス期間で予熱が行われた後、一様な
パルス幅PDPの記録用パルスが印加され、これにより
発熱抵抗体が発色記録できる温度TT以上に至って発色
記録が行われる。この時の発熱抵抗体の温度変化は図5
(J)における符号1に示される曲線である。
に印加される階調に応じた駆動パルスであり、図5
(B)は階調“0”を示し、この場合には、発熱抵抗体
には通電されない。図5(C)は、階調“1”の場合を
示し、PD0のパルス期間で予熱が行われた後、一様な
パルス幅PDPの記録用パルスが印加され、これにより
発熱抵抗体が発色記録できる温度TT以上に至って発色
記録が行われる。この時の発熱抵抗体の温度変化は図5
(J)における符号1に示される曲線である。
【0026】図5(D)は、階調“2”の場合を示し、
PD1のパルス期間で、予熱を行い、PDPのパルス期
間で、発色記録を行う。図5(J)の符号2で示される
曲線がその温度特性である。以下同様に図5(E)が階
調“3”、図5(F)が階調“4”、図5(G)が階調
“5”、図5(H)が階調“6”、及び図5(I)が階
調“7”を夫々表現するための駆動パルスであり、図5
(J)にこれらの温度特性が対応した符号で示されてい
る。
PD1のパルス期間で、予熱を行い、PDPのパルス期
間で、発色記録を行う。図5(J)の符号2で示される
曲線がその温度特性である。以下同様に図5(E)が階
調“3”、図5(F)が階調“4”、図5(G)が階調
“5”、図5(H)が階調“6”、及び図5(I)が階
調“7”を夫々表現するための駆動パルスであり、図5
(J)にこれらの温度特性が対応した符号で示されてい
る。
【0027】図5(K)〜(Q)は、各階調“1”〜
“7”の記録有効期間(t1〜t2)、即ち、温度TT
以上の期間の時間タイミングを表したもので、図5
(J)の曲線からも明らかなように、その頂点が一致
し、記録有効期間がほぼ一致したタイミングとなってい
る。
“7”の記録有効期間(t1〜t2)、即ち、温度TT
以上の期間の時間タイミングを表したもので、図5
(J)の曲線からも明らかなように、その頂点が一致
し、記録有効期間がほぼ一致したタイミングとなってい
る。
【0028】従って、本実施例では、予め階調データに
応じて該当の発熱抵抗体を予熱しておき、その後に発色
記録を行える温度に加熱するための記録パルスを印加す
るようにしているので、各階調の発色記録タイミングが
ぼぼ一致し、従来例の記録方法に比べ、同一ライン上で
の記録ドットの位置ずれを少なくすることができる。
応じて該当の発熱抵抗体を予熱しておき、その後に発色
記録を行える温度に加熱するための記録パルスを印加す
るようにしているので、各階調の発色記録タイミングが
ぼぼ一致し、従来例の記録方法に比べ、同一ライン上で
の記録ドットの位置ずれを少なくすることができる。
【0029】次に、図6を用いて第2実施例に係る駆動
パルス印加方法を説明する。図6は、それを説明するた
めの図で、図4に相当する図である。この場合も、前記
実施例と同一回路系に適用するものである。前記第1実
施例の場合には、各通電パルスEN(1),EN(2)
は同時にサーマルヘッド1の各ブロックB1,B2に印
加するようにしていたが、この第2実施例では、データ
転送サイクルを約1/2に分けるイネーブル切り換えフ
ラグEFによってEN1とEN2の発生期間を分けるよ
うにしたものである。この場合のイネーブル切り換えフ
ラグEFの供給は、カウンタ13からイネーブルアドレ
スACと共に供給することになる。イネーブル切り換え
フラグEFが“L”の期間にはEN1だけを、EFが
“H”の期間にはEN2だけを出力する。また、イネー
ブルアドレスACはEFが切り換わる毎にリセットさ
れ、“0”からカウントアップを繰り返す。このように
ブロック毎に通電時間を分るのは、同時に通電する発熱
抵抗体の数を減らすことにより、電源にかかる負担を軽
減するためである。
パルス印加方法を説明する。図6は、それを説明するた
めの図で、図4に相当する図である。この場合も、前記
実施例と同一回路系に適用するものである。前記第1実
施例の場合には、各通電パルスEN(1),EN(2)
は同時にサーマルヘッド1の各ブロックB1,B2に印
加するようにしていたが、この第2実施例では、データ
転送サイクルを約1/2に分けるイネーブル切り換えフ
ラグEFによってEN1とEN2の発生期間を分けるよ
うにしたものである。この場合のイネーブル切り換えフ
ラグEFの供給は、カウンタ13からイネーブルアドレ
スACと共に供給することになる。イネーブル切り換え
フラグEFが“L”の期間にはEN1だけを、EFが
“H”の期間にはEN2だけを出力する。また、イネー
ブルアドレスACはEFが切り換わる毎にリセットさ
れ、“0”からカウントアップを繰り返す。このように
ブロック毎に通電時間を分るのは、同時に通電する発熱
抵抗体の数を減らすことにより、電源にかかる負担を軽
減するためである。
【0030】図7は、図5に相当する図で、階調に対応
した駆動パルスと、これらの駆動パルスが印加された時
の各発熱抵抗体の温度特性と、各階調の有効記録期間の
関係とを示した図である。この場合には階調“7”を表
現するための駆動パルスのみを図示したもので、他の階
調は省略してある。
した駆動パルスと、これらの駆動パルスが印加された時
の各発熱抵抗体の温度特性と、各階調の有効記録期間の
関係とを示した図である。この場合には階調“7”を表
現するための駆動パルスのみを図示したもので、他の階
調は省略してある。
【0031】図7において、(B)で示す駆動パルス
は、通電パルスEN1のブロックB1にある階調7の発
熱抵抗体に供給されるパルス列であり、22ビット〜2
0ビットに対応して通電期間PD21(1)〜PD0
(1)のパルスがそれぞれ予熱用パルスとして印加さ
れ、論理和に対しては、記録パルスPDP1(1)〜P
DP5(1)が順次印加される。
は、通電パルスEN1のブロックB1にある階調7の発
熱抵抗体に供給されるパルス列であり、22ビット〜2
0ビットに対応して通電期間PD21(1)〜PD0
(1)のパルスがそれぞれ予熱用パルスとして印加さ
れ、論理和に対しては、記録パルスPDP1(1)〜P
DP5(1)が順次印加される。
【0032】同様に、(C)は通電パルスEN2のブロ
ックB2にある階調7の発熱抵抗体に供給されパルス列
であり、22ビット〜20ビットに対応して通電期間
PD21(2)〜PD0(2)パルス幅の予熱用パルス
が、論理和に対しては、記録パルスPDP1(2)〜P
Dp5(2)が順次印加される。
ックB2にある階調7の発熱抵抗体に供給されパルス列
であり、22ビット〜20ビットに対応して通電期間
PD21(2)〜PD0(2)パルス幅の予熱用パルス
が、論理和に対しては、記録パルスPDP1(2)〜P
Dp5(2)が順次印加される。
【0033】この時の発熱抵抗体の温度特性を、図7
(D)に示し、記録有効期間のタイミングを図7
(E),(F)に示してある。これらから分かるよう
に、EN1とEN2のブロック間で多少の記録期間のず
れがあるものの従来に比べ、ライン上での記録ドットの
ずれが減少でき、かつ、電源容量が約1/2に削減でき
る。
(D)に示し、記録有効期間のタイミングを図7
(E),(F)に示してある。これらから分かるよう
に、EN1とEN2のブロック間で多少の記録期間のず
れがあるものの従来に比べ、ライン上での記録ドットの
ずれが減少でき、かつ、電源容量が約1/2に削減でき
る。
【0034】図8は、第3実施例に係る記録方法を説明
するための図で、各階調に応じた駆動パルスを示した図
である。この実施例の場合には、階調に応じてパルス数
を変化させるようにしたものである。同図(A)はデー
タ転送サイクルを示し、同(B)〜(I)は階調“0”
〜“7”を表現するための各駆動パルスで、パルス数に
応じた階調度となっている。これらの駆動パルスは、デ
ータ転送期間T1〜T8を予熱パルスを印加する期間と
し、データ転送期間T9〜T12を発色記録を行わせる
ための記録パルス印加期間としているものである。
するための図で、各階調に応じた駆動パルスを示した図
である。この実施例の場合には、階調に応じてパルス数
を変化させるようにしたものである。同図(A)はデー
タ転送サイクルを示し、同(B)〜(I)は階調“0”
〜“7”を表現するための各駆動パルスで、パルス数に
応じた階調度となっている。これらの駆動パルスは、デ
ータ転送期間T1〜T8を予熱パルスを印加する期間と
し、データ転送期間T9〜T12を発色記録を行わせる
ための記録パルス印加期間としているものである。
【0035】図9(A)〜(I)は、この記録方法を達
成するための回路に供給される信号のタイミングチャー
トで、図4に相当する図である。この回路系は前述の図
1及び図2とぼぼ同一構成を呈するが、特に、相違する
点は図1におけるデータセレクタ12の代わりにマグニ
チュードコンパレータを設ける点と、ROM14からビ
ットセレクト信号BSを出力する代わりに、図9(D)
に示す階調度信号を出力する点が異なる。その相違する
構成部の動作は、マグニチュードコンパレータにおい
て、メモリ11から入来する階調データと前記ROM1
4から出力される階調度信号(7,6,…0)とを順次
比較し、例えば、階調データが階調度信号の値より大で
ある時、“1”を、小である時、“0”を、というふう
に夫々ヘッドデータSDとして出力する構成としている
ものである。その他の構成部の動作は前述の第1実施例
に準じた動作を伴うため、これについての説明は省略す
る。
成するための回路に供給される信号のタイミングチャー
トで、図4に相当する図である。この回路系は前述の図
1及び図2とぼぼ同一構成を呈するが、特に、相違する
点は図1におけるデータセレクタ12の代わりにマグニ
チュードコンパレータを設ける点と、ROM14からビ
ットセレクト信号BSを出力する代わりに、図9(D)
に示す階調度信号を出力する点が異なる。その相違する
構成部の動作は、マグニチュードコンパレータにおい
て、メモリ11から入来する階調データと前記ROM1
4から出力される階調度信号(7,6,…0)とを順次
比較し、例えば、階調データが階調度信号の値より大で
ある時、“1”を、小である時、“0”を、というふう
に夫々ヘッドデータSDとして出力する構成としている
ものである。その他の構成部の動作は前述の第1実施例
に準じた動作を伴うため、これについての説明は省略す
る。
【0036】更に、図10は第4実施例に係る記録方法
を説明するための図で、各階調に応じた駆動パルスを示
した図である。この場合には、階調に応じて予熱パルス
の幅を異ならせたものである。同(B)〜(I)は、階
調“0”〜“7”を表現するための駆動パルスを示した
ものである。これらの駆動パルスも、第3実施例と同様
に、データ転送期間T1〜T8に予熱パルスを印加し、
データ転送期間T9〜T12に発色記録を行わせるため
の記録パルスを印加するようにしているものである。図
11は、この時のイネーブルパルスEN1,EN2のみ
を示した図で、これは第3実施例の回路構成において、
ROM14から出力されるパルス幅データPD7〜PD
1を、全てイネーブルアドレスACのm値より大に設定
しておくことで実現される。また、これらの実施例の他
に、パルス幅を一定にし、印加電圧を階調に応じて変化
させるようにしても良く、これらの方法においても本願
発明の所期の目的効果が得られる。
を説明するための図で、各階調に応じた駆動パルスを示
した図である。この場合には、階調に応じて予熱パルス
の幅を異ならせたものである。同(B)〜(I)は、階
調“0”〜“7”を表現するための駆動パルスを示した
ものである。これらの駆動パルスも、第3実施例と同様
に、データ転送期間T1〜T8に予熱パルスを印加し、
データ転送期間T9〜T12に発色記録を行わせるため
の記録パルスを印加するようにしているものである。図
11は、この時のイネーブルパルスEN1,EN2のみ
を示した図で、これは第3実施例の回路構成において、
ROM14から出力されるパルス幅データPD7〜PD
1を、全てイネーブルアドレスACのm値より大に設定
しておくことで実現される。また、これらの実施例の他
に、パルス幅を一定にし、印加電圧を階調に応じて変化
させるようにしても良く、これらの方法においても本願
発明の所期の目的効果が得られる。
【0037】
【発明の効果】感熱記録装置の階調記録方法によれば、
特に、発熱抵抗体と感熱紙とを相対的に移動させながら
記録する装置においても、各階調の発色記録タイミング
がほぼ一致し、従来例の記録方法に比べ、同一ライン上
での記録ドットの位置ずれを少なくすることができると
共に、電源の負担を軽減できる等の効果を奏する。
特に、発熱抵抗体と感熱紙とを相対的に移動させながら
記録する装置においても、各階調の発色記録タイミング
がほぼ一致し、従来例の記録方法に比べ、同一ライン上
での記録ドットの位置ずれを少なくすることができると
共に、電源の負担を軽減できる等の効果を奏する。
【図1】本発明の方法が適用されるサーマヘッドを制御
するためのブロック図である。
するためのブロック図である。
【図2】サーマルへッドの概略ブロック図である。
【図3】セレクタの概略構成図である。
【図4】図2における各回路に供給される信号のタイミ
ングチャートである。
ングチャートである。
【図5】各階調に対応した駆動パルスと、これらの駆動
パルスが印加された時の各発熱抵抗体の温度特性と、各
階調の有効記録期間の関係とを示した図である。
パルスが印加された時の各発熱抵抗体の温度特性と、各
階調の有効記録期間の関係とを示した図である。
【図6】第2実施例の図4に相当するタイミングチャー
トである。
トである。
【図7】第2実施例の図5に相当する図である。
【図8】第3実施例における各階調に応じた駆動パルス
を示した図である。
を示した図である。
【図9】第3実施例に係るタイミングチャートで、図4
に相当する図である。
に相当する図である。
【図10】第4実施例における各階調に応じた駆動パル
スを示した図である。
スを示した図である。
【図11】第4実施例におけるイネーブルパルスE1,
E2のみを示した図である。
E2のみを示した図である。
【図12】従来のサーマルヘッドの階調記録方法を説明
するための図である。
するための図である。
11 メモリ(RAM) 12 データセレクタ 13 カウンタ 14 ROM 15,24 ラッチ 16 コンパレータ 21 発熱抵抗体群 22 トランジスタ群 23 シフトレジスタ 25 ゲート群25 EN1,EN2 イネーブルパルス
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) B41J 2/355 - 2/36
Claims (2)
- 【請求項1】 一列に配設された複数個の発熱抵抗体か
ら構成される感熱ヘッドに、記録濃度の階調に応じた通
電パルスを印加することで、前記複数個の発熱抵抗体を
加熱し、これら加熱された発熱抵抗体と対向して相対的
に移動しつつある感熱紙に発色記録を行う感熱記録装置
の階調記録方法において、 前記記録濃度の階調を示すデータに応じて前記発熱抵抗
体に発色に至らない予熱パルスを印加し、この後に、前
記予熱パルスが印加された発熱抵抗体に発色に至る記録
パルスを一様に印加するようにした階調記録方法であっ
て、 前記予熱パルスは、複数パルスから成り、これら複数パ
ルスは階調を示すディジタルデータの各ビットに対応し
たエネルギーを印加するパルスであることを特徴とする
感熱記録装置の階調記録方法。 - 【請求項2】 一列に配設された複数個の発熱抵抗体か
ら構成される感熱ヘッドに、記録濃度の階調に応じた通
電パルスを印加することで、前記複数個の発熱抵抗体を
加熱し、これら加熱された発熱抵抗体と対向して相対的
に移動しつつある感熱紙に発色記録を行う感熱記録装置
の階調記録方法において、 前記記録濃度の階調を示すデータに応じて前記発熱抵抗
体に発色に至らない予熱パルスを印加し、この後に、前
記予熱パルスが印加された発熱抵抗体に発色に至る記録
パルスを一様に印加するようにした階調記録方法であっ
て、 前記複数個の発熱抵抗体を複数のブロックに分割し、こ
れらのブロック毎に時間を異ならして予熱パルス及び記
録パルスを印加すると共に、ブロック毎の印字ドット形
成期間が互いに重複するように記録することを特徴とす
る感熱記録装置の階調記録方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13297993A JP2930088B2 (ja) | 1993-05-11 | 1993-05-11 | 感熱記録装置の階調記録方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13297993A JP2930088B2 (ja) | 1993-05-11 | 1993-05-11 | 感熱記録装置の階調記録方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06320777A JPH06320777A (ja) | 1994-11-22 |
JP2930088B2 true JP2930088B2 (ja) | 1999-08-03 |
Family
ID=15093960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13297993A Expired - Lifetime JP2930088B2 (ja) | 1993-05-11 | 1993-05-11 | 感熱記録装置の階調記録方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2930088B2 (ja) |
-
1993
- 1993-05-11 JP JP13297993A patent/JP2930088B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06320777A (ja) | 1994-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4567488A (en) | Thermal head drive device | |
JPS6036397B2 (ja) | 熱記録装置 | |
US4563693A (en) | Gradation recorder | |
US5548319A (en) | Gradation data method processing including repeated reading and recording of high density data | |
US4630068A (en) | High speed thermal printing circuit | |
JP2930088B2 (ja) | 感熱記録装置の階調記録方法 | |
JPH0243060A (ja) | サーマルヘッド駆動装置 | |
JP3020732B2 (ja) | サーマルプリント方法及びサーマルプリンタ | |
JPH03193469A (ja) | サーマルヘッドの階調制御回路 | |
JP2927395B2 (ja) | 感熱ヘッドの通電パルス印加方法 | |
KR0138136B1 (ko) | 열전사헤드와 이 열전사헤드를 내장한 열전사프린터장치 및 그 방법 | |
JP2785642B2 (ja) | 階調記録方法 | |
JPH0796306B2 (ja) | 多階調熱記録における通電制御方法 | |
JP2761915B2 (ja) | サーマルプリンタ | |
JP2570741B2 (ja) | サ−マルプリンタのヘッド駆動制御装置 | |
JP2555105B2 (ja) | 印刷装置 | |
KR0132893B1 (ko) | 비디오 프린터장치 | |
JPH058427A (ja) | プリンタ装置 | |
US7224377B1 (en) | Thermal print head modulation using additive complements | |
JPS58205374A (ja) | 感熱記録装置 | |
JPS58205373A (ja) | 感熱記録装置 | |
JPH0312530Y2 (ja) | ||
JPH04103365A (ja) | サーマルヘッドの駆動方法 | |
JPH06262793A (ja) | 多階調感熱記録装置 | |
JPH03268956A (ja) | サーマルヘッドの階調制御回路 |