JPH0312530Y2 - - Google Patents

Description

【考案の詳細な説明】

〔考案の目的〕 （産業上の利用分野） この考案は、高速かつ記録濃度の安定な記録が
可能な感熱記録装置に関する。 （従来の技術） フアクシミリにおける画像記録装置や各種プリ
ンタ等で感熱記録装置が多用されるようになつて
きた。感熱記録装置は通常、多数の発熱抵抗体を
一列に配列し、それら画信号データに応じて選択
的に通電を行なうという通電サイクルを繰返して
発熱抵抗体を発熱させ、それにより発熱抵抗体に
対向してこの配列方向と直交する方向に相対的に
移動する感熱紙に画像を記録するものである。 このような感熱記録装置は、メンテナンスの容
易性、清浄記録、無騒音などの特長を有する反
面、発熱抵抗体の蓄熱効果のため、記録速度の高
速化が難しいという問題がある。すなわち、高速
化を図るべく通電サイクルと通電サイクルとの時
間間隔（通電間隔）を短くしてゆくと、前回の通
電サイクルで通電された発熱抵抗体に再び通電を
した場合、前回の通電サイクルで生じた熱が十分
放熱されないうちに新たな通電を行なうことにな
つて、その温度が上昇し続ける。従つて、２回以
上の通電サイクルにわたつて連続的に通電する場
合と、そうでない場合とでは発熱抵抗体の温度が
異なることになり、記録濃度の不均一を招く。特
に前者の場合は、発熱抵抗体の温度が異常に上昇
することがあり、発熱抵抗体の寿命を短くする原
因ともなる。さらに前回の通電サイクルにおける
熱が次の通電サイクルまで残ることによつて、画
信号データがスペースデータで感熱紙上の発色さ
せるべきでない箇所まで発色させてしまい虚像が
生じることもある。 このような点を解決するため、各々の発熱抵抗
体について、画信号データとしてマークデータが
連続して到来したときは、スペースデータに続い
てマークデータが到来したときより通電時間を短
くする方式が提案されている（特公昭55−
48631）。すなわち、前回の通電サイクルの通電の
有無に応じて次回の通電サイクルの通電時間を２
段階に切換えるものである。この方式によれば前
述した欠点がある程度は緩和されるが、実際に
は、特に高速記録時には発熱抵抗体の温度の履歴
が種々異なつてくるため、依然として記録濃度の
不均一が生じる。これは特にフアクシミリにおけ
る画像記録装置のように、文字のみならず写真画
のようなものを含むあらゆる画像を記録するもの
の場合、高品質な画像を得る上で無視できない問
題となる。 （考案が解決しようとする問題点） この考案は上記の点に鑑みてなされたもので、
その目的は記録濃度をできるだけ均一に保ちなが
ら、高速記録を行なうことができる感熱記録装置
を提供することにある。 〔考案の構成〕 （問題点を解決するための手段） 上記の目的を達成するために、この考案は、配
列された複数個の発熱抵抗体に対して画信号デー
タに応じて選択的に通電を行なう通電サイクルを
繰返して、これらの発熱抵抗体と対向して相対的
に移動する感熱紙に記録を行なう感熱記録装置に
おいて、前記各発熱抵抗体の通電エネルギー量を
示すデータをそれぞれ２ビツト以上をデイジタル
データとして記憶する通電エネルギー量記憶手段
と、この通電エネルギー量記憶手段の出力データ
と前記画信号データとに基いて前記各発熱抵抗体
の次の通電サイクルにおける通電エネルギー量を
選択してそのデータを前記通電エネルギー量記憶
手段に与える通電エネルギー量選択手段と、前記
通電エネルギー量記憶手段の出力データに従つて
前記各発熱抵抗体の通電エネルギー量を制御する
通電エネルギー量制御手段とを具備することを特
徴とする。 （作用） この考案によれば、通電エネルギー量（例えば
通電時間）をより細かく、例えばその制御を段階
的に行なう場合、３段階以上に制御することが可
能であり、原理的に２段階の制御しかできない従
来の方式に比べて記録濃度をより均一にでき、特
に高速記録を行なう場合、その効果は顕著であ
る。 （実施例） 以下、この考案の実施例を図面を参照して説明
する。 第１図はこの考案の実施例を示したもので、入
力端子１には画信号データＧがシリアルに入力さ
れる。アドレスデコーダ２は、この画信号データ
Ｇと以前の通電サイクルにおける通電エネルギー
量を示すデータM₁，M₂とを符号変換するもの
で、その出力はROM３へアドレスデータとして
与えられる。ROM３は、各アドレス領域にその
アドレスをアクセスするためのアドレスデータに
対応した通電エネルギー量を示すデータを例えば
２ビツトのデイジタルデータとして記憶したもの
で、アドレスデータ２とともに通電エネルギー量
選択手段を構成している。 ここで、データＧ，M₁，M₂とROM３の出力
データO₁，O₂との間には、真理値表(1)に示すよ
うな特定の対応関係が定められている。

【表】

【表】 なお、アドレスデコーダ２は必らずしも必要で
なく、データＧ，M₁，M₂をROM３へそのまま
アドレスデータとして与えてもよい。 ROM３の出力データO₁，O₂はRAM４へ入力
される。RAM４はROM３の出力データO₁，O₂
をサーマルヘツド３を制御するサーマルヘツド制
御回路７へ与える１回の通電サイクルにおける通
電エネルギーを示すデータN₁，N₂として記憶す
るもので、その出力データはアドレスデコーダ２
へも前回の通電エネルギー量を示すデータM₁，
M₂として与えられる。アドレスカウンタ５は
RAM４のアドレス指定を行なうもので、タイミ
ングコントローラ６はアドレスデコーダ２、
ROM３，RAM４およびアドレスカウンタ５の
動作をコントロールするものである。 次に、第１図の動作を第２図のタイムチヤート
を用いて説明する。まず最初、ライト／リード切
換信号ＲによりRAMが続出しモードに設定さ
れるとともに、タイミングt₁でアドレスカウンタ
５へリセツト信号RESが与えられ、RAM４の
“０”アドレスが指定される。次にタイミングt₂
でRAM４を選択するためのチツプセレクタ信号
CS２によりRAM４の“０”アドレスの内容が続
出され、アドレスレコーダ２へデータM₁，M₂と
して与えられる。このときストロープ信号
によつて画信号データＧの最初の１ビツトと
RAM４の“０”アドレスから読出されたデータ
M₁，M₂がアドレスデコーダ２にラツチされ、こ
のアドレスデコーダ２の出力データによりROM
３のアドレス指定が行なわれて、このアドレスの
内容がタイミングt₃でROM３を選択するための
チツプセレクト信号１およびリード指令信号
RDによつて続出される。このROM３の出力デ
ータO₁，O₂は、タイミングt₄でチツプセレクト
信号２により再び選択され、かつリード／ラ
イト切換信号Ｒにより書込みモードに設定され
たRAM４の“０”アドレスへ書込まれる。次に
タイミングt₅でアドレスカウンタ５へクロツク信
号CKが１個送られ、RAM４の“１”アドレス
が指定されて、同様な動作が繰返される。このよ
うにして、入力端子１に画信号データＧが１ビツ
ト入力される毎にRAM４の読出し動作、ROM
３の読出し動作およびRAM４の書込み動作が繰
返し行なわれ、１ライン分の画信号データが入力
され終つた時点では、RAM４には１回目の通電
サイクルにおける各発熱抵抗体の通電エネルギー
が記憶され終つたことになる。この場合、真理値
表(1)で分るように１回目の通電サイクルにおける
通電エネルギーを示すデータN₁，N₂は、データ
M₁，M₂が常にM₁＝M₂＝“０”であるから、常
にN₁＝N₂＝“０”（Ｇ＝“０”）またはN₁＝N₂＝
“１”（Ｇ＝“１”）である。 次に、入力端子１に２ライン目の画信号データ
Ｇが入力されるときにも同様な動作が行なわれる
が、その場合RAM４には１回目の通電サイクル
における通電エネルギーを示すデータが既に記憶
されているため、このデータが前回の通電サイク
ルにおける通電エネルギーを示すデータM₁，M₂
としてアドレスデコーダ２に与えられることによ
り、このデータM₁，M₂に基いて最適に選ばれた
通電エネルギー量を示すデータO₁，O₂がROM３
から出力され、かつこのデータO₁，O₂がRAM４
に新たに書込まれることになる。以下、第３ライ
ン目以降の画信号データＧが入力されるときにも
全く同様な動作が行なわれる。 そして、RAM４に記憶された１通電サイクル
における通電エネルギー量を示すデータN₁，N₂
はサーマルヘツド制御回路７に入力され、データ
N₁，N₂に従つてサーマルヘツド３における各発
熱抵抗体の通電エネルギー量が制御される。 第３図にサーマルヘツド制御回路７およびサー
マルヘツド８の具体的な構成例を示す。サーマル
ヘツド制御回路７は第１図のRAM４の出力デー
タN₁，N₂を通電エネルギー量情報を含む画信号
データに変換して取出すためのデコーダ１１およ
びマルチプレクサ１２と、タイミングコントロー
ラ１３からなる。一方、サーマルヘツド８はこの
例では一列に配列された多数の発熱抵抗体２１
と、これらに個別に接続された駆動回路２２、お
よびサーマルヘツド制御回路７よりシリアルに入
力される画信号データを駆動回路２２へ並列に分
配する、発熱抵抗体２１の本数と同数段のラツチ
機能を有するシフトレジスタ２３からなり、これ
らの構成要素を例えばセラミツク基板上に集積し
て構成される。なお、２４，２５，２６はシフト
レジスタ２３における画信号データＹ、クロツク
パルスCK、ラツチパルスLPの各入力端子であ
る。また直流電流３０はサーマルヘツド８の駆動
電源である。 第３図の動作を第４図のタイムチヤートを用い
て説明する。サーマルヘツド制御回路７に入力さ
れたRAM４の出力データN₁，N₂は、デコーダ
１１によつて真理値表(2)に示すように、N₁＝N₂
＝“０”の場合を除いていずれか１ビツトのみが
“１”で他の２ビツトは“０”となる３ビツトの
データQ₁，Q₂，Q₃に変換される。

【表】 このデコーダ１１の出力データQ₁，Q₂，Q₃は
マルチプレクサ１２に入力される。マルチプレク
サ１２では真理値表(3)に示すように、タイミング
コントローラ１３から与えられる２ビツトのセレ
クト信号S₁，S₂に従つて、デコーダ１１の出力デ
ータQ₁，Q₂，Q₃の１ビツトが選択されて出力デ
ータＹとして取出される。

【表】 ここで、RAM４に記憶された１通電サイクル
における通電エネルギー量を示すデータは順次デ
ータN₁，N₂として読出されるのであるが、その
読出しは第４図に，，で示すように３回繰
返して行なわれ、その各読出しサイクル毎にマル
チプレクサ１２へのセレクト信号S₁，S₂が切換わ
る。すなわち、RAM４の１回目の読出しサイク
ルでは、セレクト信号S₁，S₂がS₁＝“１”，S₂＝
“０”となつて、マルチプレクサ１２でデータQ₁
が順次選択され、シフトレジスタ２３へクロツク
パルスCKによつてシリアルに入力される。デー
タQ₁が全てシフトレジスタ２３に入力されると、
シフトレジスタ２３に第１のラツチパルスLP₁が
与えられ、第２のラツチパルスLP₂が与えられる
までのT₁時間ラツチされる。これによつて、発
熱抵抗体２１はシフトレジスタ２３の“１”（マ
ークデータ）がラツチされたビツトに対応するも
ののみ駆動回路２３を介してT₁時間通電される。
RAM４の２回目の読出しサイクルでは、セレ
クト信号S₁，S₂がS₁＝“０”，S₂＝“１”となつて
マルチプレクサ１２でデータQ₂が順次選択され、
シフトレジスタ２３へ同様に入力されて、第２の
ラツチパルスLP₂により第３のラツチパルスLP₃
が与えられるまでのT₂時間（T₁＜T₂）ラツチさ
れる。これにより発熱抵抗体２１はT₂時間通電
される。 次はRAM４の３回目の読出しサイクルで
は、セレクト信号S₁，S₂がS₁＝“１”，S₂＝“１”
となつてマルチプレクサ１２でデータQ₃が選択
され、第３のラツチパルスLP₃により第４のラツ
チパルスLP₄が与えられるまでのT₃時間（T₃＜
T₂）ラツチされることにより、発熱抵抗体２１
はT₃時間通電される。 こうして１通電サイクルの通電、つまり１ライ
ン分の記録が終了し、以後RAM４から次の通電
サイクルにおける通電エネルギー量を示すデータ
が入力される毎に、同様な動作が繰返されて画像
記録が行なわれる。 以上のように、この例では各通電サイクルが通
電時間の異なる３種の時間帯に分けて行なわれ、
各発熱抵抗体２１は前回の通電サイクルにおける
通電エネルギー量（通電時間）に応じて選択され
た時間帯で、T₁，T₂，T₃のいずれかの時間だけ
通電される。真理値表(1)〜(3)より（ｎ＋１）回目
およびｎ回目の通電サイクルの各々における通電
時間Ｔ（ｎ−１），Ｔ（ｎ）の関係を整理して示す
と、次のようになる。

【表】 なお、第３図におけるデコーダ１１およびマル
チプレクサ１２の部分を第５図に示すような２入
力のマルチプレクサ５１に置換え、第６図に示す
ようにRAM４からデータN₁，N₂を２回繰返し
て読出し、マルチプレクサ５１をセレクト信号Ｓ
で制御して、第１回目の読出しサイクルではデ
ータN₁を選択し、第２回目の読出しサイクル
ではデータN₂を選択してシフトレジスタ２３に
供給したものを参考例として示す。この場合、シ
フトレジスタ２３においてラツチパルスLP₁，
LP₂，LP₃によりデータN₁，N₂を各々T₁，T₂時
間だけラツチすれば、T₁，T₂の代数和で通電エ
ネルギー量（通電時間）が制御される。すなわ
ち、例えばN₁＝“１”，N₂＝“０”のときは全通
電時間はT₁，T₂＝“０”，N₂＝“１”のときはT₂，
T₁＝“１”，N₂＝“１”のときはT₁＋T₂＝T₃とな
つて、先と同様な結果を得ることができる。 また、シフトレジスタ２３を複数のグループ
SR₁〜SR_oに分割して、グループ毎に出力の送出
を制御する制御端子（DisableまたはEnable端
子）２７₁〜２７_oを設け、これらの端子２７₁〜
２７_oに適当なパターンで信号を供給することに
より、発熱抵抗体２１に対し全て同時にでなく、
グループR₁〜R_o単位で通電を行なつてもよい。
さらに、サーマルヘツド７としては第３図のよう
なものに限らず、通常のダイオードマトリクス方
式のものを用いてもよい。 次に、第７図を参照して参考例を説明する。感
熱記録装置では発熱抵抗体が６本／mm、８本／mm
といつた高密度で配列されるため、実際に各発熱
抵抗体に通電を行なつて発熱させる場合、その温
度は近傍の、特に隣接する発熱抵抗体の発熱の影
響も受ける。この参考例はこの点を考慮してなさ
れたもので、各発熱抵抗体の通電エネルギー量を
前回の通電サイクルにおける同一発熱抵抗体の通
電エネルギー量のみによつてでなく、さらにそれ
に隣接する発熱抵抗体の通電エネルギー量をも参
照して制御するようにしたものである。このため
第７図においては、RAM４からの前回の通電サ
イクルにおける通電エネルギー量を示すデータ
M₁，M₂を、タイミングコントローラ６によつて
制御されるデイマルチプレクサ７１に加え、画信
号データＧに対応する発熱抵抗体およびそれに隣
接する発熱抵抗体の各々の通電エネルギー量を示
すデータB₁，B₂およびA₁，A₂，C₁，C₂に振分け
て、画信号データＧとともにアドレスデコーダ７
２へ入力する。アドレスデコーダ７２の出力は、
ROM３のアドレスデータとなる。ここで、デー
タA₁，A₂，B₁，B₂，C₁，C₂と、ROM３の出力
データO₁，O₂との対応関係は例えば真理値表(4)
のように定められる。

【表】

〔考案の効果〕

上述の構成をとることにより、この考案は通電
エネルギー量（例えば通電時間）をより細かく、
例えばその制御を段階的に行なう場合、３段階以
上に制御することが可能であり、原理的に２段階
の制御しかできない従来の方式に比べて記録濃度
をより均一にでき、特に高速記録を行なう場合、
その効果は顕著である。

【図面の簡単な説明】

第１図はこの考案の実施例に係る感熱記録装置
の構成図、第２図は第１図の動作を示すタイムチ
ヤート、第３図は第１図におけるサーマルヘツド
制御回路およびサーマルヘツドの構成例を示す
図、第４図は第３図の動作を示すタイムチヤー
ト、第５図はサーマルヘツド制御回路の参考例を
示す図、第６図は第５図の場合の動作を示す図、
第７図は参考例に係る感熱記録装置の構成図、第
８図および第９図は第７図の動作を説明するため
の図、第１０図は参考例の要部の構成を示す図で
ある。 １……画信号入力端子、２……アドレスデコー
ダ、３……ROM（通電エネルギー量選択手段）、
４，４₁，４₂……RAM（通電エネルギー量記憶手
段）、７……サーマルヘツド制御回路（通電エネ
ルギー量制御手段）、８……サーマルヘツド。

Claims (1)

1. 【実用新案登録請求の範囲】 配列された複数個の発熱抵抗体に対して画信号
   データに応じて選択的に通電を行なう通電サイク
   ルを繰返して、これらの発熱抵抗体と対向して相
   対的に移動する感熱紙に記録を行なう感熱記録装
   置において、 前記各発熱抵抗体の通電エネルギー量を示すデ
   ータをそれぞれ２ビツト以上のデイジタルデータ
   として記憶する通電エネルギー量記憶手段と、こ
   の通電エネルギー量記憶手段の出力データと前記
   画信号データとに基いて前記各発熱抵抗体の次の
   通電サイクルにおける通電エネルギー量を選択し
   てそのデータを前記通電エネルギー量記憶手段に
   与える通電エネルギー量選択手段と、 前記通電エネルギー量記憶手段の出力データに
   従つて前記各発熱抵抗体の通電エネルギー量を制
   御する通電エネルギー量制御手段とを具備するこ
   とを特徴とする感熱記録装置。