JPS6347634B2 - - Google Patents

Description

【発明の詳細な説明】

〔発明の技術分野〕 この発明は、高速かつ記録濃度が安定な記録を
可能とした感熱記録装置に関する。 〔発明の技術的背景とその問題点〕 感熱記録装置は通常、多数の発熱抵抗体を一列
に配列し、それらに画信号データに応じて選択的
に通電を行なうという通電動作をライン毎に繰返
して発熱抵抗体を発熱させ、それにより発熱抵抗
体に対向してこの配列方向と直交する方向に相対
的に移動する感熱紙に画像を記録するものであ
る。 このような感熱記録装置は、メンテナンスの容
易性、清浄性、無騒音などの特長を有する反面、
記録密度の高密度化が難しいという問題がある。
すなわち、記録密度を高くしていくと、近接する
発熱抵抗体が発熱している場合には、注目する発
熱抵抗体の周辺の熱抵抗が高くなるため、注目す
る発熱抵抗体の温度は単独で発熱を行なつている
ときよりも高くなる。従つて、近接する発熱抵抗
体の通電状況に応じて発熱抵抗体の温度が異なる
ことになり、記録濃度の不均一を招く。特に、高
速記録時では近接する発熱抵抗体がすべて通電さ
れるようなサイクルが連続する場合、発熱抵抗体
の温度が異常に上昇することがあり、発熱抵抗体
の寿命を短くする原因ともなる。 しかし、現在までの感熱記録装置においては、
発熱抵抗体に与えられる通電エネルギーは、近接
する発熱抵抗体の発熱の如何にかかわらず一定で
あつた。 〔発明の目的〕 この発明の目的は、記録濃度をできるだけ均一
に保ちながら、高密度かつ高速な記録を行なうこ
とができる感熱記録装置を提供することにある。 〔発明の概要〕 この発明は、各発熱抵抗体に加えられる通電エ
ネルギーを、少なくとも当該発熱抵抗体に対応す
る画信号データと当該発熱抵抗体に近接する発熱
抵抗体に対応する画信号データとに基いて決定す
ることを骨子としている。すなわち、各発熱抵抗
体に対応する画信号データと当該発熱抵抗体に近
接する発熱抵抗体に対応する画信号データとに基
いて、各発熱抵抗体に与えるべき通電エネルギー
を決定し通電エネルギーデータとして出力する通
電エネルギー決定手段と、この通電エネルギーデ
ータに応じて各発熱抵抗体に加える通電エネルギ
ーを制御する通電エネルギー制御手段とを備えた
ことを特徴とする。 〔発明の効果〕 この発明によれば、画信号データに応じて、注
目する発熱抵抗体の近傍には記録される発熱抵抗
体のない単独記録の場合や、注目する発熱抵抗体
に隣接する複数の発熱抵抗体が空間的に連続して
記録されるいわゆるオールマーク記録の場合に対
して、それぞれ適切な通電エネルギーを与えるこ
とが可能であり、近接する発熱抵抗体の発熱の如
何を問わず発熱抵抗体に与える通電エネルギーが
一定である従来の方式と比較して記録濃度をより
均一にでき、特に記録密度が高い場合、また高速
記録を行なう場合に、その効果は顕著である。 〔発明の実施例〕 第１図はこの発明の一実施例を示したもので、
入力端子１には画信号データＧが入力される。シ
フトレジスタ２は、この画信号データＧをクロツ
ク信号CLK１によつてシリアルに入力し、例え
ば３ビツトずつ並列に出力端子Ｓ１，Ｓ２，Ｓ３
へ出力するもので、その各出力はラツチ３にラツ
チパルスLPOによつてラツチされ、ROM４へア
ドレスデータA₁，A₂，A₃として与えられる。
ROM４は、各アドレス領域にそのアドレスをア
クセスするためのアドレスデータに対応して通電
エネルギーを示すデータを例えば２ビツトのデジ
タルデータとして記憶したもので、シフトレジス
タ２、ラツチ３とともに通電エネルギー決定手段
を構成している。 ここで、ROM４のアドレスデータA₁，A₂，
A₃と出力データO₁，O₂との間には、真理値表(1)
に示すような特定の対応関係が定められている。

【表】 ROM４の出力データO₁，O₂は、RAM５へ入
力される。RAM５は、ROM４の出力データO₁，
O₂をサーマルヘツド９を制御するサーマルヘツ
ド制御回路８を与える１回の記録における通電エ
ネルギーを示すデータN₁，N₂として記憶するも
のである。アドレスカウンタ６はRAM５のアド
レス指定を行なうもので、タイミングコントロー
ラ７はシフトレジスタ２、ラツチ３、ROM４、
RAM５およびアドレスカウンタ６の動作をコン
トロールするものである。 次に、第１図の動作を第２図のタイムチヤート
を用いて説明する。まず最初、タイミングt₁でア
ドレスカウンタ６へリセツト信号RESが与えら
れ、RAM５の“０”アドレスが指定される。次
にタイミングt₂でクロツク信号CLK１によつて画
信号データＧの最初のデータG₁がシフトレジス
タ２の出力端子S₁に出力され、続いてタイミング
t₃でラツチパルスLPOによつてラツチ３に並列に
ラツチされて、ROM４のアドレスを指定する。
ROM４のこのアドレスの内容は、タイミングt₄
でROM４を選択するためのチツプセレクト信号
CS１およびリード指令信号RDによつて読出され
る。このROM４の出力データO₁，O₂は、タイミ
ングt₅でRAM５を選択するためのチツプセレク
ト信号２およびリード／ライト切替信号
により書込みモードに設定されたRAM５の
“０”アドレスへ書込まれる。このようにして第
１回目の書込みサイクルが完了する。次にタイミ
ングt₆でアドレスカウンタ６へクロツク信号CLK
２が１個送られ、RAM５の“１”アドレスが指
定されて同様な動作が繰返され、第２回目の書込
みサイクルが完了する。ただしこの場合には、シ
フトレジスタ２には画信号データＧの第２番目の
データG₂と、前回入力された最初のデータG₁が
蓄えられており、G₁とG₂がそれぞれシフトレジ
スタ２の出力端子S₂，S₁に出力され、ROM４の
アドレスを指定する。同様に、第３回目の書込み
サイクルでは、画信号データＧの最初のデータ
G₁と第２番目のデータG₂と第３番目のデータG₃
とが、それぞれシフトレジスタ２の出力端子S₃，
S₂，S₁に出力されてROM４のアドレスを指定す
る。 このようにして、第ｉ回目の書込みサイクルで
は、画信号データＧの第ｉ−２番目、第ｉ−１番
目、第ｉ番目のデータGi_-2，Gi_-1，Giがそれぞれ
シフトレジスタの出力端子S₃，S₂，S₁に出力され
てROM４のアドレスが指定され、１ライン分の
画信号データが入力されて全書込みサイクルが終
了した時点では、RAM５には１回目の記録にお
ける発熱抵抗体に加えられる通電エネルギーを示
すデータが記憶され終つたことになる。ただし、
この場合、真理値表(1)で分るように、RAM５の
“０”アドレスに書込む際にはA₂＝０であるから
RAM５の“０”アドレスのデータは常に０であ
り、前記通電エネルギーを示すデータはRAM５
の“１”アドレス以後に収納されている。 以下、第２ライン目およびそれ以降の画信号デ
ータが入力されるときも、全く同様な動作が行な
われる。 第３図にサーマルヘツド制御回路８およびサー
マルヘツド９の具体的な構成例を示す。サーマル
ヘツド制御回路８は第１図のRAM５の出力デー
タN₁，N₂を通電エネルギー量情報を含む画信号
データに変換して取出すためのデコーダ１１およ
びマルチプレクサ１２と、タイミングコントロー
ラ１３からなる。一方、サーマルヘツド９はこの
例では一列に配列された多数の発熱抵抗体２１
と、これらに個別に接続された駆動回路２２、お
よびサーマルヘツド制御回路８よりシリアルに入
力される画信号データを駆動回路２２へ並列に分
配する、発熱抵抗体２１の本数と同数段のラツチ
機能を有するシフトレジスタ２３からなり、これ
らの構成要素を例えばセラミツク基板上に集積し
て構成される。なお、２４，２５，２６はシフト
レジスタ２３における画信号データＹ、クロツク
パルスCK、ラツチパルスLPの各入力端子であ
る。また直流電源３０はサーマルヘツド９の駆動
電源である。 第３図の動作を第４図のタイムチヤートを用い
て説明する。サーマルヘツド制御回路８に入力さ
れたRAM５の出力データN₁，N₂は、デコーダ
１１によつて真理値表(2)に示すように、N₁＝N₂
＝“０”の場合を除いていずれか１ビツトのみが
“１”で他の２ビツトは“０”となる３ビツトの
データQ₁，Q₂，Q₃に変換される。

【表】 このデコーダ１１の出力データQ₁，Q₂，Q₃は
マルチプレクサ１２に入力される。マルチプレク
サ１２では真理値表(3)に示すように、タイミング
コントローラ１３から与えられる２ビツトのセレ
クト信号S₁，S₂に従つて、デコーダ１１の出力デ
ータQ₁，Q₂，Q₃の１ビツトが選択されて出力デ
ータＹとして取出される。

【表】 ここで、RAM５に記憶された１回の記録にお
ける通電エネルギーを示すデータは順次データ
N₁，N₂として読出されるのであるが、その読出
しは第４図に，，で示すように３回繰返し
て行なわれ、その各読出しサイクル毎にマルチプ
レクサ１２へのセレクト信号SE₁，SE₂が切換わ
る。すなわち、RAM５の１回目の読出しサイク
ルでは、セレクト信号SE₁，SE₂がSE₁＝“１”、
SE₂＝“０”となつて、マルチプレクサ１２でデ
ータQ₁が順次選択され、シフトレジスタ２３へ
クロツクパルスCKによつてシリアルに入力され
る。データQ₁が全てシフトレジスタ２３に入力
されると、シフトレジスタ２３に第１のラツチパ
ルスLP₁が与えられ、第２のラツチパルスLP₂が
与えられるまでのT₁時間ラツチされる。これに
よつて、発熱抵抗体２１はシフトレジスタ２３の
“１”（マークデータ）がラツチされたビツトに対
応するもののみ駆動回路２２を介してT₁時間通
電される。RAM５の２回目の読出しサイクル
では、セレクト信号SE₁，SE₂がSE₁＝“０”、SE₂
＝“１”となつてマルチプレクサ１２でデータQ₂
が順次選択され、シフトレジスタ２３へ同様に入
力されて、第２のラツチパルスLP₂により第３の
ラツチパルスLP₃が与えられるまでのT₂時間
（T₁＜T₂）ラツチされる。これにより発熱抵抗体
２１はT₂時間通電される。 次にRAM５の３回目の読出しサイクルで
は、セレクト信号SE₁，SE₂がSE₁＝“１”、SE₂＝
“１”となつてマルチプレクサ１２でデータQ₃が
選択され、第３のラツチパルスLP₃により第４の
ラツチパルスLP₄が与えられるまでのT₃時間
（T₃＞T₂）ラツチされることにより、発熱抵抗体
２１はT₃時間通電される。 こうして１通電サイクルの通電、つまり１ライ
ン分の記録が終了し、以後RAM５から次の通電
サイクルにおける通電エネルギー量を示すデータ
が入力される毎に、同様な動作が繰返されて画像
記録が行なわれる。 以上のように、この例では１回の記録が通電時
間の異なる３種の時間帯に分けて行なわれ、各発
熱抵抗体２１はそれ自身に対応する画信号データ
と隣接する発熱抵抗体に対応する画信号データに
応じて選択された時間帯で、T₁，T₂，T₃のいず
れかの時間だけ通電される。真理値表(1)〜(3)より
（ｎ＋１）回目およびｎ回目の通電サイクルの
各々における通電時間Ｔ（ｎ−１）、Ｔ（ｎ）の関
係を整理して示すと、次のようになる。

【表】 なお、第３図におけるデコーダ１１およびマル
チプレクサ１２の部分を第５図に示すような２入
力のマルチプレクサ５１に置換え、第６図に示す
ようにRAM５からデータN₁，N₂を２回繰返し
て読出し、マルチプレクサ５１をセレクト信号
SEで制御して、第１回目の読出しサイクルで
はデータN₁を選択し、第２回目の読出しサイク
ルではデータN₂を選択してシフトレジスタ２
３に供給してもよい。この場合、シフトレジスタ
２３においてラツチパルスLP₁，LP₂，LP₃によ
りデータN₁，N₂を各々T₁、T₂時間だけラツチす
れば、T₁、T₂の代数和で通電エネルギー量（通
電時間）が制御される。すなわち、例えばN₁＝
“１”、N₂＝“０”のときは全通電時間はT₁、N₁
＝“０”、N₂＝“１”のときはT₂、N₁＝“１”、N₂
＝“１”のときはT₁＋T₂＝T₃となつて、先と同
様な結果を得ることができる。 また、シフトレジスタ２３を複数のグループ
SR₁〜SR_oに分割して、グループ毎に出力の送出
を制御する制御端子（DisableまたはEnable端
子）２７₁〜２７ｎを設け、これらの端子２７₁〜
２７ｎに適当なパターンで信号を供給することに
より、発熱抵抗体２１に対し全て同時にでなく、
グループR₁〜R_o単位で通電を行なつてもよい。
さらに、サーマルヘツド９としては第３図のよう
なものに限らず、通常のダイオードマトリクス方
式のものを用いてもよい。 次に、第７図を参照してこの発明の他の実施例
を説明する。感熱記録においては、記録速度の高
速化を図るべく通電動作と通電動作との時間間隔
（通電間隔）を短くしてゆくと、発熱抵抗体に熱
が蓄積されて発熱抵抗体の温度が上昇し続ける現
象を生じる。このため、続けて通電が行なわれた
発熱抵抗体は、そうでないものに比べてその温度
が高くなり、記録濃度の不均一を招く他、発熱抵
抗体自身の寿命を短くする原因ともなる。 この実施例は、この点を考慮してなされたもの
で、各発熱抵抗体の通電エネルギーを記録を行な
おうとしているライン（現ライン）の画信号デー
タだけでなく、さらに前回記録したライン（前ラ
イン）の中の注目ビツトとそれに近接するビツト
の画信号データをも参照して制御するようにした
ものである。このため第７図においては、入力端
子１から入力される画信号データＧをクロツク信
号CLK１によつてシフトレジスタ２に入力する
と同時に、発熱抵抗体の総数と同一のビツト数を
持つシフトレジスタ７１に入力する。またクロツ
ク信号CLK１によつて、シフトレジスタ７１に
蓄積されていた前ラインの画信号データをシフト
レジスタ７２へ順次出力する。このようにしてシ
フトレジスタ２およびシフトレジスタ７２に蓄積
された現ライン及び前ラインの画信号データは、
ラツチ３にラツチパルスLPOによつてラツチさ
れ、ROM４のアドレスをA₁〜A₆によつて指定す
る。ここで現ラインの画信号データA₁，A₂，A₃
および前ラインの画信号データA₄，A₅，A₆と
ROM４の出力データO₁，O₂との対応関係は、例
えば真理値表(4)のように定められる。また第７図
の場合のタイムチヤートは、第１図の場合と同様
第２図によつて示される。

【表】 このように、第７図の実施例によれば現ライン
の画信号データの他に、前ラインにおける画信デ
ータをも通電エネルギーを決定するためさらに良
好な通電エネルギーの制御を行なうことができ
る。例えば、第８図に示すような画信号データに
よつて記録を行なう場合、発熱抵抗体に対し現ラ
インLnの画点８１で与える通電エネルギーは、
第１図の実施例では最も通電時間の長いT₃とな
るが、第７図の実施例によればT₂である。また
画点８２で与える通電エネルギーは、従来の前ラ
インのみを参照する方式では何の制御も受けない
が、この発明においては第１図の実施例ではT₁
へ、第７図の実施例ではT₂へと制御されること
になる。ただし第８図で前ラインLn_-1での画信
号データを示す丸印の中で斜線をほどこしたもの
は、印字情報を持つたものである。 この発明は種々変形して実施が可能であり、例
えば実施例では通電エネルギーを示すデータを２
ビツト表現としたが、２ビツト以上であれば何ビ
ツトでもよく、多ビツトとなるほど、より細かな
通電エネルギーの制御が可能である。 また、通電エネルギーの制御手段は、通電時間
を変えるものに限られず、例えば発熱抵抗体への
印加電圧あるいは電流を変えるものであつてもよ
いことは勿論である。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る感熱記録装
置の構成図、第２図は第１図の動作を示すタイム
チヤート、第３図は第１図におけるサーマルヘツ
ド制御回路およびサーマルヘツドの構成を示す
図、第４図は第３図の動作を示すタイムチヤー
ト、第５図はサーマルヘツド制御回路の他の構成
例を示す図、第６図は第５図の場合の動作を示す
図、第７図はこの発明の他の実施例に係る感熱記
録装置の構成図、第８図は同実施例の動作を説明
するための図である。 １……画信号データ入力端子、２……シフトレ
ジスタ、３……ラツチ、４……ROM（通電エネ
ルギー決定手段）、５……RAM、８……サーマ
ルヘツド制御回路（通電エネルギー制御手段）、
９……サーマルヘツド。

Claims (1)

1. 【特許請求の範囲】 １ 配列された複数個の発熱抵抗体に対して画信
   号データに応じて選択的に通電を行なう通電動作
   をライン毎に繰返して、これらの発熱抵抗体と対
   向して相対的に移動する感熱紙に記録を行なう感
   熱記録装置において、 少なくとも当該発熱抵抗体に対応する画信号デ
   ータと当該発熱抵抗体に近接する発熱抵抗体に対
   応する画信号データが並列にアドレスデータとし
   て与えられこのアドレスデータに対応した通電エ
   ネルギーを示すデータをデジタルデータとして出
   力するリードオンリメモリを含む通電エネルギー
   決定手段と、 この通電エネルギー決定手段からの出力データ
   を通電エネルギーを示すデータとして記憶するラ
   ンダムアクセスメモリと、 このランダムアクセスメモリからの出力データ
   を通電エネルギー量情報を含む画信号データに変
   換して取出すためのマルチプレクサを含むサーマ
   ルヘツド制御回路よりなる通電エネルギー制御手
   段と、 この通電エネルギー制御手段からの画信号デー
   タに応じて、配列された複数個の発熱抵抗体に選
   択的に通電を行なうシフトレジスタを含むサーマ
   ルヘツドとを具備することを特徴とする感熱記録
   装置。 ２ 通電エネルギー決定手段のリードオンリメモ
   リのアドレスデータとして、現ラインおよび前ラ
   インにおける当該発熱抵抗体に対応する画信号デ
   ータと当該発熱抵抗体に近接する発熱抵抗体に対
   応する画信号データよりなるアドレスデータを用
   いることを特徴とする特許請求の範囲第１項記載
   の感熱記録装置。