JPS6258587B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は、高速かつ記録濃度の安定な記録が
可能な感熱記録装置に関する。 フアクシミリにおける画像記録装置や各種プリ
ンタ等で感熱記録装置が多用されるようになつて
きた。感熱記録装置は通常、多数の発熱抵抗体を
一列に配列し、それらに画信号データに応じて選
択的に通電を行なうという通電サイクルを繰返し
て発熱抵抗体を発熱させ、それにより発熱抵抗体
に対向してこの配列方向と直交する方向に相対的
に移動する感熱紙に画像を記録するものである。 このような感熱記録装置は、メンテナンスの容
易性、清浄記録、無騒音などの特長を有する反
面、発熱抵抗体の蓄熱効果のため、記録速度の高
速化が難しいという問題がある。すなわち、高速
化を図るべく通電サイクルと通電サイクルとの時
間間隔（通電間隔）を短くしてゆくと、前回の通
電サイクルで通電された発熱抵抗体に再び通電を
した場合、前回の通電サイクルで生じた熱が十分
放熱されないうちに新たな通電を行なうことにな
つてその温度が上昇し続ける。従つて、２回以上
の通電サイクルにわたつて連続的に通電する場合
と、そうでない場合とでは発熱抵抗体の温度が異
なることになり、記録濃度の不均一を招く。特に
前者の場合は、発熱抵抗体の温度が異常に上昇す
ることがあり、発熱抵抗体の寿命を短くする原因
ともなる。さらに前回の通電サイクルにおける熱
が次の通電サイクルまで残ることによつて、画信
号データがスペースデータで感熱紙上の発色させ
るべきでない個所まで発色させてしまい、虚像が
生じることもある。 このような点を解決するため、各々の発熱抵抗
体について、画信号データとしてマークデータが
連続して到来したときは、スペースデータに続い
てマークデータが到来したときより通電時間を短
くする方式が提案されている（特公昭55−
48631）。すなわち、前回の通電サイクルの通電の
有無に応じて次回の通電サイクルの通電時間を２
段階に切換えるものである。 この方式によれば前述した欠点がある程度は緩
和されるが、実際には、特に高速記録時には発熱
抵抗体の温度の履歴が種々異なつてくるため、依
然として記録濃度の不均一が生じる。これは特に
フアクシミリにおける画像記録装置のように、文
字のみならず写真画のようなものを含むあらゆる
画像を記録するものの場合、高品質な画像を得る
上で無視できない問題となる。 一方、フアクシミリ、特にデイジタル伝送のフ
アクシミリでは、伝送速度を速くするため情報圧
縮を行なう関係上、第１図ａに示すように送信側
から伝送されてくる画信号データＧの１ライン毎
の伝送時間Taは一定でなく、これも記録濃度の
不均一の原因となる。すなわち、第１図ａの画信
号データＧに対して、感熱記録装置では同図ｂの
Ｔに示す期間に発熱抵抗体に通電をして記録を行
なうことになるが、伝送時間Taが変化すると通
電周期Tbも変化する。ここで、通電周期と記録
濃度との間には第２図のような非線形の関係があ
り、通電周期がある一定値Tcより長い場合は記
録濃度はほぼ一定となるが、Tcより短くなると
記録濃度は急激に上昇する。このようなことか
ら、前回の通電サイクルにおける通電の有無のみ
に応じて次回の通電サイクルにおける通電時間を
切換える前述の方式では、画信号データの伝送時
間の変化による記録濃度の変化に全く対応できな
い。 この発明は上記の点に鑑みてなされたもので、
その目的は記録濃度をできるだけ均一に保ちなが
ら、高速記録を行なうことができるフアクシミリ
の画像記録装置に適した感熱記録装置を提供する
ことにある。 この発明は、各発熱抵抗体の前回の通電サイク
ルにおける通電エネルギー量および画信号データ
の伝送時間に応じて次回の通電サイクルにおける
通電エネルギー量を選択することを骨子としてい
る。さらに具体的には、画信号データの１ライン
毎の伝送時間を検出してその伝送時間に関するデ
ータを出力する伝送時間検出手段と、各発熱抵抗
体の各通電サイクルにおける通電エネルギー量を
示すデータを順次記憶する通電エネルギー量記憶
手段と、この記憶手段の出力データと画信号デー
タおよび伝送時間検出手段の出力データに基づい
て各発熱抵抗体の次回の通電サイクルにおける通
電エネルギー量を選択するとともに、選択した通
電エネルギー量を示すデータを前記通電エネルギ
ー量記憶手段に与える通電エネルギー量選択手段
と、通電エネルギー量記憶手段の出力データに従
つて各発熱抵抗体の通電エネルギー量を制御する
通電エネルギー量制御手段とを備えたことを特徴
とする。 この発明によれば、通電エネルギー量（例えば
通電時間）をより細かく、例えばその制御を段階
的に行なう場合、３段階以上に制御することが可
能であり、原理的に２段階の制御しかできない従
来の方式に比べて記録濃度をより均一にでき、特
に高速記録を行なう場合、その効果は顕著であ
る。また、通電エネルギー量を前回の通電サイク
ルにおける通電エネルギー量のみならず、画信号
データの伝送時間をも参照して選択するため、伝
送時間の変化、換言すれば通電周期の変化による
記録濃度の変化をも防止できる。 以下、この発明の実施例を図面を参照して説明
する。 第３図はこの発明の一実施例を示したもので、
第１の入力端子１には画信号データＧがシリアル
に入力され、第２の入力端子２には画信号データ
Ｇの各ラインの先頭位置を示す同期信号が
入力される。同期信号は伝送時間検出回路
３に導かれ、ここで画信号データＧの１ライン毎
の伝送時間に関するデータＰが作られる。 第４図に伝送時間検出回路３の構成例を示す。
端子１１（第２の入力端子２）に入力される同期
信号はカウンタ１２のロード端子１３に与
えられ、カウンタ１２の内容を零にセツトする。
デコーダ１４はカウンタ１２が零にセツトされる
と“０”を出力し、インバータ１５を介して
ANDゲート１６を開く。これにより端子１７に
加えられるクロツクパルスCKがカウンタ１２に
入力され、カウンタ１２がカウントを開始し、画
信号データＧの伝送時間を計測する。カウンタ１
２の内容が第２図のTcに相当する値になるとデ
コーダ１４が“１”を出力し、カウンタ１２が停
止する。デコーダ１４の出力は次の同期信号
でラツチ回路１８にラツチされ、ラツチ回
路１８の出力が端子１９にデータＰとして出力さ
れる。従つて、画信号データＧの１ライン毎の伝
送時間、つまり同期信号の間隔がTcに達し
たとき“１”、達しないときは“０”のデータＰ
が得られる。 アドレスデコーダ４は、画信号データＧと以前
の通電サイクルにおける通電エネルギーを示すデ
ータM₁，M₂および検出回路３の出力データＰを
符号変換するもので、その出力はROM５へアド
レスデータとして与えられる。ROM５は、各ア
ドレス領域にそのアドレスをアクセスするための
アドレスデータに対応した通電エネルギー量を示
すデータを例えば２ビツトのデイジタルデータと
して記憶したもので、アドレスデコーダ４ととも
に通電エネルギー量選択手段を構成している。 ここで、データM₁，M₂，Ｇ，ＰとROM５の出
力データO₁，O₂との間には、真理値表(1)に示す
ような特定の関係が定められている。

【表】 但し、Ｇ＝“０”の場合はO₁＝“０”、O₂＝
“０”となる。 なお、アドレスデコーダ４は必らずしも必要で
なく、データＧ，Ｐ，M₁，M₂をROM５へそのま
まアドレスデータとして与えてもよい。 ROM５の出力データO₁，O₂はRAM６へ入力さ
れる。RAM６はROM５の出力データO₁，O₂をサ
ーマルヘツド１０を制御するサーマルヘツド制御
回路９へ与える１回の通電サイクルにおける通電
エネルギーを示すデータN₁，N₂として記憶する
もので、その出力データはアドレスデコーダ４へ
も前回の通電エネルギー量を示すデータM₁，M₂
として与えられる。アドレスカウンタ７はRAM
６のアドレス指定を行なうもので、タイミングコ
ントローラ８は伝送時間検出回路３、アドレスデ
コーダ４、ROM５、RAM６およびアドレスカウ
ンタ７の動作をコントロールするものである。 次に、第３図の動作を第５図のタイムチヤート
を用いて説明する。まず最初、ライト／リード切
換信号ＲによりRAM６が読出しモードに設定
されるとともにタイミングt₁でアドレスカウンタ
７へリセツト信号RESが与えられ、RAM６の
“０”アドレスが指定される。次にタイミングt₂
でRAM６を選択するためのチツプセレクト信号
２によりRAM６の“０”アドレスの内容が読
出され、アドレスデコーダ４へデータM₁，M₂と
して与えられる。このときストローブ信号
によつて画信号データＧの最初の１ビツトと伝送
時間検出回路３の出力データＰおよびRAM６の
“０”アドレスから読出されたデータM₁，M₂がア
ドレスデコーダ４にラツチされ、このアドレスデ
コーダ４の出力データによりROM５のアドレス
指定が行なわれて、このアドレス内容がタイミン
グt₃でROM５を選択するためのチツプセレクト
信号１およびリード指令信号RDによつて読出
される。このROM５の出力データO₁，O₂タイミ
ングt₄でチツプセレクト信号２により再び選
択され、かつリード／ライト切換信号Ｒにより
書込みモードに設定されたRAM６の“０”アド
レスへ書込まれる。次にタイミングt₅でアドレス
カウンタ７へクロツク信号CKが１個送られ、
RAM６の“１”アドレスが指定されて、同様な
動作が繰返される。このようにして、入力端子１
に画信号データＧが１ビツト入力される毎に
RAM６の読出し動作、ROM５の読出し動作およ
びRAM６の書込み動作が繰返し行なわれ、１ラ
イン分の画信号データが入力され終つた時点で
は、RAM６には１回目の通電サイクルにおける
各発熱抵抗体の通電エネルギーが記憶され終つた
ことになる。この場合、真理値表(1)から分るよう
に１回目の通電サイクルにおける通電エネルギー
を示すデータN₁，N₂は、データM₁，M₂が常にM₁
＝M₂＝“０”であるから、常にN₁＝N₂＝“０”（Ｇ
＝“０”）またはN₁＝N₂＝“１”（Ｇ＝“１”）であ
る。 次に、入力端子１に２ライン目の画信号データ
Ｇが入力されるときにも同様な動作が行なわれる
が、その場合RAM６には１回目の通電サイクル
における通電エネルギーを示すデータが既に記憶
されているため、このデータが前回の通電サイク
ルにおける通電エネルギーを示すデータM₁，M₂
として、伝送時間検出回路３の出力データととも
にアドレスデコーダ４に与えられることにより、
これらのデータM₁，M₂，Ｐに基づいて最適に選
ばれた通電エネルギー量を示すデータO₁，O₂が
ROM５から出力され、かつこのデータO₁，O₂が
RAM６に新たに書込まれることになる。以下、
第３ライン目以降の画信号データＧが入力される
ときにも全く同様な動作が行なわれる。 そして、RAM６に記憶された１通電サイクル
における通電エネルギー量を示すデータN₁，N₂
はサーマルヘツド制御回路９に入力され、データ
N₁，N₂に従つてサーマルヘツド１０における各
発熱抵抗体の通電エネルギー量が制御される。 第６図にサーマルヘツド制御回路９およびサー
マルヘツド１０の具体的な構成例を示す。サーマ
ルヘツド制御回路９は第３図のRAM６の出力デ
ータN₁，N₂を通電エネルギー量情報を含む画信
号データに変換して取出すためのデコーダ２１お
よびマルチプレクサ２２と、タイミングコントロ
ーラ２３からなる。一方、サーマルヘツド１０は
この例では一列に配列された多数の発熱抵抗体３
１と、これらに個別に接続された駆動回路３２、
およびサーマルヘツド制御回路９よりシリアルに
入力される画信号データを駆動回路３３へ並列に
分配する。発熱抵抗体３１の本数と同数段のラツ
チ機能を有するシフトレジスタ３３からなり、こ
れらの構成要素を例えばセラミツク基板上に集積
して構成される。なお、３４，３５，３６はシフ
トレジスタ３３における画信号データＹ、クロツ
クパルスCK、ラツチパルスLPの各入力端子であ
る。また直流電源４０はサーマルヘツド１０の駆
動電源である。 第６図の動作を第７図のタイムチヤートを用い
て説明する。サーマルヘツド制御回路９に入力さ
れたRAM６の出力データN₁，N₂は、デコーダ１
１によつて真理値表(2)に示すように、N₁＝N₂＝
“０”の場合を除いていずれか１ビツトのみが
“１”で他の２ビツトは“０”となる３ビツトの
データQ₁，Q₂，Q₃に変換される。

【表】 このデコーダ２１の出力データQ₁，Q₂，Q₃は
マルチプレクサ２２に入力される。マルチプレク
サ２２では真理値表(3)に示すように、タイミング
コントローラ２３から与えられる２ビツトのセレ
クト信号S₁，S₂に従つて、デコーダ２１の出力デ
ータQ₁，Q₂，Q₃の１ビツトが選択されて出力デ
ータＹとして取出される。

【表】 ここで、RAM６に記憶された１通電サイクル
における通電エネルギー量を示すデータは順次デ
ータN₁，N₂として読出されるのであるが、その
読出しは第７図に，，で示すように３回繰
返して行なわれ、その各読出しサイクル毎にマル
チプレクサ２２へのセレクト信号S₁，S₂が切換わ
る。すなわち、RAM６の１回目の読出しサイク
ル１では、セレクト信号S₁，S₂がS₁＝“１”、S₂＝
“０”となつて、マルチプレクサ２２でデータQ₁
が順次選択され、シフトレジスタ３３へクロツク
パルスCKによつてシリアルに入力される。デー
タQ₁が全てシフトレジスタ３３に入力される
と、シフトレジスタ３３に第１のラツチパルス
LP₁が与えられ、第２のラツチパルスLP₂が与え
られるまでのT₁時間ラツチされる。これによつ
て、発熱抵抗体３１はシフトレジスタ３３の
“１”（マークデータ）がラツチされたビツトに対
応するもののみ駆動回路３２を介してT₁時間通
電される。RAM６の２回目の読出しサイクル
では、セレクト信号S₁，S₂がS₁＝“０”、S₂＝
“１”となつてマルチプレクサ２２でデータO₂が
順次選択され、シフトレジスタ３３へ同様に入力
されて、第２のラツチパルスLP₂により第３のラ
ツチパルスLP₃が与えられるまでのT₂時間（T₁＜
T₂）ラツチされる。これにより発熱抵抗体３１は
T₂時間通電される。次にRAM６の３回目の読出
しサイクルでは、セレクト信号S₁，S₂がS₁＝
“１”、S₂＝“１”となつてマルチプレクサ２２で
データQ₃が選択され、第３のラツチパルスLP₃に
より第４のラツチパルスLP₄が与えられるまでの
T₃時間（T₃＞T₂）ラツチされることにより、発熱
抵抗体３１はT₃時間通電される。 こうして１通電サイクルの通電、つまり１ライ
ン分の記録が終了し、以後RAM６から次の通電
サイクルにおける通電エネルギー量を示すデータ
が入力される毎に、同様な動作が繰返されて画像
記録が行なわれる。 以上のように、この例では各通電サイクルが通
電時間の異なる３種の時間帯に分けて行なわれ、
各発熱抵抗体３１は前回の通電サイクルにおける
通電エネルギー量（通電時間）に応じて選択され
た時間帯で、T₁、T₂、T₃のいずれかの時間だけ
通電される。真理値表(1)〜(3)より（ｎ−１）回目
およびｎ回目の通電サイクルの各々における通電
時間Ｔ（ｎ−１）、Ｔ（ｎ）の関係をＰ＝“０”、
Ｐ＝“１”各々の場合について整理して示すと、
次のようになる。

【表】 なお、第６図におけるデコーダ２１およびマル
チプレクサ２２の部分を第８図に示すような２入
力のマルチプレクサ５１に置換え、第９図に示す
ようにRAM６からデータN₁，N₂を２回繰返して
読出し、マルチプレクサ５１をセレクト信号Ｓで
制御して、第１回目の読出しサイクルではデー
タN₁を選択し、第２回目の読出しサイクルで
はデータN₂を選択してシフトレジスタ３３に供
給してもよい。この場合、シフトレジスタ３３に
おいてラツチパルスLP₁，LP₂，LP₃によりデータ
N₁，N₂を各々T₁、T₂時間だけラツチすれば、
T₁、T₂の代数和で通電エネルギー量（通電時
間）が制御される。例えばN₁＝“１”、N₂＝“０”
のときは全通電時間はT₁、N₁＝“０”、N₂＝“１”
のときはT₂、N₁＝“１”、N₂＝“１”のときはT₁＋
T₂＝T₃となつて、先と同様の結果を得ることが
できる。 また、シフトレジスタ３３を複数のグループ
SR₁〜SR_oに分割して、グループ毎に出力の送出
を制御する制御端子（DisableまたはEnable端
子）３７_１〜３７_oを設け、これらの端子３７_１
〜３７_oに適当なパターンで信号を供給すること
により、発熱抵抗体３１に対し全て同時にでな
く、グループR₁〜Ｒ_o単位で通電を行なつてもよ
い。さらに、サーマルヘツド１０としては第６図
のようなものに限らず、通常のダイオードマトリ
クス方式のものを用いてもよい。 次に、第１０図を参照してこの発明の他の実施
例を説明する。感熱記録装置では発熱抵抗体が６
本／mm、８本／mmといつた高密度で配列されるた
め、実際に各発熱抵抗体に通電を行なつて発熱さ
せる場合、その温度は近傍の、特に隣接する発熱
抵抗体の発熱の影響も受ける。この実施例はこの
点を考慮してなされたもので、各発熱抵抗体の通
電エネルギー量を画信号データの１ライン毎の伝
送時間と前回の通電サイクルにおける同一発熱抵
抗体の通電エネルギー量のみによつてでなく、さ
らにそれに隣接する発熱抵抗体の通電エネルギー
量をも参照して制御するようにしたものである。
このため第１０図においては、RAM６からの前
回の通電サイクルにおける通電エネルギー量を示
すデータM₁，M₂を、タイミングコントローラ８
によつて制御されるデイマルチプレクサ１０１に
加え、画信号データＧに対応する発熱抵抗体およ
びそれに隣接する発熱抵抗体の各々の通電エネル
ギー量を示すデータB₁，B₂およびA₁，A₂，C₁，
C₂に振分けて、画信号データＧおよび伝送時間
検出回路３の出力データＰとともにアドレスデコ
ーダ１０２へ入力する。アドレスデコーダ１０２
の出力はROM５のアドレスデータとなる。ここ
で、データA₁，A₂，B₁，B₂，C₁，C₂と、ROM５
の出力データO₁，O₂との対応関係は例えば真理
値表(4)のように定められる。

【表】

【表】 ただし、この表はＧ＝“１”の場合のみを示し
ており、Ｇ＝“０”の場合はすべてO₁＝“０”、O₂
＝“０”となる。また、データA₁，A₂とC₁，C₂と
が入れ替つてもO₁，O₂は同じ値をとる。 このようにした場合の連続した２回の通電サイ
クルにおける各発熱抵抗体の通電エネルギー量
（通電時間）の関係を、Ｐ＝“０”の場合について
模式的に示すと、第１１図ａ，ｂのようになる。
第１１図中の４種のシンボルと通電時間Ｔとの対
応関係は、第１２図ａ〜ｄに示される。今、第１
１図ｂの通電サイクルでP₃の位置の発熱抵抗体に
通電を行なう場合を考えると、その通電エネルギ
ー量b₃は第１１図ａの通電サイクルにおけるP₂、
P₃、P₄の位置の発熱抵抗体の通電エネルギー量
a₂，a₃，a₄によつて制御される。ここで、通電エ
ネルギー量a₂，a₃，a₄はデータA₁，A₂，B₁，B₂，
C₁，C₂に、またb₃はN₁，N₂に相当するから、真
理値表(2)(3)(4)の関係より、b₃は通電時間にして
T₂に設定されることになる。すなわち、b₃は前
回の通電サイクルにおける同一発熱抵抗体の通電
エネルギー量a₃が０（Ｔ＝０）であるため、先の
実施例に従えば通電時間にして最も長いT₃に設
定されるが、この実施例ではそれに隣接する発熱
抵抗体の前回の通電サイクルにおける通電エネル
ギー量a₂，a₄、特にa₄が大きいことにより、その
通電時間はT₃より若干短いT₂に設定されるので
ある。 このように、第１０図の実施例によれば通電す
べき発熱抵抗体に隣接する発熱抵抗体の発熱の影
響をも考慮した、より適切な通電エネルギー量の
制御が可能であり、記録濃度を一層均一にするこ
とができる。なお、この実施例の考えを拡張し、
通電すべき発熱抵抗体に隣接する発熱抵抗体のみ
ならず、その近傍のいくつかの発熱抵抗体の前回
の通電サイクルにおける通電エネルギー量を併せ
て参照すれば、さらに良好な通電エネルギー量の
制御を行なうことができる。 なお、第３図、第１０図の実施例では画信号デ
ータＧが入力されたとき、ROM５を介してRAM
６に通電エネルギー量を示すデータN₁，N₂を書
込んだ後、RAM６からデータN₁，N₂を読出して
発熱抵抗体の通電を行なつたが、第１３図に示す
ように２組のRAM６_１，６_２を設け、セレクタ
１３１，１３２によりRAM６_１，６_２から交互
にデータM₁，M₂とN₁，N₂とを得てもよい。すな
わち、ある通電サイクルではRAM６_１よりセレ
クタ１３２を介してデータM₁，M₂を読出し、第
３図におけるアドレスデコーダあるいは第１０図
におけるデイマルチプレクサ１０１に与え、それ
により得られたROM５の出力データをセレクタ
１３１を介してRAM６_１にデータN₁，N₂として
書込むとともに、RAM６_２よりセレクタ１３２
を介してデータN₁，N₂を読出し、サーマルヘツ
ド制御回路９に供給して、通電エネルギー量を制
御する。そして、次の通電サイクルではRAM６
_２よりデータM₁，M₂を読出し、RAM６_１よりデ
ータN₁，N₂を読出す。以下、通電サイクル毎に
セレクタ１３１，１３２を切換えて同様な動作を
繰返す。 このように第１３図の実施例では、前回の通電
サイクルにおける通電エネルギー量を示すデータ
M₁，M₂と画信号データＧおよび伝送時間検出回
路３の出力データＰに基づく次回の通電サイクル
における通電エネルギー量の選択およびそのデー
タN₁，N₂の記憶動作と、データN₁，N₂の読出し
およびそれに基づく通電エネルギー量の制御動作
とが時間的に並行して行なわれるので、フアクシ
ミリにおける画像記録装置のように画信号データ
Ｇが時系列で連続して入力される場合にも十分対
応が可能である。 この発明はその他種々変形して実施が可能であ
り、例えば通電エネルギー量記憶手段としては
RAMの代りにシフトレジスタを用いてもよい。 また、通電エネルギー量を示すデータを２ビツ
ト表現としたが、２ビツト以上であれば何ビツト
でもよく、多ビツトになる程より細かな通電エネ
ルギー量の制御が可能となることは勿論である。 また、通電エネルギー量の制御手段は、通電時
間を変えるものに限らず、例えば発熱抵抗体への
印加電圧あるいは電流を変えるものであつてもよ
い。 さらに、伝送時間検出回路として画信号データ
の１ライン毎の伝送時間が所定値Tc以上か否を
示すデータＰを出力するものを例示したが、伝送
時間を３種以上の範囲のどれに属するかを示すデ
ータを出力するようにすれば、さらに通電エネル
ギー量を細かく制御することができる。

【図面の簡単な説明】

第１図はフアクシミリにおける画信号データの
伝送形態と感熱記録における通電タイミングの関
係を示すタイムチヤート、第２図は感熱記録にお
ける通電周期と記録濃度との関係を示す図、第３
図はこの発明の一実施例に係る感熱記録装置の構
成図、第４図は第３図における伝送時間検出回路
の構成例を示す図、第５図は第３図の動作を示す
タイムチヤート、第６図は第３図におけるサーマ
ルヘツド制御回路およびサーマルヘツドの構成例
を示す図、第７図は第６図の動作を示すタイムチ
ヤート、第８図はサーマルヘツド制御回路の他の
構成例を示す図、第９図は第８図の場合の動作を
示す図、第１０図はこの発明の他の実施例に係る
感熱記録装置の構成図、第１１図および第１２図
は第１０図の動作を説明するための図、第１３図
はこの発明のさらに別の実施例の要部の構成を示
す図である。 １……画信号データ入力端子、２……同期信号
入力端子、３……伝送時間検出回路、４……アド
レスデコーダ、５……ROM（通電エネルギー量
選択手段）、６，６_１，６_２……RAM（通電エネ
ルギー量記憶手段）、９……サーマルヘツド制御
回路（通電エネルギー量制御手段）、１０……サ
ーマルヘツド、１２……カウンタ、１４……デコ
ーダ、１８……ラツチ回路。

Claims (1)

1. 【特許請求の範囲】 １ 配列された複数個の発熱抵抗体に対して伝送
   されてくる画信号データに応じて選択的に通電を
   行なう通電サイクルを繰返して、これらの発熱抵
   抗体と対向して相対的に移動する感熱紙に記録を
   行なう感熱記録装置において、前記画信号データ
   の１ライン毎の伝送時間を検出してその伝送時間
   に関するデータを出力する伝送時間検出手段と、
   前記各発熱抵抗体の各通電サイクルにおける通電
   エネルギー量を示すデータを順次記憶する通電エ
   ネルギー量記憶手段と、この記憶手段の出力デー
   タと前記画信号データおよび前記検出手段の出力
   データに基づいて前記各発熱抵抗体の次の通電サ
   イクルにおける通電エネルギー量を選択してその
   データを前記通電エネルギー量記憶手段に与える
   通電エネルギー量選択手段と、前記通電エネルギ
   ー量記憶手段の出力データに従つて前記各発熱抵
   抗体の通電エネルギー量を制御する通電エネルギ
   ー量制御手段とを具備することを特徴とする感熱
   記録装置。 ２ 伝送時間検出手段は、画信号データの１ライ
   ン毎の伝送時間が所定値以上か否かを示すデータ
   を出力するものである特許請求の範囲第１項記載
   の感熱記録装置。 ３ 通電エネルギー量記憶手段は、各発熱抵抗体
   の通電エネルギー量を示すデータをそれぞれ２ビ
   ツト以上のデイジタルデータとして記憶するもの
   である特許請求の範囲第１項記載の感熱記録装
   置。 ４ 通電エネルギー量選択手段は、通電エネルギ
   ー量記憶手段の出力データと画信号データおよび
   伝送時間検出手段の出力データまたはこれらのデ
   ータを符号変換したデータがアドレスデータとし
   て与えられて、各発熱抵抗体の次の通電サイクル
   における通電エネルギー量を示すデータを２ビツ
   ト以上のデイジタルデータとして出力するもので
   ある特許請求の範囲第１項記載の感熱記録装置。 ５ 通電エネルギー量選択手段は、各発熱抵抗体
   の次の通電サイクルにおける通電エネルギー量
   を、通電エネルギー量記憶手段の通電すべき発熱
   抵抗体および小なくともそれに隣接する発熱抵抗
   体の通電エネルギー量を示す出力データと画信号
   データおよび伝送時間検出手段の出力データに基
   づいて選択するものである特許請求の範囲第１項
   または第４項記載の感熱記録装置。 ６ 通電エネルギー量制御手段は、通電時間によ
   つて通電エネルギー量を制御するものである特許
   請求の範囲第１項記載の感熱記録装置。 ７ 通電エネルギー量制御手段は、各通電サイク
   ルを通電時間の異なる３つ以上の時間帯に分け、
   通電エネルギー量選択手段の出力データに応じて
   選択された時間帯に各発熱抵抗体の通電を行なわ
   せるものである特許請求の範囲第６項記載の感熱
   記録装置。