JPS6313390B2 - - Google Patents
Info
- Publication number
- JPS6313390B2 JPS6313390B2 JP8898282A JP8898282A JPS6313390B2 JP S6313390 B2 JPS6313390 B2 JP S6313390B2 JP 8898282 A JP8898282 A JP 8898282A JP 8898282 A JP8898282 A JP 8898282A JP S6313390 B2 JPS6313390 B2 JP S6313390B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- recording
- time
- shift register
- energization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010438 heat treatment Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
- H04N1/40031—Circuits exciting or modulating particular heads for reproducing continuous tone value scales for a plurality of reproducing elements simultaneously
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、感熱記録装置に関する。
感熱記録方式とは、記録素子である発熱抵抗体
を一列に多数並べ、これらに記録信号に応じて選
択的に通電してこれらを発熱させることにより、
感熱記録紙に記録を行なう方式であり、メンテナ
ンスの容易さ、清浄記録などの利点を有すること
から、フアクシミリ等における記録方式として急
速に普及しつつあるが、いまだ高速性の点で問題
があり、例えば静電記録方式と比較して数倍の記
録時間を要する。
を一列に多数並べ、これらに記録信号に応じて選
択的に通電してこれらを発熱させることにより、
感熱記録紙に記録を行なう方式であり、メンテナ
ンスの容易さ、清浄記録などの利点を有すること
から、フアクシミリ等における記録方式として急
速に普及しつつあるが、いまだ高速性の点で問題
があり、例えば静電記録方式と比較して数倍の記
録時間を要する。
そこで、記録速度を上げるための種々の対策が
考えられており、その一つに、発熱抵抗体の各々
に個別に駆動回路を設け、１ライン分の記録信号
をシフトレジスタから並列にこれらの駆動回路に
供給して、全ての発熱抵抗体に対し同時に記録信
号に応じて通電を行ない、かつこの通電時間中に
次の１ライン分の記録信号をシフトレジスタに取
り込んでおく同時通電方式がある。この方式は、
全ての発熱抵抗体への通電に要する時間を１つの
発熱抵抗体の通電時間と等しくできるため、例え
ば、発熱抵抗体を複数のグループに分け、マトリ
クス回路によりグループ毎に通電を行なう従来か
らのマトリクス通電方式と比較して、高速記録に
適している。しかし、この方式によつて記録速度
を有効に上げるためには、通電繰返し周期のうち
通電休止時間も短かくしなければならない。
考えられており、その一つに、発熱抵抗体の各々
に個別に駆動回路を設け、１ライン分の記録信号
をシフトレジスタから並列にこれらの駆動回路に
供給して、全ての発熱抵抗体に対し同時に記録信
号に応じて通電を行ない、かつこの通電時間中に
次の１ライン分の記録信号をシフトレジスタに取
り込んでおく同時通電方式がある。この方式は、
全ての発熱抵抗体への通電に要する時間を１つの
発熱抵抗体の通電時間と等しくできるため、例え
ば、発熱抵抗体を複数のグループに分け、マトリ
クス回路によりグループ毎に通電を行なう従来か
らのマトリクス通電方式と比較して、高速記録に
適している。しかし、この方式によつて記録速度
を有効に上げるためには、通電繰返し周期のうち
通電休止時間も短かくしなければならない。
ところが、通電時間が一定の下で単純に通電休
止時間を短かくすると、同じ発熱抵抗体に対応す
る記録信号が２ライン以上連続して黒情報の場
合、つまり同じ発熱抵抗体に数ライン連続して通
電を行なつた場合、その発熱抵抗体は熱が蓄積し
て過熱状態となる。その結果、該発熱抵抗体に対
応する記録信号が２ライン以上黒情報が連続した
後に白情報の場合、該白情報に対応する感熱記録
紙上のドツトが、多少発色するという、いわゆる
尾引き現象を生じることがある。特に発熱抵抗体
に与える印加電力あるいは電力の印加時間を大き
くすることによつて記録の発色濃度を上げた場合
には連続する通電ライン数が少なくても（場合に
よつては１ラインでも）、該尾引き現象を生じる
ことがある。
止時間を短かくすると、同じ発熱抵抗体に対応す
る記録信号が２ライン以上連続して黒情報の場
合、つまり同じ発熱抵抗体に数ライン連続して通
電を行なつた場合、その発熱抵抗体は熱が蓄積し
て過熱状態となる。その結果、該発熱抵抗体に対
応する記録信号が２ライン以上黒情報が連続した
後に白情報の場合、該白情報に対応する感熱記録
紙上のドツトが、多少発色するという、いわゆる
尾引き現象を生じることがある。特に発熱抵抗体
に与える印加電力あるいは電力の印加時間を大き
くすることによつて記録の発色濃度を上げた場合
には連続する通電ライン数が少なくても（場合に
よつては１ラインでも）、該尾引き現象を生じる
ことがある。
本発明は上記欠点を改善するためになされたも
ので、高速記録が可能であり、しかも尾引き現象
を防止できる感熱記録装置を提供することを目的
とする。
ので、高速記録が可能であり、しかも尾引き現象
を防止できる感熱記録装置を提供することを目的
とする。
本発明の上記目的は、一列に並設された発熱抵
抗体と、これらの発熱抵抗体に一連の記録信号に
応じて選択的に通電を行なう駆動回路と、これら
の駆動回路に供給すべき一連の記録信号情報を記
憶する第１の記憶回路と、この記憶回路に記憶さ
れる記録信号情報の少なくとも一時刻後の一連の
記録信号情報を記憶する第２の記憶回路と、これ
らの第１および第２の記憶回路に記憶された記録
信号情報を相対応するビツト毎に比較する比較回
路と、この比較回路の比較結果により前記各発熱
抵抗体への現時刻の通電時間を少なくとも一時刻
後には通電せず、現時刻には通電が行なわれる場
合には、少なくとも一時刻後には通電し、現時刻
にも通電が行なわれる場合より短かくなるように
制御する通電時間制御手段とを具備することを特
徴とする感熱記録装置によつて達成される。
抗体と、これらの発熱抵抗体に一連の記録信号に
応じて選択的に通電を行なう駆動回路と、これら
の駆動回路に供給すべき一連の記録信号情報を記
憶する第１の記憶回路と、この記憶回路に記憶さ
れる記録信号情報の少なくとも一時刻後の一連の
記録信号情報を記憶する第２の記憶回路と、これ
らの第１および第２の記憶回路に記憶された記録
信号情報を相対応するビツト毎に比較する比較回
路と、この比較回路の比較結果により前記各発熱
抵抗体への現時刻の通電時間を少なくとも一時刻
後には通電せず、現時刻には通電が行なわれる場
合には、少なくとも一時刻後には通電し、現時刻
にも通電が行なわれる場合より短かくなるように
制御する通電時間制御手段とを具備することを特
徴とする感熱記録装置によつて達成される。
以下、本発明をその良好な実施例について図面
を参照しながら詳細に説明する。
を参照しながら詳細に説明する。
第１図に本発明による感熱記録装置の一実施例
の構成を示す。図において１は感熱記録用サーマ
ルヘツドの発熱抵抗体であり、例えばA4サイズ
用のサーマルヘツドの場合、1728本が一列にヘツ
ド基板上に並設される。これらの発熱抵抗体１の
各一端は外部電源２の一端に共通に接続され、各
他端は発熱抵抗体１と同数の駆動回路３をそれぞ
れ介して電源２の他端に接続されている。
の構成を示す。図において１は感熱記録用サーマ
ルヘツドの発熱抵抗体であり、例えばA4サイズ
用のサーマルヘツドの場合、1728本が一列にヘツ
ド基板上に並設される。これらの発熱抵抗体１の
各一端は外部電源２の一端に共通に接続され、各
他端は発熱抵抗体１と同数の駆動回路３をそれぞ
れ介して電源２の他端に接続されている。
駆動回路３はスイツチング素子を主体として構
成され、後述するラツチ回路を介して並列に供給
される記録信号と、出力制御信号端子４を介して
入力される出力許可信号D1との一致出力によつ
て各スイツチング素子がオン動作し、各々の発熱
抵抗体１に個別に通電を行なう。
成され、後述するラツチ回路を介して並列に供給
される記録信号と、出力制御信号端子４を介して
入力される出力許可信号D1との一致出力によつ
て各スイツチング素子がオン動作し、各々の発熱
抵抗体１に個別に通電を行なう。
５は記録信号入力端子であり、ここには例えば
１ライン当り1728ビツトの白黒２値のフアクシミ
リ画像信号等の一連の記録信号が直列に入力され
る。この記録信号は、タイミング制御端子６から
入力されるタイミング信号Ｓ１によつて制御され
るANDゲート１７およびORゲート１８を順次介
して、第２の記憶回路であるシフトレジスタ１２
に入力される。このシフトレジスタ１２は1728ビ
ツトの容量を有し、クロツク入力端子８から入力
されるクロツク信号CPにより、入力された記録
信号を順次右方に転送して、１ライン分記憶す
る。クロツク入力端子８から入力されるクロツク
信号CPは、タイミング制御端子６から入力され
るタイミング信号Ｓ１とタイミング制御端子７か
ら入力されるタイミング信号Ｓ２によつて制御さ
れるORゲート１９の出力信号によつて制御され
るANDゲート２０を介して、シフトレジスタ１
２に入力される。従つてシフトレジスタ１２にク
ロツク信号CPが入力されるのはタイミング信号
Ｓ１あるいはタイミング信号Ｓ２が「１」のとき
のみである。
１ライン当り1728ビツトの白黒２値のフアクシミ
リ画像信号等の一連の記録信号が直列に入力され
る。この記録信号は、タイミング制御端子６から
入力されるタイミング信号Ｓ１によつて制御され
るANDゲート１７およびORゲート１８を順次介
して、第２の記憶回路であるシフトレジスタ１２
に入力される。このシフトレジスタ１２は1728ビ
ツトの容量を有し、クロツク入力端子８から入力
されるクロツク信号CPにより、入力された記録
信号を順次右方に転送して、１ライン分記憶す
る。クロツク入力端子８から入力されるクロツク
信号CPは、タイミング制御端子６から入力され
るタイミング信号Ｓ１とタイミング制御端子７か
ら入力されるタイミング信号Ｓ２によつて制御さ
れるORゲート１９の出力信号によつて制御され
るANDゲート２０を介して、シフトレジスタ１
２に入力される。従つてシフトレジスタ１２にク
ロツク信号CPが入力されるのはタイミング信号
Ｓ１あるいはタイミング信号Ｓ２が「１」のとき
のみである。
タイミング信号Ｓ１が「１」のタイミングで記
録信号入力端子５からシフトレジスタ１２に記録
信号が入力されると同時に、そのときシフトレジ
スタ１２に記憶されている１時刻前の記録信号は
シフトレジスタ１２の右端の終段から直列に読み
出され、タイミング制御端子６から入力されるタ
イミング信号Ｓ１によつて制御されるANDゲー
ト１３、ORゲート１５を介して、第１の記憶回
路であるもう１つのシフトレジスタ１１に入力さ
れる。このシフトレジスタ１１はシフトレジスタ
１２と同じクロツク信号CPにより、入力された
記録信号を順次右方に転送して記憶し、1728ビツ
トの容量を有する。シフトレジスタ１１の内容は
並列に出力され、1728個のラツチ回路１０にラツ
チ制御端子９へのラツチトリガ信号TLのタイミ
ングで移される。
録信号入力端子５からシフトレジスタ１２に記録
信号が入力されると同時に、そのときシフトレジ
スタ１２に記憶されている１時刻前の記録信号は
シフトレジスタ１２の右端の終段から直列に読み
出され、タイミング制御端子６から入力されるタ
イミング信号Ｓ１によつて制御されるANDゲー
ト１３、ORゲート１５を介して、第１の記憶回
路であるもう１つのシフトレジスタ１１に入力さ
れる。このシフトレジスタ１１はシフトレジスタ
１２と同じクロツク信号CPにより、入力された
記録信号を順次右方に転送して記憶し、1728ビツ
トの容量を有する。シフトレジスタ１１の内容は
並列に出力され、1728個のラツチ回路１０にラツ
チ制御端子９へのラツチトリガ信号TLのタイミ
ングで移される。
一方、シフトレジスタ１１の内容は右端の終段
からも直列に読み出され、ANDゲート２１でシ
フトレジスタ１２から直列に読み出された記録信
号と比較され、タイミング制御端子７から入力さ
れるタイミング信号Ｓ２で制御されるANDゲー
ト１４およびORゲート１５を順次介して、シフ
トレジスタ１１に置換データとして入力される。
シフトレジスタ１２から直列に読み出された記録
信号は、ANDゲート２１に入力されると同時に
タイミング信号Ｓ２で制御されるANDゲート１
６およびORゲート１８を順次介して、再びシフ
トレジスタ１２に入力される。
からも直列に読み出され、ANDゲート２１でシ
フトレジスタ１２から直列に読み出された記録信
号と比較され、タイミング制御端子７から入力さ
れるタイミング信号Ｓ２で制御されるANDゲー
ト１４およびORゲート１５を順次介して、シフ
トレジスタ１１に置換データとして入力される。
シフトレジスタ１２から直列に読み出された記録
信号は、ANDゲート２１に入力されると同時に
タイミング信号Ｓ２で制御されるANDゲート１
６およびORゲート１８を順次介して、再びシフ
トレジスタ１２に入力される。
次に、この実施例の動作を第２図のタイムチヤ
ートを参照して説明する。まず、初期状態として
シフトレジスタ１１に第ｉラインの記録信号が、
シフトレジスタ１２に第ｉ＋１ラインの、つまり
１時刻後の記録信号が記憶されているとする。こ
の状態で記録信号入力端子５に第ｉ＋２ラインの
記録信号が直列に入力されてきたとする。このと
き、タイミング制御端子６には第２図ａに示すよ
うに、端子５に１ライン分の記録信号が入力され
ている間、「１」レベルのタイミング信号Ｓ１が
継続して入力されているため、第ｉ＋２ラインの
記録信号はゲート１７，１８を通過し、クロツク
信号CPによりシフトレジスタ１２に読み込まれ
る。同時に、つまりタイミング制御端子６に
「１」レベルのタイミング信号Ｓ１が継続して入
力されている間、シフトレジスタ１２に記憶され
ている第ｉ＋１ラインの記録信号はゲート１３，
１５を通過し、クロツク信号CPによりシフトレ
ジスタ１１に読み込まれる。
ートを参照して説明する。まず、初期状態として
シフトレジスタ１１に第ｉラインの記録信号が、
シフトレジスタ１２に第ｉ＋１ラインの、つまり
１時刻後の記録信号が記憶されているとする。こ
の状態で記録信号入力端子５に第ｉ＋２ラインの
記録信号が直列に入力されてきたとする。このと
き、タイミング制御端子６には第２図ａに示すよ
うに、端子５に１ライン分の記録信号が入力され
ている間、「１」レベルのタイミング信号Ｓ１が
継続して入力されているため、第ｉ＋２ラインの
記録信号はゲート１７，１８を通過し、クロツク
信号CPによりシフトレジスタ１２に読み込まれ
る。同時に、つまりタイミング制御端子６に
「１」レベルのタイミング信号Ｓ１が継続して入
力されている間、シフトレジスタ１２に記憶され
ている第ｉ＋１ラインの記録信号はゲート１３，
１５を通過し、クロツク信号CPによりシフトレ
ジスタ１１に読み込まれる。
シフトレジスタ１１に１ライン分の記録信号が
全て読み込まれると、次にラツチ回路１０に端子
９を介して第２図ｂに示すようにラツチトリガ信
号TLが供給されることによつて、シフトレジス
タ１１の内容がそのまま並列にラツチ回路１０に
ラツチされる。そして、次にラツチトリガ信号
TLの直後、第２図ｃに示すように駆動回路３に
端子４を介してT1なるパルス幅の出力許可信号
D1が供給される。これによつて、駆動回路３は
ラツチ回路１０から記録信号として「１」、つま
り黒情報が与えられているもののみスイツチング
素子がT1の時間だけオン動作し、発熱抵抗体１
に通電を行なう。
全て読み込まれると、次にラツチ回路１０に端子
９を介して第２図ｂに示すようにラツチトリガ信
号TLが供給されることによつて、シフトレジス
タ１１の内容がそのまま並列にラツチ回路１０に
ラツチされる。そして、次にラツチトリガ信号
TLの直後、第２図ｃに示すように駆動回路３に
端子４を介してT1なるパルス幅の出力許可信号
D1が供給される。これによつて、駆動回路３は
ラツチ回路１０から記録信号として「１」、つま
り黒情報が与えられているもののみスイツチング
素子がT1の時間だけオン動作し、発熱抵抗体１
に通電を行なう。
一方、シフトレジスタ１１はその内容がラツチ
回路１０によつてラツチされた後も、クロツクパ
ルスCPによつて転送動作を行ない、その内容が
順次終段から直列に読み出される。この読み出さ
れる間、タイミング制御端子７には第２図ｄに示
すように、「１」レベルのタイミング信号Ｓ２が
入力されているため、シフトレジスタ１１の終段
から直列に読み出される記録信号は、ゲート２１
で同様にシフトレジスタ１２からクロツクパルス
CPによつて直列に読み出された記録信号と比較
される。すなわち、シフトレジスタ１１から読み
出された第ｉ＋１ラインの記録信号と、シフトレ
ジスタ１２から読み出された第ｉ＋２ラインの記
録信号がゲート２１で比較され、ゲート２１の出
力では第ｉ＋１ライン、および第ｉ＋２ラインに
おいてともに「１」（黒情報）であるビツトのみ
が「１」となり、それ以外の場合は全て「０」と
なり、ゲート１４，１５を通過し、クロツク信号
CPによりシフトレジスタ１１に再び読み込まれ
る。同時に、つまりタイミング制御端子７に
「１」レベルのタイミング信号Ｓ２が継続して入
力されている間、シフトレジスタ１２に記憶され
ていた第ｉ＋２ラインの記録信号はゲート１６，
１８を通過し、クロツク信号CPによりシフトレ
ジスタ１２に再び読み込まれる。
回路１０によつてラツチされた後も、クロツクパ
ルスCPによつて転送動作を行ない、その内容が
順次終段から直列に読み出される。この読み出さ
れる間、タイミング制御端子７には第２図ｄに示
すように、「１」レベルのタイミング信号Ｓ２が
入力されているため、シフトレジスタ１１の終段
から直列に読み出される記録信号は、ゲート２１
で同様にシフトレジスタ１２からクロツクパルス
CPによつて直列に読み出された記録信号と比較
される。すなわち、シフトレジスタ１１から読み
出された第ｉ＋１ラインの記録信号と、シフトレ
ジスタ１２から読み出された第ｉ＋２ラインの記
録信号がゲート２１で比較され、ゲート２１の出
力では第ｉ＋１ライン、および第ｉ＋２ラインに
おいてともに「１」（黒情報）であるビツトのみ
が「１」となり、それ以外の場合は全て「０」と
なり、ゲート１４，１５を通過し、クロツク信号
CPによりシフトレジスタ１１に再び読み込まれ
る。同時に、つまりタイミング制御端子７に
「１」レベルのタイミング信号Ｓ２が継続して入
力されている間、シフトレジスタ１２に記憶され
ていた第ｉ＋２ラインの記録信号はゲート１６，
１８を通過し、クロツク信号CPによりシフトレ
ジスタ１２に再び読み込まれる。
従つて、タイミング信号Ｓ２の終了時点におい
ては、シフトレジスタ１１の内容は第ｉ＋１ライ
ンと第ｉ＋２ラインの情報をゲート２１で比較し
た値に順次置換され、一方シフトレジスタ１２の
内容は第ｉ＋２ラインの情報が再び入力される。
ては、シフトレジスタ１１の内容は第ｉ＋１ライ
ンと第ｉ＋２ラインの情報をゲート２１で比較し
た値に順次置換され、一方シフトレジスタ１２の
内容は第ｉ＋２ラインの情報が再び入力される。
シフトレジスタ１１の内容が全てゲート２１の
出力で置換されると、先と同様に第２図ｂ，ｃに
示すようにラツチトリガ信号TLによつてシフト
レジスタ１１の内容がラツチされ、さらに駆動回
路３に出力許可信号D1が供給されることによつ
て、発熱抵抗体１に通電が行なわれるが、このと
きの出力許可信号D1のパルス幅はT2（T2＜T1）
である。従つて、第ｉ＋１ライン、第ｉ＋２ライ
ンの画信号が「１」（黒情報）であるドツトに対
応する発熱抵抗体１への第ｉ＋１ラインの通電時
間は（T1＋T2）、第ｉ＋１ラインの画信号が
「１」、第ｉ＋２ラインの画印信号が「０」（白情
報）であるドツトに対応する発熱抵抗体１への第
ｉ＋１ラインの通電時間はT1となる。
出力で置換されると、先と同様に第２図ｂ，ｃに
示すようにラツチトリガ信号TLによつてシフト
レジスタ１１の内容がラツチされ、さらに駆動回
路３に出力許可信号D1が供給されることによつ
て、発熱抵抗体１に通電が行なわれるが、このと
きの出力許可信号D1のパルス幅はT2（T2＜T1）
である。従つて、第ｉ＋１ライン、第ｉ＋２ライ
ンの画信号が「１」（黒情報）であるドツトに対
応する発熱抵抗体１への第ｉ＋１ラインの通電時
間は（T1＋T2）、第ｉ＋１ラインの画信号が
「１」、第ｉ＋２ラインの画印信号が「０」（白情
報）であるドツトに対応する発熱抵抗体１への第
ｉ＋１ラインの通電時間はT1となる。
第３図はこの様子を示したもので、ａは連続し
た数ライン分の記録信号における同一ビツトの情
報の変化の一例を示し、ｂはそのビツトに対応す
る発熱抵抗体への通電時間を示している。
た数ライン分の記録信号における同一ビツトの情
報の変化の一例を示し、ｂはそのビツトに対応す
る発熱抵抗体への通電時間を示している。
このように、本発明によれば記録信号の同じビ
ツトに順次「１」，「０」が現われたとき、「１」
の直後の「０」信号に対応する記録上に生じる尾
引き現象は、「０」の直前の「１」信号に対応す
る印字を得るときに対応する発熱抵抗体に与える
通電時間を１時刻後の信号も「１」であるときの
通電時間（T1＋T2）の時間より短かいT1の時間
となるので、T1の値を適当に定めることにより
防止することができる。
ツトに順次「１」，「０」が現われたとき、「１」
の直後の「０」信号に対応する記録上に生じる尾
引き現象は、「０」の直前の「１」信号に対応す
る印字を得るときに対応する発熱抵抗体に与える
通電時間を１時刻後の信号も「１」であるときの
通電時間（T1＋T2）の時間より短かいT1の時間
となるので、T1の値を適当に定めることにより
防止することができる。
なお本発明は次のように種々変形して実施が可
能である。すなわち、前記実施例では現１ライン
分の記録信号情報と１時刻後の１ライン分の記録
信号状報との比較結果に従つて通電時間を制御し
たが、第３の記憶回路を増設して、２時刻以上後
の記録信号情報を含めて比較を行ない、その比較
結果に従つて通電時間を制御してもよい。
能である。すなわち、前記実施例では現１ライン
分の記録信号情報と１時刻後の１ライン分の記録
信号状報との比較結果に従つて通電時間を制御し
たが、第３の記憶回路を増設して、２時刻以上後
の記録信号情報を含めて比較を行ない、その比較
結果に従つて通電時間を制御してもよい。
また通電回数を１回とするか２回とするかによ
つて通電時間を制御したが、通電回数を３回以上
に分けて、３段階以上で通電時間を制御してもよ
い。
つて通電時間を制御したが、通電回数を３回以上
に分けて、３段階以上で通電時間を制御してもよ
い。
第４図は、現ラインの記録信号情報を１時刻後
および２時刻後の記録信号情報と比較し、通電時
間を３段階に制御する場合の実施例で、ａは連続
した数ライン分の記録信号における同一ビツトの
情報の変化の一例を示し、ｂはそのビツトに対応
する発熱抵抗体への通電時間を示している。第４
図において、現ラインの記録信号情報が「１」か
つ１時刻後、２時刻後の記録信号情報がともに
「１」のとき、現ラインの通電時間はT1＋T2＋
T3、現ラインの記録情報が「１」かつ１時刻後
の記録情報が「１」かつ２時刻後の記録情報が
「０」のとき、現ラインの通電時間はT1＋T2、現
ラインの記録情報が「１」かつ１時刻後の記憶情
報が「０」のとき、（２時刻後の記録情報にかか
わらず）現ラインの通電時間はT1となる。
および２時刻後の記録信号情報と比較し、通電時
間を３段階に制御する場合の実施例で、ａは連続
した数ライン分の記録信号における同一ビツトの
情報の変化の一例を示し、ｂはそのビツトに対応
する発熱抵抗体への通電時間を示している。第４
図において、現ラインの記録信号情報が「１」か
つ１時刻後、２時刻後の記録信号情報がともに
「１」のとき、現ラインの通電時間はT1＋T2＋
T3、現ラインの記録情報が「１」かつ１時刻後
の記録情報が「１」かつ２時刻後の記録情報が
「０」のとき、現ラインの通電時間はT1＋T2、現
ラインの記録情報が「１」かつ１時刻後の記憶情
報が「０」のとき、（２時刻後の記録情報にかか
わらず）現ラインの通電時間はT1となる。
本発明は、以上説明したように、高速記録が可
能で、しかも尾引きのない感熱記録を可能とする
装置を提供するものである。
能で、しかも尾引きのない感熱記録を可能とする
装置を提供するものである。
第１図は本発明による感熱記録装置の一実施例
の構成図、第２図および第３図はその動作を説明
するためのタイムチヤート、第４図は本発明の他
の実施例の動作を説明するためのタイムチヤート
である。 １……発熱抵抗体、３……駆動回路、１０……
ラツチ回路、１１……シフトレジスタ（第１の記
憶回路）、１２……シフトレジスタ（第２の記憶
回路）。
の構成図、第２図および第３図はその動作を説明
するためのタイムチヤート、第４図は本発明の他
の実施例の動作を説明するためのタイムチヤート
である。 １……発熱抵抗体、３……駆動回路、１０……
ラツチ回路、１１……シフトレジスタ（第１の記
憶回路）、１２……シフトレジスタ（第２の記憶
回路）。
Claims (1)
- １ 一列に並設された発熱抵抗体と、これらの発
熱抵抗体に一連の記録信号に応じて選択的に通電
を行なう駆動回路と、これらの駆動回路に供給す
べき一連の記録信号情報を記憶する第１の記憶回
路と、この記憶回路に記憶される記憶信号情報の
少なくとも一時刻後の一連の記録信号情報を記憶
する第２の記憶回路と、これらの第１および第２
の記憶回路に記憶された記録信号情報を相対応す
るビツト毎に比較する比較回路と、この比較回路
の比較結果により前記各発熱抵抗体への現時刻の
通電時間を少なくとも一時刻後には通電せず、現
時刻には通電が行なわれる場合には、少なくとも
一時刻後には通電し、現時刻にも通電が行なわれ
る場合より短かくなるように制御する通電時間制
御手段とを具備することを特徴とする感熱記録装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088982A JPS58205374A (ja) | 1982-05-26 | 1982-05-26 | 感熱記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57088982A JPS58205374A (ja) | 1982-05-26 | 1982-05-26 | 感熱記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58205374A JPS58205374A (ja) | 1983-11-30 |
| JPS6313390B2 true JPS6313390B2 (ja) | 1988-03-25 |
Family
ID=13957999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57088982A Granted JPS58205374A (ja) | 1982-05-26 | 1982-05-26 | 感熱記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58205374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9463835B2 (en) | 2012-02-28 | 2016-10-11 | Velogical Engineering Gmbh | Bicycle dynamo |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60139464A (ja) * | 1983-12-28 | 1985-07-24 | Fuji Xerox Co Ltd | サ−マルヘツド駆動装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135215A (ja) * | 1974-09-20 | 1976-03-25 | Tokyo Shibaura Electric Co | |
| JPS5742265A (en) * | 1980-08-28 | 1982-03-09 | Nippon Telegr & Teleph Corp <Ntt> | Print pulse width control system for heat sensing recorder |
-
1982
- 1982-05-26 JP JP57088982A patent/JPS58205374A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5135215A (ja) * | 1974-09-20 | 1976-03-25 | Tokyo Shibaura Electric Co | |
| JPS5742265A (en) * | 1980-08-28 | 1982-03-09 | Nippon Telegr & Teleph Corp <Ntt> | Print pulse width control system for heat sensing recorder |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9463835B2 (en) | 2012-02-28 | 2016-10-11 | Velogical Engineering Gmbh | Bicycle dynamo |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58205374A (ja) | 1983-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6036397B2 (ja) | 熱記録装置 | |
| EP0068702B1 (en) | Thermal printer | |
| JPH0785937B2 (ja) | ドライバｉｃ及び記録ヘッド | |
| EP1070593B1 (en) | Thermal printer and method of controlling it | |
| US5346318A (en) | Thermal recording head driving device | |
| US4723132A (en) | Method and apparatus for preventing unevenness in printing depth in a thermal printing | |
| US4630068A (en) | High speed thermal printing circuit | |
| JPH0775893B2 (ja) | プリンタ用の記録制御装置 | |
| JPS6313390B2 (ja) | ||
| JP2575728B2 (ja) | 感熱記録制御装置 | |
| US5444464A (en) | Thermal printer head driving circuit with thermal history based control | |
| JPS61172479A (ja) | 感熱記録装置 | |
| JPS58215376A (ja) | 感熱記録装置 | |
| JPS58205373A (ja) | 感熱記録装置 | |
| JPS6076360A (ja) | 感熱記録装置 | |
| JPH0319069B2 (ja) | ||
| JPS62266967A (ja) | 感熱記録装置 | |
| JPS58201464A (ja) | フアクシミリ装置の感熱記録方式 | |
| JP3088520B2 (ja) | サーマルヘッド駆動回路 | |
| JPS623970A (ja) | 感熱記録装置 | |
| KR940007702Y1 (ko) | 감열 기록장치 | |
| JPH021343A (ja) | 感熱記録装置 | |
| JPS62198474A (ja) | 感熱記録装置 | |
| JPS6258587B2 (ja) | ||
| JPH0474191B2 (ja) |