JPS61172479A - 感熱記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、感熱記録装置に関する。

（従来技術） 感熱記録方式とは、記録素子である発熱抵抗体を一列に
多数並べ、これらに記録信号に応じて選択的に通電して
これらを発熱させることによシ、感熱記録紙に記録を行
なう方式であり、メンテナ／スの答易さ、清浄記録など
の利点を有することから、ファクシミリ等における記録
方式として急速に普及しつつあるが、いまだ高速性の点
で問題があシ、例えば静電記録方式と比軟して数倍の記
録時間を要する。

そこで、記録速度を上げるための種々の対策が考えられ
ており、その一つに、発熱抵抗体の各々に個別に駆動回
路を設け、１ライン分の記録信号をシフトレジスタから
並列にこれらの駆動回路に供給して、すべての発熱抵抗
体に対し同時に記録信号に応じて通電を行ない、かつこ
の通電時間中に次の１ライン分の記録信号をシフトレジ
スタに取り込んでおく同時通電方式がある。この方式は
、すべての発熱抵抗体への通電に要する時間を１つの発
熱抵抗体の通電時間と等しくできるため、例えば、発熱
抵抗体を複数のグループに分け、マトリクス回路によジ
グループ毎に通電を行なう従来からのマトリクス通電方
式と比較して、高速記録に適している。

しかし、同じ発熱抵抗体に対応する記録信号情報が２ラ
イン以上連続して白情報の場合、つま９閤じ発熱抵抗体
を数ライン連続して通電しなかった場合、その発熱抵抗
体は放熱し、周囲温度（装置の内部温度）まで温度が低
下する。従って、白情報が２ライン以上連続し九直後の
黒情報の通電時間は、黒情報につづく黒情報の通電時間
よ勺長くしなければならない。しかし、このような通電
時間制御を行なうと、白情報が連続した直後の黒情報の
通＝＜要する時間が長くなってしまい、記録速度の低下
を生じる。

（発明の目的） 本発明は上記欠点を改善するためになされたもので、高
速記録が可能であり、しかも濃度むらのない感熱記録装
置を提供することを目的とする。

（発明の構成） 本発明の感熱記録装置は、−列に並敢された発熱抵抗体
と、これらの発熱抵抗体に一連の記録信号に応じて選択
的に通電を行なう駆動回路と、これらの駆動回路に供給
すべき一連の記録信号情報を記憶する第１の記憶回路と
、この第１の記憶回路に記憶される記録信号情報の少な
くとも１時刻後の一連の記録信号情報を記憶する第２の
記憶回路と、これらの第１および第２の記憶回路に記憶
された記録信号情報を相対応するビット毎に比較する比
較回路と、この比較回路の比較結果により前記各発熱抵
抗体に現時刻に通電のｌ）るときには記録紙が充分発色
するに要する時間通電し、かつ少なくとも１時刻後に通
電の要あるときには現時刻において記録紙が発色しない
程度の時間通電し、前記各発熱抵抗体を予熱するように
制御する通電制御手段とを有している。

（実施例） 以下、本発明をその喪好な実施例について図面を参照し
ながら詳細に説明する。

第１図は本発明による感熱記録装置の一実施例の構成図
、第２図および第３図はその動作を説明するためのタイ
ムチャート、第４図は本発明の他の実施例の動作を説明
するためのタイムチャートである。

第１図に示す感熱記録用サーマルヘッドの発熱抵抗体１
の構造は、例えばＡ４サイズ用のサーマルヘッドの場合
、１７２８　　本の抵抗体が一列にヘッド基取上に並設
される。これらの発熱抵抗体１の谷一端は外部電源２の
一瑠に共通に接続され、各他端は発熱抵抗体１と同数の
駆動回路３をそれぞれ介して外部電源２の他端にｍ絖さ
れている。

駆動回路３はスイッチング素子を主体として構成され、
恢述するラッチ回路１０を介して並列に供給される記録
信号情報と、出力制御信号端子４を介して入力される出
力許可信号Ｄ１　　との一致出力によって各スイッチン
グ素子がオン動作し、各々の発熱抵抗体１に１１別に通
ｔｔ行なう。

記録信号入力端子５には、例えは１ライン当シ１７２８
　ビットの白黒２値のファクシミリ画１威信号等の一連
の記録信号情報が直列に入力される。

この記録信号情報は、タイミング制御端子６から入力さ
れるタイミング信号Ｓ１によって制御されるＡＮＤゲー
ト１７およびＯＢゲート１８を順次介して、第２の記憶
回路であるシフトレジスタ１２に入力される。このシフ
トレジスタ１２は１７２８　ビットの容量を有し、クロ
ック入力端子８から入力されるクロック信号Ｃ１によシ
、入力された記録０１号情報を順次右方に転送して、１
ライン分記憶する。クロック入力端子８から入力される
クロック信号Ｃ１は、タイミング制御端子６から入力さ
れるタイミング信号Ｓ１とタイミング制御端子７から入
力されるタイミング信号Ｓ２によりて制御されるＯＲ＋
ゲート１９の出力信号によって制御されるＡＮＤゲート
２０を介して、シフトレジスタ１２に入力される。従っ
てシフトレジスタ１２にクロック信号ＣＰが入力される
のはタイピング信号Ｓ１あるいはタイミング信号Ｓ２が
「１」のときのみでるる。

タイミング信号Ｓ１がｒｌＪのタイミングで記録信号入
力端子５からシフトレジスタ１２に記録信号情報が入力
されると同時に、そのときシフトレジスタ１２に記憶さ
れているｌ＃刻前の記録信号１＃報はシフトレジスタ１
２の右端の終段から直列に読み出され、タイミング制御
端子６から入力されるタイミング１ｇ号Ｓ１によって制
御されるＡＮＤゲート１３．０几ゲート１５を介して、
第１の記憶回路であるもう１つのシフトレジスタ１１に
人力される。このシフトレジスタ１１はシフトレジスタ
１２と同じりａツク信号ＣｐＫよ夕、入力された記録信
号情報を順次右方に転送して記憶し、１７２８ビツトの
容１ｔｔ−Ｎする。シフトレジスタ１１の内容は並列に
出力され、１７２８個のラッチ回路１０にラッチ制御端
子９へのラッチトリガ信号ＴＬのタイミングで移される
。

一方、シフトレジスタ１１の内容は右端の終段からも直
列に読み出され、ゲート２１の入力端子２１ａに入力さ
れ、ゲート２１の他の入力端子２１ｂに入力されるシフ
トレジスタ１２から直列に読み出された記録信号情報と
比較される。ゲート２１における比較は入力端子２１ａ
の信号をＡ１入力端子２１ｂの信号をＢ１比較結果であ
る出力端子２１ｃの信号をＣとするとＣ＝Ａ＋Ａ−Ｂと
なっている。

すなわち、Ａを第ｉ＋１ラインの信号とすると、Ｂは第
ｉ＋２ラインの信号である。この場合、出力信号Ｃは人
の信号が「１」（黒情報）のとき、および人の信号が「
０」（白情報）かっＢの信号が「１」のときに「１」と
なシ、またＡ、　Ｈの両信号ともｒＯＪのとき「０」と
なる。このようにして比較された結果はゲート２１の出
力端子２１ｃから出力され、さらにタイミング制御端子
７から入力されるタイピング信号Ｓ２で制御されるＡＮ
Ｄゲート１４およびＯＲゲート１５を順次介して、シフ
トレジスタ１１に置換データとして入力される。シフト
レジスタ１２から直列に読み出された記録信号情報は、
ゲー）２１に入力されると同時にタイミング信号Ｓ２で
制御されるＡＮＤゲート１６およびＯＲゲート１８を順
次介して、再びシフトレジスタ１２に入力される。

次に、この実施例の動作を第１図および第２図を参照し
て説明する。まず、初期状態としてシフトレジスタ１１
に第ｉラインの記録信号情報が、シフトレジスタ１２に
第ｉ＋１ラインの、つま９１時刻後の記録信号情報が記
憶されているとする。

この状態で記録信号入力端子５に第ｉ＋２ラインの記録
信号情報が直列に入力されてきたとする。

このとき、タイミング制御端子６には第２図（ａ）に示
すように、記録信号入力端子５に１ライン分の記録信号
情報が入力されている間、「１」レベルのタイミング信
号Ｓ’ｌが継続して入力されているため、第ｉ＋２ライ
ンの記録信号情報は前記ゲート１７．１８を通過し、ク
ロック信号Ｃ１によシフトレジスタ１２に読み込まれる
。同時に、つまシタイミング制御端子６に「１」レベル
のタイミング信号Ｓ１が継続して入力されている間、シ
フトレジスタ１２に記憶されている第ｉ＋１ラインの記
録信号情報は前記ゲー）１３．１５を通過し、クロック
信号Ｃ１によりシフトレジスタ１１に読み込まれる。

シフトレジスタ１１に１ライン分の記録信号情報がすべ
て読み込まれると、次にラッチ回路１０にラッチ制御端
子９會介して第２図（ｂ）に示すように２ッチトリガ信
号ＴＬが供給されることによって、シフトレジスタ１１
の内容がそのｔま並列にラッチ回路１０にラッチされる
。そして、次にラッチ）　ＩＪガ信号ＴＬの直後、第２
図（Ｃ）に示すように駆動回路３に出力制御信号端子４
を介してＴ□なるパルス幅の出力許可信号Ｄ１が供給さ
れる。

これによって、駆動回路３はラッチ回路１０から記録信
号情報として「１」、つまり黒情報が与えられているも
ののみスイッチング素子がＴ８の時間だけオン動作し、
発熱抵抗体１に通電を行なう。

一方、シフトレジスタ１１はその内容がラッチ回路１０
によってラッチされた後も、クロック信号ＣＰＫよって
転送動作を行ない、その内容が順次終段から直列に読み
出される。この読み出される間、タイミング制御端子７
には第２図（ｄ）に示すように、「１」レベルのタイミ
ング信号Ｓ２が入力されているため、シフトレジスタ１
１の終段から直列に読み出される記録信号情報は、ゲー
ト２１で同様にシフトレジスタ１２からクロック信号Ｃ
Ｐによって直列に読み出された記録信号情報と比較され
る。すなわち、シフトレジスタ１１から読み出された第
ｉ＋１ラインの記録信号情報と、シフトレジスタ１２か
ら読み出された第ｉ＋２ラインの記録信号情報がゲート
２１で比較され、ゲート２１の出力Ｃは、第ｉ＋１２イ
ンが「１」（黒情報）であるビット２よび第ｉ＋１ライ
ンは［ＯＪ　（白情報）かつ第ｉ＋２ラインが「ｌ」で
あるビットとが「１」となり、第ｉ＋１ライン、第ｉ＋
２ラインがともにｒＯＪでるるビットは「Ｏ」となりて
前記ゲート１４．１５を通過し、クロック信号ＣＰ　　
によりシフトレジスタ１１に再び絖み込まれる。同時に
、つまシタイミング制御端子７に「１」レベルのタイミ
ング信号Ｓ２が継続して入力されている間、シフトレジ
スタ１２に記憶されていた稟１＋２ラインの記録信号情
報は前記ケート１６．’１８を通過し、クロック信号Ｃ
Ｐによりシフトレジスタ１２に再び耽み込まれる。

従って、タイミング信号Ｓ２の終了時点においては、シ
フトレジスタ１１の内容は第ｉ＋１ラインとｔｌｆ、　
ｉ　＋　２ラインの情報をゲート２１で比較した値に順
次ｔｉｌｋ換され、一方シフトレジスタ１２の内容は％
　ｉ　＋　２ラインの情報が再び入力される。

シフトレジスタ１１の内容がすべてゲート２１の出力で
置換されると、先と同様に第２図（ｂｌ、　（Ｃ）に示
すようにラッチトリ力信号ＴＬによってシフトレジスタ
１１の内容がラッチされ、さらに駆動回路３に出力許可
信号Ｄｌが供給されることによって、発熱抵抗体１に通
電が行なわれるが、このときの出力許可信号Ｄ１のパル
ス幅はＴ２である。

従って、第ｉ＋１ラインの記録信号情報が「１」（黒情
報）であるドツトに対応する発熱抵抗体１への第ｉ　＋
１ラインの通電時間はＴ、＋Ｔ、、第ｉ＋１ラインの記
録信号情報が「０」（白情報）かつ第ｉ＋２ラインの記
録信号情報が「１」であるドツトに対応する発熱抵抗体
１への第ｓ十ｉラインの通電時間はＴ２となる。ここで
Ｔ２は感熱記録紙が発色しない程度の通電時間としてお
り、発熱抵抗体１を予熱する効果を発揮する。

第３図（ａｌ、　（ｂ）は以上説明した本実施例の動作
を表わすタイムチャートで、（ａ）は連続した数ライン
分の記録信号情報における同一ビットの情報Ｓの変化の
一例を示し、（ｂ）はそのビットに対応する発熱抵抗体
１への通電時間りを示している。

このように、本実施例によれは記録信号情報の同じビッ
トに順次１’−Ｏｊ　、ｒｏＪ　、ｒｌＪが現われたと
き、「１」の直前の「Ｏ」信号に対応するビットの記録
時間の通電時間をＴ２とすることにより、感熱記録紙を
発色させることなく、該ビットに対する発熱抵抗体１を
予熱することができる。

なお本発明は次のように極々変形して実施することが可
能である。すなわち、上記の実施例では現１ライン分の
記録信号情報と１時刻後の１ライン分の記録信号情報と
の比較結果に従って通電時間を制御したが、さらに第３
の記憶回路を増設して、２時刻以上後の記録信号情報を
含めて比較を行ない、その比較結果に従って通電時間を
制御してもよい。

また通電回数を１回とするか２回とするかによって通電
時間を制御したが、通電回数を３回以上に分けて、３段
階以上で通電時間を制御してもよい。

第４図（ａ）、　（ｂ）は、現ラインの記録信号情報を
１動作を表わすタイムチャートで、（ａ）は連続した数
ライン分の記録信号における同一ビットの情報Ｓの変化
の一例を示し、（ｂ）はそのビットに対応する発熱抵抗
体１への通電時間りを示している。第４図において、現
ラインの記録信号情報が「１」のとき、現ラインの通電
時間はＴ１＋Ｔ２＋Ｔ３．現ラインの記録信号情報が「
０」かつ１時刻後の記録信号情報が「０」かつ２時刻後
の記録信号情報がｒｔＪのとき、現ラインの通電時間は
Ｔ３、現ラインの記録信号情報が「０」かつ１時刻後の
記録信号情報が「１」のとき、（２時刻後の記録信号情
報にかかわらず）現ラインの通電時間はＴ２＋Ｔ３とな
る。

この場合も、通電時間’１’２＋Ｔ３では感熱記録紙は
発色しないものとする。

（＠明の効果） 本発明は、以上説明したように、シフトレジスタとゲー
トにより少なくとも１時刻後の記録信号情報の状況を知
シ、発熱抵抗体を予熱するように制御することによって
、高速かつ濃度むらのない感熱記録を得ることができる
効果がある。

【図面の簡単な説明】

第１図は本発明による感熱記録装置の一実施例の構成図
、第２図および第３図はその動作を説明するためのタイ
ムチャート、第４図は本発明の他の実見例の動作を説明
するためのタイムチャートであろう ｌ・・・−・・発熱抵抗体、２・・・・・・外部電源、
３・・・・・・駆動回路、１０・・・・・・２ツチ回路
、１１・・・・・・シフトレジスタ（第１の記憶回路）
、１２・・・・・・シフトレジスタ（第２の記憶回路）
、２１・・・・・・ゲート。 代理人　弁理士　　内　原　　　晋、 牛２切 茅３ＴｆＪ （ａ）

Claims (1)

【特許請求の範囲】
1. 一列に並設された発熱抵抗体と、これらの発熱抵抗体に
   一連の記録信号に応じて選択的に通電を行なう駆動回路
   と、これらの駆動回路に供給すべき一連の記録信号情報
   を記憶する第１の記憶回路と、この第１の記憶回路に記
   憶される記憶信号情報の少なくとも１時刻後の一連の記
   録信号情報を記憶する第２の記憶回路と、これらの第１
   および第２の記憶回路に記憶された記録信号情報を相対
   応するビット毎に比較する比較回路と、この比較回路の
   比較結果により前記各発熱抵抗体に現時刻に通電の要あ
   るときには記録紙が充分発色するに要する時間通電し、
   かつ少なくとも１時刻後に通電の要あるときには現時刻
   において記録紙が発色しない程度の時間通電し、前記各
   発熱抵抗体を予熱するように制御する通電制御手段とを
   具備することを特徴とする感熱記録装置。