JPS58205373A - 感熱記録装置 - Google Patents

感熱記録装置

Info

Publication number
JPS58205373A
JPS58205373A JP57088981A JP8898182A JPS58205373A JP S58205373 A JPS58205373 A JP S58205373A JP 57088981 A JP57088981 A JP 57088981A JP 8898182 A JP8898182 A JP 8898182A JP S58205373 A JPS58205373 A JP S58205373A
Authority
JP
Japan
Prior art keywords
recording
signal
series
shift register
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57088981A
Other languages
English (en)
Inventor
Hideaki Watanabe
渡辺 英章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57088981A priority Critical patent/JPS58205373A/ja
Publication of JPS58205373A publication Critical patent/JPS58205373A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/40025Circuits exciting or modulating particular heads for reproducing continuous tone value scales
    • H04N1/40031Circuits exciting or modulating particular heads for reproducing continuous tone value scales for a plurality of reproducing elements simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Fax Reproducing Arrangements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、感熱記録装置に関する。
感熱記録方式とは、記録素子である発熱抵抗体を一列に
多数並べ、これらに記録信号に応じて選択的に通電して
これらを発熱させることによp。
感熱記録紙に記録を行なう方式であり、メンテナンスの
容易さ、清浄記録などの利点を有することから、ファク
シミリ等における記録方式として急速に普及しつつある
が、いまだ高速性の点で問題があり、例えば静電記録方
式と比較して数倍の記録時間を快する。
そこで、記録速度を上けるための種々の対策が考えられ
ており、その一つに、発熱抵抗体の各々に個別に駆動回
路を設け、1ライン分の記録信号をシフトレジスタから
並列にこれらの駆動回路に供給して、全ての発熱抵抗体
に対し同時に記録信号に応じて通電を行ない、かつこの
通電時間中に次の1ライン分の記録信号をシフトレジス
タに取り込んでおく同時通電方式がある。この方式は、
全ての発熱抵抗体への通電に要する時間を1つの発熱抵
抗体の通電時間と等しくできるため、例えば発熱抵抗体
を複数のグループに分け、マトリクス回路によりグルー
プ毎に通電を行なう従来からのマトリクス通電方式と比
較して、高速記録に適している。しかし、この方式によ
って記録速度を有効に上げるためには、通電繰返し周期
のうち通電休止時間も短かくしなければならない。
ところが、通電時間が一定の下で単純に通電休止時間を
短かくすると、同じ発熱抵抗体に対応する記録信号およ
び該発熱抵抗体の周囲の発熱抵抗体に対応する記録信号
が2ライン以上連続して黒情報の場合、つ′1り同じ発
熱抵抗体および該発熱抵抗体の周囲の発熱抵抗体に数ラ
イン連続して通電を行なった場合、該発熱抵抗体は熱が
蓄積して過熱状態となる。その結果、該発熱抵抗体に対
応する記録信号および該発熱抵抗体の周囲の発熱抵抗体
に対応する記録信号が2ライン以上黒情報が連続した後
に白情報の場合、該白情報に対応する感熱記録紙上のド
ツトが多少発色するという、いわゆる尾引き現象を生じ
ることがある。尾引き現象の原因は、発熱抵抗体の熱の
蓄積による過熱であり、過熱は該発熱抵抗体の発熱特性
と放熱特性の差に起因し、発熱特性は該発熱抵抗体に与
えられるエネルギー(印加電力X印加時間ンでほぼ決ま
るが、放熱特性は該発熱抵抗体の周囲の゛発熱抵抗体に
与えられるエネルギーの影響を受ける。
本発明は上記欠点を改善するためになされたもので、高
速記録かり能であり、しかも尾引き現象を防止できる感
熱記録fi、!i’に提供することを目的とする。
本発明の上記目的は、−列に並設された発熱抵抗体と、
これらの発熱抵抗体に一連の記録信号に応じて選択的に
通電を行なう駆動回路と、これらの駆動回路に供給すべ
き一連の記録信号情報を記憶する第1の記憶回路と第1
の記憶回路に記憶される記録信号情報の少なくとも一時
刻前の一連の記録信号情報を記憶する第2の記憶回路と
、第1の記憶回路に記憶される記録信号情報の少なくと
も一時刻浸の一連の記録信号情報を記憶する第3の記憶
回路と、記録上第1の記憶回路に記liiされた記録信
号の任意の1個の周囲の記録信号に基いて前記任意の記
録信号に対応する発熱抵抗体への通電時間を制御する手
段を具備することを特徴とする感熱記録装置によって達
成される。
以下、本発明をその良好な実施例について図面を参照し
ながら詳細に説明する。
第1図に本発明による感熱記録装置の一実m列の構成を
示す。図において1は感熱記録用サーマルヘッドの発熱
抵抗体であり、飼えばA4サイズ用のサーマルヘッドの
場合1728本が一列にヘッド基板上に並設される。こ
れらの発熱抵抗体1の各一端は外部電源2の一端に共通
に接続され、各他端は発熱抵抗体1と同数の駆動回路3
をそれぞれ介して電源2の他端に接続されている。
駆動回路3はスイッチング素子を主体として構成され、
後述するラッチ回路11を介して並列に供給される記録
信号と、出力制御信号4がら入力される出力許可信号D
8との一致出力によって各スイッチング素子がオン動作
し、各々の発熱抵抗体1に個別に通電を行なう。
5は記録信号入力端子であり、ここには例えば1ライ/
当91728 ピットの白黒21直の7アクシミIJf
!li信号等の一連の記録信号が直列に入力される。こ
の記録信号はタイミング制御端子8から入力されるタイ
ミング信号S3  によって制御されるANDゲート2
9およびORゲート27を順次介して第3の記憶回路を
構成するシフトレジスタ15に入力される。このシフト
レジスタ15は1726 ビットの容量を有し、さらに
シフトレジスタ15の右端に直列に1ビットシフトレジ
スタ38−F、3B−G、3B−Hがつながり、クロッ
ク入力端子9から入力されるクロック信号CPにより、
入力された記録信号を順次右方に転送して、1247分
記憶する。クロック入力端子9から入力されるクロック
信号CPは、タイミング制御端子6から人力されるタイ
ミング信号S、とタイミング制御端子7から入力される
タイミング信号S2とタイミング制御端子8から入力さ
れるタイミング信号S、によりて制御されるORゲート
20.30の出力信号によって制御されるANDゲート
31を介して、シフトレジスタ15.38−F 、38
−G、38−Hに入力される。従ってシフトレジスタ1
5 、38−F、 38−G、 38−Hにクロック信
号C1が入力されるのはタイミング信号S1 あるいは
タイミング信号S、あるいはタイミング信号S3が「1
」のときのみである。
タイミング信号S3が「1」のタイミングで記録信号入
力端子5からシフトレジスタ15.38−F、38−G
に記録信号が入力されると同時に、そのときシフトレジ
スタ15 、38−F、 38−GK記憶されている1
時刻前の記録信号はシフトレジスタ38−Gの右端から
直列に読み出され、タイミング信号S、によって制御さ
れるANDゲ−)26.’ORゲート24を介して、第
1の記憶回路である1726 ビットのシフトレジスタ
14およびシフトレジスタ14の右端に直列につながる
1ビツトのシフトレジスタ3B−D、38−Xに入力さ
れる。
さらにタイミング信号S3が「1」のタイミングで記録
信号入力端子5からシフトレジスタ15゜38−F、3
8−Gに記録信号が入力されると同時に、そのときシフ
トレジスタ14.38−D。
38−Xに記憶されている2時刻前の記録信号は/スト
レジスタ38−Xの右端から直列に絖み出され、タイミ
ング信号S3によって制御されるANDゲート23.O
Rゲート21を介して第2のd己1恩回路である172
6 ビットのシフトレジスタ13およびシフトレジスタ
13の右端に直列につながる1ビツトのシフトレジスタ
38−A、38−Bに人力される。
また、タイミング信号S3が「1」のタイミングで記録
信号入力端子5からシフトレジスタ1538−F 、3
8−GK記録倍号が入力されると同時に、そのときシフ
トレジスタ14.38−D。
38−XK記憶されている2時刻前の記録信号はシフト
レジスタ38−Xの右端から読み出され、ANDゲー)
32.33.34.36 、ORゲート37.インバー
タ3′5から構成される比較回路100によってシフト
レジスタ38−D、38−Eの内容およびシフトレジス
タ13.38−A。
38−Bに記憶されている3時刻前の記録信号およびシ
フトレジスタ15 、38−F 、 38−Gに記憶さ
れている1時刻前の記録1m1i信号と比較され、タイ
ミング信号S、で制御されるANDゲート17およびO
Rゲート16を順次介して、1728 ビットのシフト
レジスタ12に入力される。このシフトレジスタ12は
シフトレジスタ13,14゜15.38−A、38−B
、3B−C,38−D。
38−X、38−E、38−F、38−G、38−Hと
同じクロック信号CPにより、入力された記録情号を順
次右方に転送して記憶する。シフトレジスタ12の内容
は並列に出力され、1728個のラッチ回路11にラッ
チ制御端子10へのラッテトリガ信号TLのタイミング
で移される。
次に、タイミング制御端子6から入力されるタイミング
信号S1 が「1」のタイミングでシフトレジスタ14
.38−D、38−Xに記憶されている2時刻前の記録
信号はシフトレジスタ38−Xの右端から読み出され、
タイミング信号S1で制御されるANDゲート19およ
びORゲート16を順次介して、シフトレジスタ12に
入力される。
同時に、タイミング信号S1が「1」のタイミングでシ
フトレジスタ13 、38−A、 38−Bに記憶され
ている画信号、シフトレジスタ14゜38−D、3B−
XK記憶されている画信号、シフトレジスタ15.38
−F、3B−GKA己憶されている画13号はタイミン
グ信号S1によって制御されるそれぞれANDゲート2
2 、 ORゲート21を介して、またANDゲート2
5.ORゲート24を介して、またANDゲート2B、
ORゲート27を介して再びそれぞれシフトレジスタ1
3゜38−A、38−B、シフトレジスタ14.38−
D、38−X、シフトレジスタ15.38−F’。
38−Gに人力される。従ってタイミング信号S1が「
0→1」に変化する時点と、次に「1→0」に変化する
時点では、それぞれシフトレジスタ13.38−A、3
8−B、シフトレジスタ14゜38−D、38−X、シ
フトレジスタ15.38−F、38−Gの内容は同一で
ある。
次に、タイミング制御端子7から入力されるりイミンク
信号S2が「1」のタイミングでシフトレジスタ14.
38−D、3B−Xに記憶されている2時刻前の記録イ
ぎ号はシフトレジスタ38−Xの右端から読み出され、
比較回路100によってシフトレジスタ38−D、38
−Hの内容およびシフトレジスタ38−A、38−B、
38−Cの内容、シフトレジスタ38−F 、 38−
G、38−Hの内容と比較され、タイミング信号S2 
で制御されるそれぞれANDゲートI B 、 ORゲ
ート16を順久介してシフトレジスタ12に入力される
。同時に、タイミング信号Sl が「1」のタイミング
のときと同様、タイミング信号S2が「1」のタイミン
グでそれぞれシフトレジスタ13.38−A、3g−B
の内容、シフトレジスタ14.38−D、38−Xの内
容、シフトレジスタ15゜38−F、38−Gの内存は
それぞれANDゲート22.ORゲート21を介して、
またANDゲート会5.ORゲート24を介して、また
ANDゲート2B、ORゲート27を介して再びそれぞ
れシフトレジスタ13.38−A、38−B、シフトレ
ジスタ14.38−D、38−X、シフトレジスタ15
 、38−F 、 38−Gに入力される。
38−D、3B−Xに第iラインの記録信号が、シフト
レジスタ13.38−A、38−Bに第i−lラインの
記録信号が、シフトレジスタ15゜38−k” 、 3
8−GK第i + 1 ライフtDk2録傷号がそれぞ
れ楓己憶されているとする。ここで、どのラインの記録
信号も第1ビツトと最終ピットはともに白僅号となるよ
うに制御する。これは後に述べる比較のためである。た
だし、第1図には1ラインの記録信号の第1ピツトと*
iビットを強匍j的に白憤号とする回路は含まれていな
い。このtll」御は入力端子5の以前で行なわれると
仮定する。
第2図(a) 、 (b) 、 (C)に示すように、
タイミング信号b 1 + 82 T Jは順次「1」
になる。それぞれSl。
S2.S3が「1」レベルを継続する時間はクロック信
号cpがシフトレジスタ13.38−A、38−B、3
8−C,14,38−D、38−X、38−E、15.
38−F、38−G、3g−Hに1728ビツト 入力
されるだけの時間である。シフトレジスタ38−A、3
8−B、38−C,38−D、38−X、38−E、3
8−F、38−G。
38−Hの画信号を一般的表現としてそれぞれA。
B、C,D、X、E、F、G、Hとする。タイミング信
号S1が「1」の期間、シフトレジスタ14゜38−D
、38−Xに記憶されている第iラインの記録信号はク
ロック信号CPによりシフトレジスタ38−Xの右端か
ら順次出力され、ゲート19゜16を介してシフトレジ
スタ12に入力される。
従ってこのときのゲート16の出力信号をDlとすると
り、 =X −81となる。
シフトレジスタ12に1ライン分の記録信号が全て絖み
込まれると、次にラッチ回路11に端子10を介して第
2図(d)に示すようにラッチトリガ信号TLが供給さ
れることによってシフトレジスタ12の内容がそのまま
並列にラッチ回路11にラッチされる。次にこのラッチ
トリガ信号TLの直後、第2図(e)に示すように駆動
回路3に端子4を介してT1 なるパルス幅の出力許可
信号DBが供給される。これによって駆動回路3はラッ
チ回路11から記録信号として「1」つまり黒情報が与
えられているもののみスイッチング素子がT1の時間だ
けオン動作し、発熱抵抗体1に通電を行なう。
次にタイミング信号S2が「1」の期間、シフトレジス
タ14 、38−D、 38−Xに記憶されている第i
ラインの記録信号はクロックCPによりシフトレジスタ
38−Xの右端から1孤次出力され、比較回路100に
よって第i−1ラインの隣接画憤号A、B、C,第iラ
インの隣接画信号り。
Eおよび第i+1ラインのVi4接画便号信号G、Hと
比較され、ゲート18.16を介してシフトレジスタ1
2に人力される。従ってゲート16の出力信号D2 は
、D、=X・(A−B−C−D−E十F@G−H)・S
2となる。
77トレジスタ12の内容が全て上記出力で置換される
と、先と同様に第2図(d) 、 (elに示すように
ラッチトリガ信号TL によってシフトレジスタ12の
内容がラッチされ、さらに駆動回路3に出力許可信号D
Bが供給されることによって発熱抵抗体1に通電が行な
われるが、このときの出力許可信号DBのパルス幅はT
、である。
さらにタイミング信号S、が「1」の期間、シフト1ノ
ジスタ14.38−D、38−Xに記憶されている第i
ラインの記録信号はクロック信号C。
によりシフトレジスタ38−Xの右端から1−次出力さ
れ、比較回路100  によって@i−1ミー1ライン
画信号A、B、C,第iラインの隣接画信号り、Eと比
較され、ゲート17,16を介してシフトレジスタ12
に人力される。従ってゲート16の出力値VD、uD3
=X ・(A−B−C−D−E)−8゜となる。シフト
レジスタ12の内容が全て上記出力で置換されると、先
と同様に第2図(d) 、 (e)に示すようにラッチ
トリガ信号TL によってシフトレジスタ12の内容が
ラッチされ、さらに駆動回路3に出力許可信号DBが供
給されることによって発熱抵抗体1に通電が行なわれる
が、このときの出力許可信号DBのパルス幅はT3であ
る。
第3図はこの様子を示したもので、(a) 、 (C)
 、 (e)はそれぞれ注目するドツトの記録信号Xと
その隣と 接する記録信号A、B、C,D、E、G、Hの情報の例
を示し、(g)にそれぞれのドツトの記録信号の符号を
示したが、これは@1図の説明で用いた符号に対応する
。(b) 、 (d) 、 (f)はそれぞれ(al 
、 (C) 、 (e)に対応するドツトXの発熱抵抗
体への通電時間を示している。それは、(a)のときD
 1=D2=D3=l、(b)のときDI = Dt 
= 1 s D3 = 01(C)のときDt−1b 
Dt = DI = Oとなることによる。
このように、本発明によれば同じ発熱抵抗体に対応する
記録信号および該発熱抵抗体の周囲の発熱抵抗体に対応
する記録信号が2ライン以上連続して黒情報のとき、該
黒情報の直後の白情報に対応する記録上に生じる尾引き
現象は該白情報の1時刻前および2時刻前の黒情報に対
応する発熱抵抗体に与える通電時間葡例えば孤立した黒
情報であるときの通電時間(T1+T2 + T3 )
の時間より短かい時間、T、 +T、およびT8となる
ので、T1゜T、、T3の籠を適当に定めることにより
防止することができる。
なお本発明は、次のように種々変形して実施が可能であ
る。すなわち、前記実施列では印字記録信号を隣接する
8個の記録信号と比較したが、第2および@3の記憶回
路を増設して、印字記録信号をより多くの周囲の記録信
号と比較を行ない、その比較結果に従って通電時間を制
御してもよい。
管た通電回数を1回とするが2回とするか3回とするか
Kよって通電時間を制御したが、通電回数を4回以上に
分けて、4段階以上で通電−間を制御してもよい。さら
に、通電時間の制御は、通電回数によって行なう必要は
必らずしもなく、予め2種類の通電時間を定めておき、
比較回路の比較結果に従ってこれらの通電時間を与える
出力許可信号を駆動回路に供給してもよい。
【図面の簡単な説明】
第1図は本発明による感熱記録vcf/Itの一実施列
の構成図、第2図および第3図はその動作を説明するだ
めのタイムチャートである。 1・・・・・・発熱抵抗体、3・・・・・・駆動回路、
11・・・・・・ラッチ回路、12・・・・・・シフト
レジスタ、13.38−A、38−B、38−C・・・
・・・シフトレジスタ(第2の記憶回M)、14.38
−D、38−X。 38−E・・・・・・シフトレジスタ(第1の記憶回路
)、15.38−F、38−G、38−H・・・・・・
シフトレジスタ(@3の記憶回路ン。 ・

Claims (1)

    【特許請求の範囲】
  1. 一列に並設された発熱抵抗体と、これらの発熱抵抗体に
    一連の記@僅号に応じて選択的に通電を行なう1動回路
    と、これらの駆動回路に供給すべき一連の記録信号情報
    を記憶する第1の記憶回路と、第1の記憶回路に記憶さ
    れる記録信号情報の少なくとも一時刻前の一連の記録信
    号情報を記憶する第2の記憶回路と、第1の記憶回路に
    記憶される記録信号情報の少なくとも一時刻後の一連の
    記録信号情報を記憶する第3の記憶回路と、記録上第1
    の記憶回路に記憶された記録信号の任意の1個の周囲の
    記録信号に基いて@記任意の記録信号に対応する発熱抵
    抗体への通電時間を制御する手段とを具備することを特
    徴とする感熱記録装置。
JP57088981A 1982-05-26 1982-05-26 感熱記録装置 Pending JPS58205373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57088981A JPS58205373A (ja) 1982-05-26 1982-05-26 感熱記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57088981A JPS58205373A (ja) 1982-05-26 1982-05-26 感熱記録装置

Publications (1)

Publication Number Publication Date
JPS58205373A true JPS58205373A (ja) 1983-11-30

Family

ID=13957973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57088981A Pending JPS58205373A (ja) 1982-05-26 1982-05-26 感熱記録装置

Country Status (1)

Country Link
JP (1) JPS58205373A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143658A (ja) * 1983-02-07 1984-08-17 Ricoh Co Ltd 熱記録ヘツド駆動制御装置
JPS60232771A (ja) * 1984-05-04 1985-11-19 Fuji Xerox Co Ltd サ−マルヘツド駆動装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143658A (ja) * 1983-02-07 1984-08-17 Ricoh Co Ltd 熱記録ヘツド駆動制御装置
JPS60232771A (ja) * 1984-05-04 1985-11-19 Fuji Xerox Co Ltd サ−マルヘツド駆動装置

Similar Documents

Publication Publication Date Title
JPS6036397B2 (ja) 熱記録装置
EP0068702A2 (en) Thermal printer
JPS6371373A (ja) ドライバic及び記録ヘツド
EP0304916B1 (en) Thermal printing control circuit
EP1070593B1 (en) Thermal printer and method of controlling it
US4630068A (en) High speed thermal printing circuit
JPH0775893B2 (ja) プリンタ用の記録制御装置
US6606108B2 (en) Thermal print head high-speed driving apparatus and method
JPS58205373A (ja) 感熱記録装置
JPS61172479A (ja) 感熱記録装置
JPS6313390B2 (ja)
JPS58215376A (ja) 感熱記録装置
JPS62266967A (ja) 感熱記録装置
JPS6076360A (ja) 感熱記録装置
JPH0319069B2 (ja)
JPH0439433B2 (ja)
JP3088520B2 (ja) サーマルヘッド駆動回路
JP3062314B2 (ja) 印字素子駆動回路装置及び印字装置
JP2930088B2 (ja) 感熱記録装置の階調記録方法
JP2662123B2 (ja) 記録ヘッド駆動装置
JP2563014B2 (ja) サーマルヘッド
US7224377B1 (en) Thermal print head modulation using additive complements
JP2730473B2 (ja) サーマルヘッドの駆動装置
JPH0474191B2 (ja)
JPS63141766A (ja) 印字方式