JPS61179663A - 記録ヘツド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は記録装置に適用する記録ヘッドに関する。

従来の技術 第５図は従来のサーマルヘッドの構成図である。

同図において、１−１〜１−８は８つのグループに分割
された複数の発熱抵抗素子（記録素子）群で、一端が共
通に接続されて入力端子６−１を介して外部の記録電源
から記録電圧ＲＶが印加されＡ−２−１〜２−８１寸亮
Ｍ訂ｔｔｗ表・−一■￥１−１〜１−８と同数の駆動回
路群で、発熱抵抗素子群１−１〜１−８の他端に一対−
に接続されており、ラッチ３から出力される画信号の内
容に従って、対応する発熱抵抗素子群１−１〜１−８へ
通電を行う。

この通電は、分割された８グループにおいて各グループ
を単位として、信号入力端子６−１〜６−８から入力さ
れる通電イネーブルＫＮＢ１〜ＩＣＮＢｓによって行わ
れる。通電イネ、−プルＩＣＮＢ１〜ＩＣＮＢ８がＨレ
ベルを保持している間、発熱抵抗素子群１−１〜１−８
および駆動回路群２−１〜２−８を流れた電流は、端子
６−２を介して外部の記録電源の他端ＧＮＤに流れ出る
。

前記ラッチ３は発熱抵抗素子群１−１〜１〜８と同数の
信号を出力する。４はシフトレジスタであり、このシフ
トレジスタ４において、信号入力端子８から入力される
画信号Ｐｉｘが、入力端子９から入力されるクロックＣ
，ＬＫによって順次書き込まれ、直並列変換されてラッ
チ３へ出力される。このラッチ３への出力は、信号入力
端子７から入力されるストローブパルスＳＴＢによって
、ラッチ３に記憶され、駆動回路群２−１〜２−８へ出
力される。

第６図は第６図に示すサーマルヘッドを用いて記録を行
なった場合の動作を示すタイミング図で、ａは画信号Ｐ
ｉｘ、ｂは画信号のサンプリングクロックＣＬＫ％　Ｃ
はストローブパルスＳＴＢ、（ｉ〜には通電イネーブル
ＥＮＢ　１〜ＫＮＢ８である。

次に、第５図と第６図を基に動作について説明する。

信号入力端子８から入力される画信号Ｐｉｘが信号入力
端子９から入力されるクロックＣＬＫによってシフトレ
ジスタ４へ順次書込まれる。この書込みが終了すると信
号入力端子７から入力されるストローブパルスＳＴＢが
立上り、シフトレジスタ４の出力がラッチ３に記憶され
る。このラッチ３の記憶内容は駆動回路群２−１〜２−
８に出力される。この時点で、外部の記録電源から入力
端子５−１を介して発熱抵抗素子群１−１〜１−８およ
び駆動回路群２−１〜２−８に記録電圧が印加されてい
る。

続いて、信号入力端子６−１から通電イネーブルＲＮＢ
１が入力され、ラッチ３の画信号出力に応じて駆動回路
群２−１が動作され、発熱抵抗素子群１−１のうち黒信
号に対応する素子にのみ通電が行なわれ、感熱記録媒体
に画像が形成される。

以下、同様にして信号入力端子６−２〜６−８から入力
される通電イネーブルＥ　Ｎ　Ｂ２〜ＫＮＢ８によって
順次ラッチ３の画信号に応じて駆動回路２−２〜２−８
が作動され発熱抵抗素子群１−２〜１−８に通電が行わ
れ、感熱記録媒体に画像が形成される。

発明が解決しようとする問題点 しかしながら、この種の従来のサーマルヘッドを用いて
記録を行なう場合、記録素子の全グループの通電時間、
即ち１ラインの記録に要する時間は（１回の通電時間）
×（グループ数）で決まるため、記録装置に要求される
記録速度を変更するには、サーマルヘッド内の発熱抵抗
素子のグループ分割数を変える必要があった。

即ち、高速な記録を行う時は、発熱抵抗素子を少ないグ
ループ数に分割して、同時駆動する発熱抵抗素子数を増
やし１ラインの記録時間を短縮し、又、低速の記録で充
分な時には、発熱抵抗素子を多くのグループ数に分割し
て、同時駆動する発熱抵抗素子数を減らしている。

このように従来のサーマルヘッドを用いた記録装置で記
録速度を変更する場合、このサーマルヘッドを共通利用
することが困難であった。

また、一層の高速記録を実現する記録制御方式として黒
率検出による記録方式がある。この記録方式は１ライン
の画信号中の黒信号の割合に応じて同時駆動する発熱抵
抗素子数を可変するものである。黒信号が少ない場合に
は同時駆動する発熱抵抗素子数を増やして記録を行ない
、１ラインの記録に要する時間を短縮する。従って、複
数の発熱抵抗素子があらかじめ特定のグループ数に分割
されたサーマルヘッドにおいて、この記録方式を実施す
るには１ラインの画信号中の黒信号の少ない場合に同時
に複数のグループをまとめて発熱抵汁専ヱＡハ３償ち舛
佇へｒ＾Ｗ手ス　佇七１７＾時、１ライン中の画信号に
占める黒信号の割合に応じて１ラインの記録に要する時
間をさらにきめ細かく短縮するには、発熱抵抗素子のグ
ループ分割数を多くして同時駆動できる発熱抵抗素子数
の組合せを増やして行なう。しかしながら、このような
高速の記録方式が適用できるサーマルヘッドにおいては
、通電イネーブル信号の入力端子数の増加に伴って、外
部の制御回路とサーマルヘッドを結ぶ信号線が増加し装
置のコスト増を招くうえ、信号線の接、続部分に用いる
コネクタの接触不良等により通電イネーブルが不安定な
状態となる確率が高く、この場合には発熱抵抗素子の破
壊をひき起すため、外部の制御回路に、ゲート回路と単
安定マルチバイブレータ等を利用して、通電イネーブル
が一定時間以上連続してオンすることを禁止する保護回
路を付加する必要があり、通電イネーブル端子数の増加
と共に保護回路の規模も大きくなって一段とコストの増
加を招く。

本発明は上記問題点を解消するもので、駆動回路群を形
成する結線を変更することなく、又、通電イネーブル信
号の入力端子数を増加させることなく記録素子のグルー
プ分割数を変更でき、記録装置に適用することにより様
々な速度の記録を行うことができる記録ヘッドを提供す
ることを目的とする。

問題点を解決するための手段 本発明は上記目的を達成するために、グループ毎に分割
された複数の記録素子と、前記記録素子のグループ単位
に対応して設けられ、前記記録素子を前記グループ単位
で駆動する駆動回路と、前記駆動回路を選択・切替する
デコーダ回路とを有することを特徴とする。

作用 デコーダ回路で、駆動回路の選択順序および同時選択す
る駆動回路の組合せが切りかえられ、記録装置の記録速
度に応じた対処が可能となる。

実施例 第１図は本発明の一実施例によるサーマルヘッドの構成
図である。同図において、１１−１〜１１−８は８グル
ープに分割された複数の発熱抵抗素子群で、一端が共通
に接続され入力端子１５−１を介して外部の記録電源か
ら記録電圧ＲＶが印加される。１２−１〜１２−８は発
熱抵抗素子群１１−１〜１１−８と同数の駆動回路群で
、発熱抵抗素子群１１−１〜１１−８の他端に接続され
て、ラッチ１３から出力される画信号の内容に従って、
対応する発熱抵抗素子群に通電を行なう。この通電は、
分割された８グループにおいて各グループを単位として
デコーダ２１から出力される通電イネーブルＥＮＢ　１
〜ＥＮＢＢによって行なわれる。

デコーダ２１は入力端子１６から入力される共通通電イ
ネーブルＥＮＢがオン状態（Ｈレベル）を保持している
間、入力端子２ｏ−１〜２０−４から入力される駆動回
路群選択信号Ｓ１〜Ｓ４で指定された駆動回路群に対応
する通電イネーブルＥＮＢ１〜ＥＮＢ８をオン（Ｈレベ
ル）する。

前記ラッチ１３は発熱抵抗素子群１１−１〜１１−８と
同数の信号を出力する。１４はシフトレジスタであり、
このシフトレジスタ１４において、信号入力端子１８か
ら入力される画信号Ｆｉｘが、信号入力端子１９から入
力されるクロックＣＬＫによって順次書込まれ、直並列
変換されてラッチ１３へ出力される。シフトレジスタ１
４の出力は信号入力端子１７から入力されるストローブ
パルスＳＴＢによってラッチ１３に記憶され、駆動回路
１２−１〜１２−８へ出力される。

第４図は、デコーダ回路２１の真理値表を示したもので
、共通通電イネーブルＥＮＢがオン（Ｈレベル）の時に
、駆動回路群選択信号８１〜＄４で指定された駆動回路
群に対応する通電イネーブルＥＮＢ１〜ＫＮＢ８がオン
（Ｈレベル）サレる。

従って、このデコーダ回路２１を利用すれば、１グルー
プ、２グループ、４グループ、８グループの駆動回路群
を各々、選択して通電することができる。

第２図は第１図のサーマルヘッドを用いて、駆動回路群
選択信号Ｓ１〜Ｓ４のうちＳ４をＬレベルに固定し、選
択信号８１〜Ｓ３を用いて８グループの駆動回路群を１
グループずつ順次に選択して通電し一記録を行なった皇
舎のタイミング俯τある。同図において、ａは画信号Ｐ
工ｘ、ｂは画信号のサンプリングクロックＣＬＫ、ｃは
ストローブパルスＳＴＢ％ｄは共通通電イネーブルＥＮ
Ｂ。

ｅ−ｇは駆動回路群選択信号８１〜Ｓ３、ｈ〜０は通電
イネーブルＫＮ８１〜ＥＮＢ８である。

次に、第１図と第２図を基に動作について説明する。

信号入力端子１８から入力される画信号Ｐｉｘが信号入
力端子１９から入力されるクロックＣＬＫによってシフ
トレジスタ１４へ順次書込まれる。

この書込みが終了すると信号入力端子１７から入力すれ
るストローブパルスＳＴＢが立上り、シフトレジスタ１
４の出力がラッチ１３に記憶される。

このラッチ１３の記憶内容は駆動回路１２−１〜１２−
８に出力される。この時点で外部の記録電源から入力端
子１５−１を介して発熱抵抗素子群１１−１〜１１−８
および駆動回路群１２−１〜１２−８に記録電圧ＲＶが
供給されている。

続いて、信号入力端子１６から共通通電イネーブルＥＮ
Ｂがデコーダ２１に入力されて、この時の駆動回路群選
択信号８１〜Ｓ３で指定された駆動回路群に対応する通
電イネーブルＥＮＢ１が出力される。通電イネーブルＥ
ＮＢ１は駆動回路群１２−１をラッチ１３の出力に応じ
て動作させ発熱抵抗素子群１１−１のうち黒信号に対応
する素子にのみ通電が行なわれ、感熱記録媒体に画像が
形成される。

以下、同様にして共通通電イネーブルＥＮＢと駆動回路
群選択信号８１〜Ｓ３によって順次ラッチ１３の画信号
に応じて駆動回路１２−２〜１２−８が作動され、発熱
抵抗素子群１１−２〜１１−８に１グループずつ通電が
行なわれ、感熱記録媒体に画像が形成される。

同様に、第１図のサーマルヘッドを用い、駆動回路群選
択信号８１〜Ｓ４のうち、選択信号ｓ３をＬレベル、選
択信号Ｓ４をＨレベルに固定した場合についてのタイミ
ング図を第３図に示す。この場合、選択信号８１〜Ｓ２
が用いられて、８グループの駆動回路群が２グループず
つ選択・通電され、記録が行われる。

なお、本実施例に２いては、駆動回路選択信号の一部を
ＬレベルまたはＨレベルに固定して用いるようにしたが
、これらのレベルは記録ヘッド内に設けたジャンパー線
やスイッチにより設定しても簡単に発熱抵抗素子群およ
び駆動回路群を構成するグループ分割数を切りかえられ
る。また、駆動回路選択信号のレベルを外部から、記録
ヘッドに与えるようにすれば、画信号中の黒信号の割合
に応じて同時に駆動する発熱抵抗素子数を制御すること
ができる。また、デコーダ回路の内容を変更することに
より、駆動回路群を選択する順序および同時選択する駆
動回路の数と組合せを変えることもできる。

また、本実施例においては、感熱記録を用いた例を説明
したが、静電記録等の他の記録方式にも適用できる。

発明の効果 本発明によれば、駆動回路を選択するデコーダ回路を記
録ヘッドに備えており、記録ヘッド内の駆動回路群を形
成する結線を変更することなく、又、通電イネーブル信
号の入力端子数を増加させることなく記録素子のグルー
プ分割数を変更でき、様々な記録速度を持つ記録装置に
記録ヘッドを共通使用できるという効果がある。

又、本発明によれば、入力端子数をほとんど増加させる
ことなく、かつ通電イネーブルを共通的に１本の端子に
まとめることができるため、通電イネーブル信号の異常
に対する保護回路および信号線の接続分に要する部品コ
ストを最小限に抑えられると共に信頼性も高くなるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるサーマルヘッドの構成
を示すブロック図、第２図は同実施例の動作を示すタイ
ミング図、第３図は同実施例の動作を示すタイミング図
、第４図は同実施例におけるデコーダ回路の真理値表の
説明図、第５図は従来のサーマルヘッドの構成を示すブ
ロック図、第６図は同従来例の動作を示すタイミング図
である。 １１−１〜１１−８・・・・・・発熱抵抗素子群、１２
−１〜１２−８・・・・・・駆動回路群、２１・山・・
デコーダ回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名＠　
２　図 （のＥＮＢ８ 第３図 第４図 第６図 （ｂ）　ＣＬＫ　　　− （Ｆ？、ンＥＮＢＢ

Claims (1)

【特許請求の範囲】
1. グループ毎に分割された複数の記録素子と、前記記録素
   子のグループ単位に対応して設けられ、前記記録素子を
   前記グループ単位で駆動する駆動回路と、前記駆動回路
   を選択・切替するデコーダ回路とを有する記録ヘッド。