JPS5964965A - サ−マルヘツド駆動方法 - Google Patents
サ−マルヘツド駆動方法Info
- Publication number
- JPS5964965A JPS5964965A JP57175807A JP17580782A JPS5964965A JP S5964965 A JPS5964965 A JP S5964965A JP 57175807 A JP57175807 A JP 57175807A JP 17580782 A JP17580782 A JP 17580782A JP S5964965 A JPS5964965 A JP S5964965A
- Authority
- JP
- Japan
- Prior art keywords
- data
- heating
- writing
- thermal head
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40025—Circuits exciting or modulating particular heads for reproducing continuous tone value scales
- H04N1/40031—Circuits exciting or modulating particular heads for reproducing continuous tone value scales for a plurality of reproducing elements simultaneously
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Fax Reproducing Arrangements (AREA)
- Electronic Switches (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野２
本発明はシフトレジスタ内蔵型サーマルヘッド。
の駆動方法に関する。
く背景技術〉
この種のヘッドにあっては、発熱ドツト数力五多くなる
と、ヘッド内のシフトレジスタへのデータ書込みに相当
長い時間要する。そこでヘッドへのデータ書込み端子を
複数設けると共に、データを分割して各端子工り同時に
ｔ込むことが案出されているが、データ書込み端子数が
多くなると、データ書込み時間が短くなり、記録速度は
同上する半面データ書込みのための制覇回路し：１子数
が多くなる欠点がある０ 〈発明の開示〉 本発明は、上記欠点を解決しにもので、概略的には、デ
ータ書込みを分割して行なう点でｒｔ ｒｔ米と同様で
あるが、例えば、デーｌの半分のＩ込みが終了すると、
その部分の発熱駆動？なし、同時にこの間に残りの半分
のデータのｖｒ込みン行なう点に特徴がある。
と、ヘッド内のシフトレジスタへのデータ書込みに相当
長い時間要する。そこでヘッドへのデータ書込み端子を
複数設けると共に、データを分割して各端子工り同時に
ｔ込むことが案出されているが、データ書込み端子数が
多くなると、データ書込み時間が短くなり、記録速度は
同上する半面データ書込みのための制覇回路し：１子数
が多くなる欠点がある０ 〈発明の開示〉 本発明は、上記欠点を解決しにもので、概略的には、デ
ータ書込みを分割して行なう点でｒｔ ｒｔ米と同様で
あるが、例えば、デーｌの半分のＩ込みが終了すると、
その部分の発熱駆動？なし、同時にこの間に残りの半分
のデータのｖｒ込みン行なう点に特徴がある。
実施例
第１図は実施例に用いられるサーマＩレヘツｌ”１１１
′を示す。１列に均等配置さｒ′Ｌ、１．−２０ ／
） ８１１？ｊ（７） ’ｒ１ｍドツトに第１〜第４の
発熱ドツト群（Ｈ１）〜（Ｈａ）に均等分割され、夫々
に共通の電混−祇圧ＶＨが供給される。上記２０４８個
の発熱ドツトに対応する発熱ドツト情報ン蓄える２０４
８ビツトのシフトレジスタ部（２）ニ上記第１〜第４の
発熱ドツト群に対応する、互いに独立な第１〜第４シフ
トレジスタ（ＳＲＩ ）〜（ＳＲ４）で構成され、第１
〜第４ドライバ群（ＤＲｌ）〜（ＤＲ４）が対応する第
１〜第４シフトレジスタ（ＢＲｌ ）〜（ＳＲ４）の内
容に応じて、対応する第１〜第４発熱ドツト群（Ｈｌ）
〜（Ｈ４）を駆動する。
′を示す。１列に均等配置さｒ′Ｌ、１．−２０ ／
） ８１１？ｊ（７） ’ｒ１ｍドツトに第１〜第４の
発熱ドツト群（Ｈ１）〜（Ｈａ）に均等分割され、夫々
に共通の電混−祇圧ＶＨが供給される。上記２０４８個
の発熱ドツトに対応する発熱ドツト情報ン蓄える２０４
８ビツトのシフトレジスタ部（２）ニ上記第１〜第４の
発熱ドツト群に対応する、互いに独立な第１〜第４シフ
トレジスタ（ＳＲＩ ）〜（ＳＲ４）で構成され、第１
〜第４ドライバ群（ＤＲｌ）〜（ＤＲ４）が対応する第
１〜第４シフトレジスタ（ＢＲｌ ）〜（ＳＲ４）の内
容に応じて、対応する第１〜第４発熱ドツト群（Ｈｌ）
〜（Ｈ４）を駆動する。
データＤ１〜Ｄ４Ｉｒｉ夫々第１〜第４シフトレジスタ
（５Ｒ１） 〜（，５尺４） Ｋ入Ｖ、クロックＣＬＫ
がその際のシフトクロック信号となる。第１ブロツク信
号ＢＯ１は第１、第２ドライバ群（ＤＲｌ）（Ｄ：Ｒ２
）を制御し、他方第２ブロツク信号ＢＯ２が第６、第４
ドライバ群（ＤＲ３）（ＤＲ４）乞制碑する。第１スト
ローブ信号ＳＴ１は各発熱ドツト群内の奇数番目の発熱
ドツト’Ｙ、又第２ストローブ信号ＳＴ２は同偶数番目
の発熱ドツトＹ夫々駆動丁べく各ドライバ群（ＤＲｌｈ
（ＤＲ４）を制御する。
（５Ｒ１） 〜（，５尺４） Ｋ入Ｖ、クロックＣＬＫ
がその際のシフトクロック信号となる。第１ブロツク信
号ＢＯ１は第１、第２ドライバ群（ＤＲｌ）（Ｄ：Ｒ２
）を制御し、他方第２ブロツク信号ＢＯ２が第６、第４
ドライバ群（ＤＲ３）（ＤＲ４）乞制碑する。第１スト
ローブ信号ＳＴ１は各発熱ドツト群内の奇数番目の発熱
ドツト’Ｙ、又第２ストローブ信号ＳＴ２は同偶数番目
の発熱ドツトＹ夫々駆動丁べく各ドライバ群（ＤＲｌｈ
（ＤＲ４）を制御する。
それに対応するドライバ群（ＤＲｌ）及びシフトレジス
タ（ＳＲｔ）、更にこれらの相互配線を具体的に示して
いる。５１２個の発熱ドツト（ＨＤｌ）〜（ＨＤ５１２
）の夫々と、５１２ビツト長のシフトレジスタ（ｅＲｉ
）の各ビットとが対応シており、各ビットの情報に応じ
て対応するアンドゲート（Ｇ１）〜（Ｇ５１２）が開き
、対応下る発熱ドツトが発熱駆動される。このときアン
ドゲートの奇数番目のものが第１ストロ−ブイ「号ＳＴ
１にエリ、又偶数番目のものが第２ストローブ信号５Ｔ
２ＶＣ，ｃり制御さ几る。
タ（ＳＲｔ）、更にこれらの相互配線を具体的に示して
いる。５１２個の発熱ドツト（ＨＤｌ）〜（ＨＤ５１２
）の夫々と、５１２ビツト長のシフトレジスタ（ｅＲｉ
）の各ビットとが対応シており、各ビットの情報に応じ
て対応するアンドゲート（Ｇ１）〜（Ｇ５１２）が開き
、対応下る発熱ドツトが発熱駆動される。このときアン
ドゲートの奇数番目のものが第１ストロ−ブイ「号ＳＴ
１にエリ、又偶数番目のものが第２ストローブ信号５Ｔ
２ＶＣ，ｃり制御さ几る。
第６図は上記サーマルヘッドを駆動１−るための回路を
示し、第４図はその駆動時のイｇ号波形を示している。
示し、第４図はその駆動時のイｇ号波形を示している。
以下上記回路の構成を第４図をも参照してその動作と共
に説明する。
に説明する。
サーマルヘッドｔｌ＋で記録すべき１列分２０４８ビツ
トのデータは記録節」碗回路ｕ（ｉから供給されるが、
まず第１発熱ドツト群（Ｈｌ）及び第２発熱ドツト群（
Ｈｌ）で記録子べ専データが夫々順次第１ ＲＡ Ｍ＋
ｔ１１及び第２ＲＡＭ１１２に入る。このとき、ＲＡＭ
制御回路ｆＪ３１がチップ選択信号ｃｓｌ、ａＳ２、書
込み／読出し信号ｗ ／ Ｒ及びアドレス信号にエリ各
ＲＡＭへの書込みを制―する。
トのデータは記録節」碗回路ｕ（ｉから供給されるが、
まず第１発熱ドツト群（Ｈｌ）及び第２発熱ドツト群（
Ｈｌ）で記録子べ専データが夫々順次第１ ＲＡ Ｍ＋
ｔ１１及び第２ＲＡＭ１１２に入る。このとき、ＲＡＭ
制御回路ｆＪ３１がチップ選択信号ｃｓｌ、ａＳ２、書
込み／読出し信号ｗ ／ Ｒ及びアドレス信号にエリ各
ＲＡＭへの書込みを制―する。
記鎌制仰回路１１０１に次いで、同様にＲＡＭ制６１回
路Ｕ３１’ＹＬ、て、ｓＨＩ ＲＡ Ｍｌｌｌｌ及び第
２ＲＡＭｕ２１のデータを夫々同時に第１及び第２の並
列・直列変換器τ１３１及び（１４１に読み出すと共に
、第１、第２出力制間回路＋Ｊ５１（１６１乞して、第
１及び第２並列Φ直列変換器１３１及びｕ４ＪｙＪｈら
出力さ几るビットシリアルなデータ乞大々デーｉｔｌ及
びｐ２としてサーマルヘッドＩＩＩＫ送り込む。ＲＡＭ
制御回路（１３１はこのときクロック信号ＣＬＫンサー
マルヘッド１１）に送り、これにエリ、第１、第２シフ
トレジスタ（，５Ｒ１）（ＳＲ２）に対応のデータが同
時に蓄えら几る。
路Ｕ３１’ＹＬ、て、ｓＨＩ ＲＡ Ｍｌｌｌｌ及び第
２ＲＡＭｕ２１のデータを夫々同時に第１及び第２の並
列・直列変換器τ１３１及び（１４１に読み出すと共に
、第１、第２出力制間回路＋Ｊ５１（１６１乞して、第
１及び第２並列Φ直列変換器１３１及びｕ４ＪｙＪｈら
出力さ几るビットシリアルなデータ乞大々デーｉｔｌ及
びｐ２としてサーマルヘッドＩＩＩＫ送り込む。ＲＡＭ
制御回路（１３１はこのときクロック信号ＣＬＫンサー
マルヘッド１１）に送り、これにエリ、第１、第２シフ
トレジスタ（，５Ｒ１）（ＳＲ２）に対応のデータが同
時に蓄えら几る。
記辞制ｉ１Ｍ回路１１［１は、その後、第１ブロツク信
号ｓｏ１と第１及び第２ストローブ信号ＳＴ１及びｓＴ
２とン同時にサーマルヘッドに送り込み、これにエフ第
１、第２発熱ドツト群（Ｈｌ ）（）！２）が第１、第
２レジスタ（ＳＲ１）（ＥｉＲ２）の内容に応じて発熱
駆動する。
号ｓｏ１と第１及び第２ストローブ信号ＳＴ１及びｓＴ
２とン同時にサーマルヘッドに送り込み、これにエフ第
１、第２発熱ドツト群（Ｈｌ ）（）！２）が第１、第
２レジスタ（ＳＲ１）（ＥｉＲ２）の内容に応じて発熱
駆動する。
斯る発熱期間中に、記録制御回路！１０）に、残りのデ
ータ、即ち、第６、第４発熱ドツト群（Ｈ３）（１１４
）で記録すべきデータン同様に、夫々第、１、第２ Ｒ
Ａ Ｍ＋１１１ｔ１２１Ｖｃｔｉ出り、に後、第１、第
２並列・直列変換器ＩＩ：（＋（１４１乞経て出力し、
＠６、第４シフトレジスタ（ＳＲ５）（Ｅ１１４ ）に
格納する。
ータ、即ち、第６、第４発熱ドツト群（Ｈ３）（１１４
）で記録すべきデータン同様に、夫々第、１、第２ Ｒ
Ａ Ｍ＋１１１ｔ１２１Ｖｃｔｉ出り、に後、第１、第
２並列・直列変換器ＩＩ：（＋（１４１乞経て出力し、
＠６、第４シフトレジスタ（ＳＲ５）（Ｅ１１４ ）に
格納する。
上記第１、第２発熱ドツト群（Ｈｔ）（Ｈｌ）での発熱
終了後、記録制同回路［１Ｇに、第２ブロツク信号８０
２及び第１，２ｇ２ストロ一ブ信号ＳＴ１、ＳＴ２を同
時に発生し、と几にエリ、既に格納済みの第６、第４レ
ジスタ（ＳＲＩ）（ＳＲ４）の内容に応じて第３、第４
発熱ドツト群（Ｈ５）（Ｈ４）が発熱駆動する。
終了後、記録制同回路［１Ｇに、第２ブロツク信号８０
２及び第１，２ｇ２ストロ一ブ信号ＳＴ１、ＳＴ２を同
時に発生し、と几にエリ、既に格納済みの第６、第４レ
ジスタ（ＳＲＩ）（ＳＲ４）の内容に応じて第３、第４
発熱ドツト群（Ｈ５）（Ｈ４）が発熱駆動する。
尚、第１、第２ストロブ信号８Ｔ１．５Ｔ２ｔ’ｊ同一
発熱ドット群内での発熱下るドツト数が所定数より多い
場合に、電源容量の点から、斯る発熱ドラ＋［内の発熱
ン２回に分けて行なうために用いらｎる。即ち、発熱ド
ツト数が多い場合には、′第１ストローブ信号ＳＴ１の
終了後、第２ストロ−ブ信号が出力さオする０このとき
、対応のブロック（Ｎ号ａｏｌ又ｔよ８０２ば、第２ス
トローブ信号の終了まで延長発生される。
発熱ドット群内での発熱下るドツト数が所定数より多い
場合に、電源容量の点から、斯る発熱ドラ＋［内の発熱
ン２回に分けて行なうために用いらｎる。即ち、発熱ド
ツト数が多い場合には、′第１ストローブ信号ＳＴ１の
終了後、第２ストロ−ブ信号が出力さオする０このとき
、対応のブロック（Ｎ号ａｏｌ又ｔよ８０２ば、第２ス
トローブ信号の終了まで延長発生される。
く効 果〉
本発明に工れば、データのビットシリアルな書込みを分
割して行なうものであるから、データ書込み時間の短縮
が図れ、かつ書込まれにデータの発熱駆動期間内に、他
の分割データの書込む様になしたから、斯るデータ書込
み時間の節約が図ル、かつ促１回路素子政もＮ７ＩＯＬ
ない。尚、各分割データを全て同時に書込む場合ＶＣは
、上記実施例の並列・直列変換器が上記データの分割数
だけ必要となる。
割して行なうものであるから、データ書込み時間の短縮
が図れ、かつ書込まれにデータの発熱駆動期間内に、他
の分割データの書込む様になしたから、斯るデータ書込
み時間の節約が図ル、かつ促１回路素子政もＮ７ＩＯＬ
ない。尚、各分割データを全て同時に書込む場合ＶＣは
、上記実施例の並列・直列変換器が上記データの分割数
だけ必要となる。
図は本発明実施例を示し、第１図はサーマルヘッドの回
路図、第２図に同要部詳細回路図、第６図は駆動回路図
、第４図に信号波形図である。 （ＨＤＩ ）（ＨＯ２）・・・発熱ドツト、（ＳＲ１）
〜（８Ｒ４）・・・シフ奢レジスタ。
路図、第２図に同要部詳細回路図、第６図は駆動回路図
、第４図に信号波形図である。 （ＨＤＩ ）（ＨＯ２）・・・発熱ドツト、（ＳＲ１）
〜（８Ｒ４）・・・シフ奢レジスタ。
Claims (1)
- １１）１列に配置された多数の発熱ドツト、該発熱ドツ
トに対応する発熱ドツト情報を蓄えるシフトレジスタ部
ヲ備えるサーマルヘッドを用い、上記シフトレジスタ部
を複数の独立したシフトレジスタで構成すると共に、記
録子べき１列分のドツト情報を分割して順次対応の上記
シフトレジスタ咳書込み、書込ＪＩｃ、ＴＬにシフトレ
ジスタ内容に対応する発熱ドツトの発熱中に、上記分割
された残りのドツト情報ン対応する他の上記シフトレジ
スタに畳込むことン特徴とするサーマルヘッド駆動方法
０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175807A JPS5964965A (ja) | 1982-10-05 | 1982-10-05 | サ−マルヘツド駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57175807A JPS5964965A (ja) | 1982-10-05 | 1982-10-05 | サ−マルヘツド駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5964965A true JPS5964965A (ja) | 1984-04-13 |
Family
ID=16002576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57175807A Pending JPS5964965A (ja) | 1982-10-05 | 1982-10-05 | サ−マルヘツド駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5964965A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362844U (ja) * | 1989-06-14 | 1991-06-19 | ||
| US5353043A (en) * | 1991-03-07 | 1994-10-04 | Seiko Instruments Inc. | Printing data transferring method to a line head |
| US5488403A (en) * | 1992-07-31 | 1996-01-30 | Rohm Co., Ltd. | Printing element drive device having separately operating shift registers |
-
1982
- 1982-10-05 JP JP57175807A patent/JPS5964965A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362844U (ja) * | 1989-06-14 | 1991-06-19 | ||
| US5353043A (en) * | 1991-03-07 | 1994-10-04 | Seiko Instruments Inc. | Printing data transferring method to a line head |
| US5488403A (en) * | 1992-07-31 | 1996-01-30 | Rohm Co., Ltd. | Printing element drive device having separately operating shift registers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926436A (en) | Semiconductor memory device | |
| US7158444B2 (en) | Semiconductor memory device | |
| JP3317187B2 (ja) | 半導体記憶装置 | |
| US4543644A (en) | Control circuit for matrix-driven recording | |
| JPS6010914B2 (ja) | 感熱記録装置 | |
| JPS5964965A (ja) | サ−マルヘツド駆動方法 | |
| JPH0243060A (ja) | サーマルヘッド駆動装置 | |
| JPS6146916B2 (ja) | ||
| JPS58215376A (ja) | 感熱記録装置 | |
| JP2817933B2 (ja) | インクジェット記録装置 | |
| EP0391689A2 (en) | Thermal line printer | |
| JPS61179663A (ja) | 記録ヘツド | |
| JPS6347634B2 (ja) | ||
| JPH0331564Y2 (ja) | ||
| JP3062314B2 (ja) | 印字素子駆動回路装置及び印字装置 | |
| JPS63282996A (ja) | ブロックアクセスメモリのワ−ド線駆動方法 | |
| JPS58161465A (ja) | 記録制御方式 | |
| JPS62202762A (ja) | 感熱記録装置 | |
| KR950012935B1 (ko) | 반도체 기억 장치 | |
| JPH05185631A (ja) | 感熱プリンタヘッドに制御データを伝達するための方法 | |
| JPS6096961A (ja) | 感熱記録装置 | |
| JPS63987B2 (ja) | ||
| JPS61131968A (ja) | サ−マルヘツドの駆動方法 | |
| JPS59118476A (ja) | サ−マルヘツド駆動制御回路 | |
| JPH07125286A (ja) | サーマルヘッド |