JPS62202762A - 感熱記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 伎血立■ 本発明は、感熱記録装置、熱転写記録装置等の転写型感
熱印字装置に関する。

従米肢歪 第３図は、従来の感熱記録装置の一例を説明するための
構成図、第４図は、第３図の回路を動作させるためのエ
ネーブル信号のタイムチャートで、図中、１は発熱抵抗
体群、２はドライバ一群、３はラッチ回路、４はシフト
レジスタで、周知のように、画情報（Ｄａｔａ　）はシ
リアルにシフトレジスタ４に入力され、１ライン分が入
力終了後、パラレルにラッチ回路３に入力される。画情
報によりドライバー２をオン、オフさせて発熱抵抗体１
に電流を流し、該発熱抵抗体を発熱させて感熱紙に記録
する。感熱紙は発熱抵抗体のエネルギーにより発色する
。即ち、発熱抵抗体に加える電圧と時間に依存する。

１ライン分を１度に記録しようとすると、１ラインが全
黒の場合、非常に大きな電力を消費する。

このため、図に示すようにい（つかのブロックに分割し
て（ドライバー回路について言えばＤ＋＋〜Ｄ＋ｒ１が
１ブロツクで、Ｄ２１〜Ｄｚｎが他の１ブロツクを示す
。また、発熱抵抗体について言えばＲ１１〜Ｒ１ｎが１
ブロツクで、Ｒ２１〜Ｒｚｎが他の１フロツクを示す。

以下、Ｒヨ１〜Ｒ３ｎ　、　　Ｒ４１〜Ｒ４ｎと各ブロ
ックが続く）順次記録するようにしている。

すると最大消費電力はブロック内のビット数により決り
、大電力を必要としない。しかし、読取速度は遅くなる
。又、ブロック内が全黒でない場合もあるので非能率的
である。

上述のごとき従来技術の欠点を解消するために、本出願
人は、先に、上記ブロックストローブ方式に代えてエネ
ーブルシフトレジスタ方式について提案した。

第５図は、本出願人が先に提案した上記エネーブルシフ
トレジスタ方式の一例を説明するための構成図、第６図
は、その動作説明をするためのタイムチャートで、図中
、１１は発熱抵抗体、１２はドライバー、１３はエネー
ブルシフトレジスタ。

１４はクロック選択回路、１５はラッチ回路、１６はデ
ータシフトレジスタで、発熱抵抗体１１及びドライバー
１２の構成は従来より周知のものと変わるところはない
。而して、従来のエネーブル回路はブロックに分割して
外部よりコントロールしていたが、この例においては各
ビットにシフトレジスタを設け、シフトレジスタの並列
出力をエネーブル信号としている。シフトレジスタのク
ロック信号は各ビットごとに独立に制御され、クロック
信号の選択回路を有する。これは、画情報に応じてクロ
ック信号を選択する回路で、画信号が黒と印字する時に
はラッチ回路のＱ端子にはＨが出力され、ｄ端子にはＬ
が出力される。この結果、クロック信号はＣＫＩが選択
される。画情報が白で印字しない時にはランチ回路のＱ
端子がり、　Ｑ端子がＨになりＣＫ２が選択される。な
お、ラッチ回路及びデータシフトレジスタ回路も従来よ
り周知のものと変わるところはない。

次に、上記回路の動作を第６図のタイムチャートを用い
て説明する。なお、記録方法は各々条件により設定でき
るが、ここでは簡単にするため次のように設定する。

蓄熱期間：ｔｌ 同時記録ビット：３ビツト クロック周期比：ＣＫＬ：ＣＫ２＝４：１データシフト
レジスタ１６にデータが入力され、各ラッチ回路１５に
データが転送される。各ラッチ回路は周知のようにして
白、黒の画情報が記憶されている。ＣＫＩの周期は上記
条件によりｔ１／３とする。次にエネーブルシフトレジ
スタ１３にエネーブルデータ（Ｅｎａｂｌｅ　Ｄａｔａ
）を入力するが、このエネーブルデータはｔｌのパルス
幅でＣＫ１の立ち上りとＣＫ２の立ち上りの間で立ち上
るようにする。第１ビツトの画情報が白で印字しない時
はＣＫ２の立ち上りに同期してＨとなる。

即ち、第１ビツトはエネーブルとなる。しかし、ラッチ
からの出力はしてあるため、発熱抵抗体Ｒ１に電流は流
れず、印字はされない。第１ビツトのエネーブル信号Ｅ
１は次段シフトレジスタのＤ入力に接続されており、第
２ビツトが白であればＣＫ２により高速にシフトされる
。第３ビツトが黒であればＣＫＩにより低速でシフトさ
れる。ラッチからの出力はＨであるため発熱抵抗体Ｒ３
に電流が流れ印字される。

このように、画情報に応じて印字しない場合は高速にシ
フトされてエネーブルとなるビットが増加する。しかし
、印字する場合はエネーブルデータは次にＣＫ１が立ち
上るまでシフトされない。

このため、印字するビットは常時３ビツトとなる。

１５４７分の印字終了信号は最終段のエネーブル信号を
検知することにより得られ、これにより次の印字が可能
となる。この例の場合はＣＫＩとＣＫ２の周期比を４：
１と、したが、この比を大きくとることにより、より高
速駆動が可能となる。即ち、１ライン分の画素数をこの
比とすれば、全白の場合でもＣＫＩの１フロツク分で走
査が終了する。

又、蓄熱期間、同時記録ビット数も同じ構成で自由に設
定できる。図示例では１ビツトごとにクロック選択回路
を設けたが、２ビツト以上に１回路設けることも可能で
ある。

しかし、上記エネーブルシフトレジスタ方式は、印字効
率を向上させることはできるが、パルス間隔が不定とな
るため、発熱抵抗体の冷却期間が不定となり、印字率の
低いラインでは一定の冷却期間を設ける必要があった。

このため、印字率の低い部分での高速書込みに支障をき
たし、必ずしも効率的ではなかった。

旦−一血 本発明は、上述のごとき実情に鑑みてなされたもので、
特に、印字率の低い部分での記録速度を向上させること
を目的としてなされたものである。

盪−一底 本発明は、上記目的を達成するために、一列に配列され
た発熱抵抗体と、これら発熱抵抗体に各々接続された駆
動素子とを有する感熱記録装置において、駆動素子のオ
ン、オフを１ビット以上ごとに制御するシフトレジスタ
と、前ラインの信号を記憶しておくラッチ回路と、該ラ
ッチ回路の内容とパルス幅制御信号により各ビットのパ
ルス幅を制御するシフトレジスタと、パルス制御回路及
び該シフトレジスタのクロック信号を両信号に応じて選
択するクロック選択回路を有することを特徴としたもの
である。以下、本発明の実施例に基づいて説明する。

第１図は、本発明の一実施例を説明するだめの構成図で
、図中、２１は発熱抵抗体、２２はドライバー、２３は
パルス制御回路、２４はＩネ−７’ルシフトレジスタ、
２５はパルス制御レジスタ。

２６はラッチ選択回路、２７はラッチ回路、２８はデー
タシフトレジスタで、発熱抵抗体２１．ドライバー２２
．及びデータシフトレジスタ２８等は第５図に示した回
路と変わるところはない。ラッチ回路２７は現ラインの
信号と前ラインの信号とをラッチしてお（ために１１と
ｆｆｚの２段構成となっている。

クロック選択回路２６は第５図に示した方式と同じで、
画信号が黒の時は低速クロックを、白の時は高速クロッ
クを選択する。又、エネーブル回路２４も第５図に示し
たエネーブル回路と同様である。この他にパルス幅制御
用のシフトレジスタ回路２５とパルス制御回路２３が設
けられている。

次に上記第１図に示した回路の動作を第２図のタイムチ
ャートを用いて説明する。データシフトレジスタ２８に
データが入力され、現ライン用のラッチ１１にデータが
ラッチされる。最初、前ライン用のラッチ１２にはデー
タがなく全てＯが入力されている。

パルス制御信号ＰＣには、最初はＨ又はエネーブルデー
タと同じ信号を入力する。エネーブルデータＥＮＤＡが
入力されると、画信号に応じたクロックが選択され、シ
フトレジスタの出力Ｄｉ（ｉは任意番目の意）は順次Ｈ
となる。この時、ＰＣがＨであればＰｉの反転出力には
Ｌが出力される。よってエネーブル信号ＥｉにはＤｉと
同じ信号が出力される。この様にＰＣがＨであれば、先
に提案した方式と同じ動作を行う。

次に同じようにデータシフトレジスタにデータが入力さ
れると前ラインのデータはラッチ１２にランチされる。

■ラインの書込み時間はシフトレジスタの最終段の信号
を観測することにより得られるが、この時間が一定の時
間より小さい場合には、ＰＣにエネーブル信号より数ク
ロック分位相を遅らせた信号を入力する。

前ラインのデータが白の場合は、ＥｉにはＤｉと同じ信
号が出力されるが、黒の場合はＩ）ｉとＰｉのＡＮＤ信
号がＥｉに出力される。即ち、ＰＣに入力した信号の遅
れ分だけＥｉのエネーブル期間が短くなる。前ラインが
黒で、しかもパルス間隔が短い場合には、発熱抵抗体の
熱が十分に下がっていないため、続けて前と同じエネル
ギを印加すると発熱抵抗体に熱が蓄積され、温度が規定
値よりも上昇してしまう。このため、パルス間隔が狭い
場合は、パルス幅を短くしておく必要がある。

本発明によるとパルス幅の減少分はＰＣの入力のタイミ
ングで決定されるため、書込み時間に応じて自由に設定
することができる。

なお、上記実施例では、ｌライン分前の信号しか見てい
ないが、２ライン以上前の信号を観測するようにするこ
とも容易に可能である。又、同時印字ドツト数、ＣＫＩ
とＣＫ２の周波数比が自由に設定できることも第５図に
示した方式と同様である。

処−一果 以上の説明から明らかなように、本発明によると、 （ａ）常時設定したビット数を印字しながら走査してい
るため、電源容量に対して効率が良い。

（ｂ）印字ビット数が少ない場合は高速記録が可能であ
る。又、前ラインの状況に応じてパルス幅を減少させる
ことができるので、一定の冷却期間を設ける必要がない
。

（ｃ）パルス幅、同時印字数、パルス減少幅が同じ構成
で自由に設定できる。

（ｄ）従って、小さな電源で高速記録が可能となり、制
御回路も簡単になる。

等の利点がある。

【図面の簡単な説明】

第１図は、本発明による感熱記録装置の一実施例を説明
するための構成図、第２図は、その動作説明をするため
のタイムチャート、第３図は、従来の感熱記録装置の一
例を説明するための構成図、第４図は、その動作説明を
するためのタイムチャート、第５図は、本出願人が先に
提案した感熱記録装置の一例を説明するための構成図、
第６図は、その動作説明をするためのタイムチャートで
ある。 ２１・・・発熱抵抗体、２２・・・ドライバー、２３・
・・パルス制御回路、２４・・・エネーブルシフトレジ
スタ。 ２５・・・パルス制御レジスタ、２６・・・ラッチ選択
回路、２７・・・ラッチ回路、２８・・・データシフト
レジスタ 何ユ ゝ、 第２図 ０１６（力 １ｅａ（ＸＪ 第３図 第　４　図 ＮＩ 第　５　図

Claims (2)

【特許請求の範囲】
1. （１）、一列に配列された発熱抵抗体と、これら発熱抵
   抗体に各々接続された駆動素子とを有する感熱記録装置
   において、駆動素子のオン、オフを１ビット以上ごとに
   制御するシフトレジスタと、前ラインの信号を記憶して
   おくラッチ回路と、該ラッチ回路の内容とパルス幅制御
   信号により各ビットのパルス幅を制御するシフトレジス
   タと、パルス制御回路及び該シフトレジスタのクロック
   信号を画信号に応じて選択するクロック選択回路を有す
   ることを特徴とする感熱記録装置。
2. （２）、前記パルス幅制御信号は、１ラインの書込み時
   間を観測し、書込み時間に応じて変化させることを特徴
   とする特許請求の範囲第（１）項に記載の感熱記録装置
   。