JPS59118476A - サ−マルヘツド駆動制御回路 - Google Patents
サ−マルヘツド駆動制御回路Info
- Publication number
- JPS59118476A JPS59118476A JP22663282A JP22663282A JPS59118476A JP S59118476 A JPS59118476 A JP S59118476A JP 22663282 A JP22663282 A JP 22663282A JP 22663282 A JP22663282 A JP 22663282A JP S59118476 A JPS59118476 A JP S59118476A
- Authority
- JP
- Japan
- Prior art keywords
- block
- thermal head
- signal
- control circuit
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
- B41J2/36—Print density control
Landscapes
- Electronic Switches (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、感熱記録装置に関するものであって、更に詳
細には、１列アレイ状に配設した複数個の発熱素子を有
するサーマルヘッドの駆動制御を行なうサーマルヘッド
駆動制御回路に関するものである。
細には、１列アレイ状に配設した複数個の発熱素子を有
するサーマルヘッドの駆動制御を行なうサーマルヘッド
駆動制御回路に関するものである。
従来技術
サーマルヘッドは、複数個の発熱素子を１列アレイ状に
配設して構成されており、各発熱素子に選択的に記録電
圧を印加させることにより通電して発熱させ、感熱記録
紙に所望の画像を記録するものである。この様なサーマ
ルヘッドを画像信号に応じて駆動制御を行なう場合に、
夫々の発熱素子に印加される記録電圧が変動すると、記
録濃度が変動し、画質の低下を発生させてしまう。印加
すべき記録電圧を一定レベルに維持する構成とした場合
に於いても、画像信号に応じて通電されるべき発熱素子
の数は逐次変化し、従ってサーマルヘッド全体での電流
値が変化する為に、サーマルヘッドの電極、リード線、
電源の内部抵抗等による電圧降下に差が発生し、実際に
発熱素子に印加される電圧は通電される発熱素子の数に
応じて変化してしまう。このことは、ＩＣを搭載したダ
イレクトドライブ型サーマルヘッドを使用する場合には
、ダイオードマトリクス型のサーマルヘッドと比較して
同時に通電される発熱素子の数が多いので、問題は更に
深刻である。この様な欠点を解消する為に、発熱素子に
印加されるべき駆動電流を記録すべき画像パターンに応
じて制御するという方法が提案されているが、電流制御
を行なう為に、構成が複雑であり、且つ必ずしも十分な
駆動制御を得られるとは言い難い。
配設して構成されており、各発熱素子に選択的に記録電
圧を印加させることにより通電して発熱させ、感熱記録
紙に所望の画像を記録するものである。この様なサーマ
ルヘッドを画像信号に応じて駆動制御を行なう場合に、
夫々の発熱素子に印加される記録電圧が変動すると、記
録濃度が変動し、画質の低下を発生させてしまう。印加
すべき記録電圧を一定レベルに維持する構成とした場合
に於いても、画像信号に応じて通電されるべき発熱素子
の数は逐次変化し、従ってサーマルヘッド全体での電流
値が変化する為に、サーマルヘッドの電極、リード線、
電源の内部抵抗等による電圧降下に差が発生し、実際に
発熱素子に印加される電圧は通電される発熱素子の数に
応じて変化してしまう。このことは、ＩＣを搭載したダ
イレクトドライブ型サーマルヘッドを使用する場合には
、ダイオードマトリクス型のサーマルヘッドと比較して
同時に通電される発熱素子の数が多いので、問題は更に
深刻である。この様な欠点を解消する為に、発熱素子に
印加されるべき駆動電流を記録すべき画像パターンに応
じて制御するという方法が提案されているが、電流制御
を行なう為に、構成が複雑であり、且つ必ずしも十分な
駆動制御を得られるとは言い難い。
目的
本発明は、以上の点に鑑みなされたものであって、一定
の記録電圧を使用してサーマルヘッドを駆動させるタイ
プのサーマルヘッド駆動制御回路であって画像信号の如
何に拘わらず簡単な構成てもって記録濃度を一定に維持
することを可能としたサーマルヘッド駆動制御回路を提
供する事を目的とする。
の記録電圧を使用してサーマルヘッドを駆動させるタイ
プのサーマルヘッド駆動制御回路であって画像信号の如
何に拘わらず簡単な構成てもって記録濃度を一定に維持
することを可能としたサーマルヘッド駆動制御回路を提
供する事を目的とする。
構成
本発明に於けるサーマルヘッド駆動制御回路は、従来技
術における様な駆動電流の電流レベルを記録すべき画像
パターンに応じて変化させるというものではなく、記録
すべき画像信号に応じて通電される発熱素子の数又は通
電されない発熱素子の数を計数し、その計数値に基づい
て記録電圧の印加時間を制御することにより、通電され
る又は通電されない発熱素子の数の如何に拘わらず一定
の記録電圧を印加させる事によって常に記録濃度を一定
レベルに維持する事を可能とした事を特徴とするもので
ある。この様に、本発明に於いては、画像信号に応じて
通電されるべき発熱素子の数又は通電されない発熱素子
の数に基づいて所定の電圧レベルを有する記録電圧を印
加する印加時間を制御するものであるから、極めて簡単
な構成で実施化する事が可能である。
術における様な駆動電流の電流レベルを記録すべき画像
パターンに応じて変化させるというものではなく、記録
すべき画像信号に応じて通電される発熱素子の数又は通
電されない発熱素子の数を計数し、その計数値に基づい
て記録電圧の印加時間を制御することにより、通電され
る又は通電されない発熱素子の数の如何に拘わらず一定
の記録電圧を印加させる事によって常に記録濃度を一定
レベルに維持する事を可能とした事を特徴とするもので
ある。この様に、本発明に於いては、画像信号に応じて
通電されるべき発熱素子の数又は通電されない発熱素子
の数に基づいて所定の電圧レベルを有する記録電圧を印
加する印加時間を制御するものであるから、極めて簡単
な構成で実施化する事が可能である。
以下、添付の図面を参考に、本発明サーマルヘッド駆動
制御回路の実施例について詳細に説明する。第１図は、
本発明を適用可能なサーマルヘッド駆動回路の１例を示
しており、中央部に示した１列アレイ状に配列されてい
る複数個の発熱素子１４を境に下側のＡチャンネルと上
側のＢチャンネルの二つのチャンネルに別れた構成を有
Ｑている。第１図に於いて、Ａチャンネル及びＢチャン
ネルの夫々のチャンネルへ種々の電圧信号を印加すべき
端子が設けられており、各端子には夫々の符号を付しで
ある。これらの符号について一般的な説明を行なうと、
ＤＩＡ、ＤＩＢで示した端子は、画像信号を入力すべき
Ａチャンネル及びＢチャンネルの端子であり、ＣＫＡ、
ＣＫＢて示した端子は、Ａチャンネル及びＢチャンネル
の夫々のチャンネルにクロック信号を導入する端子であ
る。
制御回路の実施例について詳細に説明する。第１図は、
本発明を適用可能なサーマルヘッド駆動回路の１例を示
しており、中央部に示した１列アレイ状に配列されてい
る複数個の発熱素子１４を境に下側のＡチャンネルと上
側のＢチャンネルの二つのチャンネルに別れた構成を有
Ｑている。第１図に於いて、Ａチャンネル及びＢチャン
ネルの夫々のチャンネルへ種々の電圧信号を印加すべき
端子が設けられており、各端子には夫々の符号を付しで
ある。これらの符号について一般的な説明を行なうと、
ＤＩＡ、ＤＩＢで示した端子は、画像信号を入力すべき
Ａチャンネル及びＢチャンネルの端子であり、ＣＫＡ、
ＣＫＢて示した端子は、Ａチャンネル及びＢチャンネル
の夫々のチャンネルにクロック信号を導入する端子であ
る。
又、８８１乃至丁百８で示した端子は、複数個の発熱素
子１４を８個のブロックに分割しており、夫々のブロッ
クへのストローブ信号を供給する端子である。しＤＡ、
ＬＤＢで示した端子は、夫々のチャンネルへロード信号
を印加する端子であり、又ＶＨＤを付した端子は所定の
記録電圧を印加する為の端子である。尚、当業者等にと
っては周知の如く、ＧＮＤは接地電位を与える端子であ
る。
子１４を８個のブロックに分割しており、夫々のブロッ
クへのストローブ信号を供給する端子である。しＤＡ、
ＬＤＢで示した端子は、夫々のチャンネルへロード信号
を印加する端子であり、又ＶＨＤを付した端子は所定の
記録電圧を印加する為の端子である。尚、当業者等にと
っては周知の如く、ＧＮＤは接地電位を与える端子であ
る。
第１図に示した実施例に於いては、サーマルヘッドの発
熱素子１４は１，７２８個１列アレイ状に配列されてお
り、３２個毎のグループに分割されている。各グループ
の３２個の発熱素子の１端側は共通接続されて、Ａチャ
ンネル及びＢチャンネルの記録電圧印加端子Ｖｌ−ＩＤ
へ交互に接続されている。各発熱素子１４の他端側は、
トランジスタスイッチ８のコレクタに接続されており、
そのトランジスタスイッチ８のエミッタは接地接続され
ている。又、トランジスタスイッチ８のベースは対応す
るＡＮＤゲート９の出力端に接続されている。
熱素子１４は１，７２８個１列アレイ状に配列されてお
り、３２個毎のグループに分割されている。各グループ
の３２個の発熱素子の１端側は共通接続されて、Ａチャ
ンネル及びＢチャンネルの記録電圧印加端子Ｖｌ−ＩＤ
へ交互に接続されている。各発熱素子１４の他端側は、
トランジスタスイッチ８のコレクタに接続されており、
そのトランジスタスイッチ８のエミッタは接地接続され
ている。又、トランジスタスイッチ８のベースは対応す
るＡＮＤゲート９の出力端に接続されている。
ＡＮＤゲート９の入力端の一方は対応するストローブ信
号が印加されるストローブ信号端子に接続されており、
使方の入力端はラッチ１２に接続されている。なお、各
ラッチ１２はロード信号を受けるべくロード端子ＬＤＡ
、ＬＤＢへ接続されている。各々のラッチ１２は３２ビ
ツトを有しており、各ビットが並列的に接続されてシフ
１〜レジスタ１１が設けられている。シフトレジスタ１
１は隣接するシフトレジスタに接続されており、最右端
のシフトレジスタは画像信号を受けるべく対応する画像
信号の入力端ＤＩＡ、ＤＩＢへ夫々接続されている。尚
、一点鎖線１３で示した如く、各グループに対応するシ
フトレジスタ１１．ラッチ１２、ＡＮＤゲート９．ＮＰ
Ｎ）−ランラスタ８等はＩＣ化されて同一チップ上に形
成されており、そのＩｒＩなチップがサーマルヘッド上
に実装されて構成されている。
号が印加されるストローブ信号端子に接続されており、
使方の入力端はラッチ１２に接続されている。なお、各
ラッチ１２はロード信号を受けるべくロード端子ＬＤＡ
、ＬＤＢへ接続されている。各々のラッチ１２は３２ビ
ツトを有しており、各ビットが並列的に接続されてシフ
１〜レジスタ１１が設けられている。シフトレジスタ１
１は隣接するシフトレジスタに接続されており、最右端
のシフトレジスタは画像信号を受けるべく対応する画像
信号の入力端ＤＩＡ、ＤＩＢへ夫々接続されている。尚
、一点鎖線１３で示した如く、各グループに対応するシ
フトレジスタ１１．ラッチ１２、ＡＮＤゲート９．ＮＰ
Ｎ）−ランラスタ８等はＩＣ化されて同一チップ上に形
成されており、そのＩｒＩなチップがサーマルヘッド上
に実装されて構成されている。
以上の構成を有するサーマルヘッド駆動回路の動作につ
いて説明すると、１ライン分の画像信号が３２ヒツ１へ
毎にＡチャンネル及びＢチャンネルに振り分けられて端
子ＤＩＡ、ＤＪＢへ供給される。従って、Ａチャンネル
及びＢチャンネルの夫々のチャンネルに供給されるクロ
ック信号ＣＫＡ。
いて説明すると、１ライン分の画像信号が３２ヒツ１へ
毎にＡチャンネル及びＢチャンネルに振り分けられて端
子ＤＩＡ、ＤＪＢへ供給される。従って、Ａチャンネル
及びＢチャンネルの夫々のチャンネルに供給されるクロ
ック信号ＣＫＡ。
ＣＫＢに同期して、画像信号が導入され、Ａチャンネル
及びＢチャンネルの夫々のシフトレジスタ１１内にシリ
アルに入力されてス１〜アされる。全てのシフトレジス
タ１１内に画像信号が導入されると、ロード信号ＬＤＡ
、ＬＤＢがラッチ１２に同時に印加され、従って夫々の
シフ１〜レジスタ１゛１内にスｊ〜アされている３２ビ
ツトの画像信号は対応するラッチ１２内へパラレルに転
送される。
及びＢチャンネルの夫々のシフトレジスタ１１内にシリ
アルに入力されてス１〜アされる。全てのシフトレジス
タ１１内に画像信号が導入されると、ロード信号ＬＤＡ
、ＬＤＢがラッチ１２に同時に印加され、従って夫々の
シフ１〜レジスタ１゛１内にスｊ〜アされている３２ビ
ツトの画像信号は対応するラッチ１２内へパラレルに転
送される。
この様にして、ラッチ１２内に画像信号がラッチされる
と、ストローブ信号誦１乃至■８がシーケンシャルに供
給されて、ストローブ信号が印加されたブロック内の所
定数の発熱素子１４が動作状態とされ、その際に動作状
態とされた発熱素子１４が画像信号に応じて選択的に通
電され感熱記録を行なう。尚、本実施例に於いては、光
熱体１４を８個のブロックに分割しており、夫々のブロ
ックはストローブ信号ＳＢ１乃至茗下８に応答して逐次
的に動作状態とされる。
と、ストローブ信号誦１乃至■８がシーケンシャルに供
給されて、ストローブ信号が印加されたブロック内の所
定数の発熱素子１４が動作状態とされ、その際に動作状
態とされた発熱素子１４が画像信号に応じて選択的に通
電され感熱記録を行なう。尚、本実施例に於いては、光
熱体１４を８個のブロックに分割しており、夫々のブロ
ックはストローブ信号ＳＢ１乃至茗下８に応答して逐次
的に動作状態とされる。
第２図は、サーマルヘッドの複数個の発熱素子１４を８
分割のブロックに分割した場合の駆動タイミングを示し
たタイミングチャート図である。
分割のブロックに分割した場合の駆動タイミングを示し
たタイミングチャート図である。
図示した如く、Ａチャンネル画像信号ＤＩＡとＢチャン
ネル画像信号ＤＩＢは交互に振り分けて供給されており
、画像信号ＤＩＡ、ＤＩＢの各々のパルスは夫々のクロ
ックパルスＣＫＡ、ＣＫＢに対応して夫々３２ビツトの
画像信号を有しており、画像信号ＤＩＡ、ＤＩＲの各パ
ルスは対応するシフ１−レジスタ１１内にストアされる
べき画像信号の一部を示している。１ライン分の画像信
号（図示例に於いては１，７２８ビツト）の情報がシフ
トレジスタ１１内に供給されると、ａ−ド信号ｍ１）Ａ
。
ネル画像信号ＤＩＢは交互に振り分けて供給されており
、画像信号ＤＩＡ、ＤＩＢの各々のパルスは夫々のクロ
ックパルスＣＫＡ、ＣＫＢに対応して夫々３２ビツトの
画像信号を有しており、画像信号ＤＩＡ、ＤＩＲの各パ
ルスは対応するシフ１−レジスタ１１内にストアされる
べき画像信号の一部を示している。１ライン分の画像信
号（図示例に於いては１，７２８ビツト）の情報がシフ
トレジスタ１１内に供給されると、ａ−ド信号ｍ１）Ａ
。
ＬＤＢが同時に供給されて、シフトレジスタ１１内にス
トアされている画像信号が対応するラッチ１２内に供給
され、次いでストローブ信号ＳＢＩ乃至ＳＢ８が逐次的
に供給され、ストローブ信号のパルス幅に応答する時間
の間そのストローブ信号に対応するブロック内の発熱素
子１４が動作状態とされる。この様な駆動を行なう場合
に、第１図に示した記録電圧Ｖ＋−＋ｏの電源電圧を一
部レベルに維持し７たとしても、各ブロック内における
黒ドツト数が多いか、又は白ドツトの数が少ないブロッ
クに於けるほど、電圧レベルは低下し、従って記録温度
は低下してしまう。この様な点に鑑み、本発明に於いて
は、各ブロック毎のストローブ信号のパルス幅によって
決定される記８電圧の印加７ 時間、即ち通Ｎ時間を
黒ドツト又は白ドツトの数に応答してブロック毎に制御
することを特徴とするものである。
トアされている画像信号が対応するラッチ１２内に供給
され、次いでストローブ信号ＳＢＩ乃至ＳＢ８が逐次的
に供給され、ストローブ信号のパルス幅に応答する時間
の間そのストローブ信号に対応するブロック内の発熱素
子１４が動作状態とされる。この様な駆動を行なう場合
に、第１図に示した記録電圧Ｖ＋−＋ｏの電源電圧を一
部レベルに維持し７たとしても、各ブロック内における
黒ドツト数が多いか、又は白ドツトの数が少ないブロッ
クに於けるほど、電圧レベルは低下し、従って記録温度
は低下してしまう。この様な点に鑑み、本発明に於いて
は、各ブロック毎のストローブ信号のパルス幅によって
決定される記８電圧の印加７ 時間、即ち通Ｎ時間を
黒ドツト又は白ドツトの数に応答してブロック毎に制御
することを特徴とするものである。
第３図は、第１図に示した駆動回路に適用可能な本発明
サーマルヘッド駆動制御回路の１実施例を示したブロッ
ク図である。尚、第３図に示したブロック図は、サーマ
ルヘッドの複数個の発熱素子１４を適数個のブロックに
分割した場合に、ｎ番目のブロックについての制御回路
である。この様な制御回路を各ブロック毎に設けること
も可能であり、一方この様な制御回路を１個又は任意数
設けることも可能である。例えば、第３図に示した制御
回路を一つ段けた場合には、サーマルヘッドの発熱素子
１４の各ブロックが動作状態にされる毎に夫々のブロッ
クに対応して動作する事となる。第３図に示した如く、
本発明サーマルヘッド駆動制御回路は、大略、カウンタ
２０と、フリップフロップ２１とＯＲ回路２３とで構成
されている。カウンタ２０へはｎ番目のブロックに対応
する画像信号ＤＩｎがインバータ２４を介して供給され
、更にカウンタ２０へはクロック信号ＣＬＫｎが供給さ
れる。尚、このクロック信号ＣＬＫｎは、前述したデー
タ転送用のクロック信号ＣＫＡ。
サーマルヘッド駆動制御回路の１実施例を示したブロッ
ク図である。尚、第３図に示したブロック図は、サーマ
ルヘッドの複数個の発熱素子１４を適数個のブロックに
分割した場合に、ｎ番目のブロックについての制御回路
である。この様な制御回路を各ブロック毎に設けること
も可能であり、一方この様な制御回路を１個又は任意数
設けることも可能である。例えば、第３図に示した制御
回路を一つ段けた場合には、サーマルヘッドの発熱素子
１４の各ブロックが動作状態にされる毎に夫々のブロッ
クに対応して動作する事となる。第３図に示した如く、
本発明サーマルヘッド駆動制御回路は、大略、カウンタ
２０と、フリップフロップ２１とＯＲ回路２３とで構成
されている。カウンタ２０へはｎ番目のブロックに対応
する画像信号ＤＩｎがインバータ２４を介して供給され
、更にカウンタ２０へはクロック信号ＣＬＫｎが供給さ
れる。尚、このクロック信号ＣＬＫｎは、前述したデー
タ転送用のクロック信号ＣＫＡ。
ＣＫＢとは別のクロック信号である。カウンタ２０は、
所定のカウント値に到達するとＢＯＲＲ○Ｗ信号を発生
し、フリップフロップ２１ヘクリア信号として供給する
。フリップフロップ２１は、その一方の入力端りへ電源
電圧Ｖｃｃが供給されており、他方の入力端ＣＫへはク
ロック信号ＣＬＫｎが供給されるべく接続されている。
所定のカウント値に到達するとＢＯＲＲ○Ｗ信号を発生
し、フリップフロップ２１ヘクリア信号として供給する
。フリップフロップ２１は、その一方の入力端りへ電源
電圧Ｖｃｃが供給されており、他方の入力端ＣＫへはク
ロック信号ＣＬＫｎが供給されるべく接続されている。
フリップフロップ２１の出力端ＱはＯＲ回路２３の一方
の入力端に接続されており、一方ＯＲ回路２３の他方の
入力端へはｎ番目のブロックに対応するストローブ信号
ＳＢｎが供給されるべく接続されている。
の入力端に接続されており、一方ＯＲ回路２３の他方の
入力端へはｎ番目のブロックに対応するストローブ信号
ＳＢｎが供給されるべく接続されている。
ＯＲ回路２３の出力端からはｎ番目のブロックに対して
供給されるべき画像信号に対応してパルス幅が制御され
たストローブ信号ＳＳ’ ｎが供給され対応するブロッ
クのＡＮＤゲート９へ送られる。
供給されるべき画像信号に対応してパルス幅が制御され
たストローブ信号ＳＳ’ ｎが供給され対応するブロッ
クのＡＮＤゲート９へ送られる。
第３図に示した本発明制御回路の動作について第４図の
タイミングチャートを参考に説明する。
タイミングチャートを参考に説明する。
画像信号データＤｌｎがカウンタ２０へ供給されると、
カウンタ２０はこの画像信号データの中で白データの数
をカウントアツプする。一方、ストローブ信号τ３ｎの
立ち下がりと共に、クロックＣＬＫｎが発振を開始し、
カウント２０のカウント値が所定の値になるとカウンタ
２０からＢＯＲＲＯＷ信号が発せられてクロック信号Ｃ
ＬＫｎはリセットされる。即ち、ストローブ信号ＳＢｎ
の立ち下がりと共にカウンタ２０はクロック信＠ＣＬＫ
ｎに応じてカウントダウンし、そのカウントツブに供給
される。一方、フリップフロップ２１の出力ｆｉＱに於
ける出力は、ストローブ信号ＳＢｎの立ち下がりと共に
高レベルとされ、カウンタ２０からのＢＯＲＲＯＷ信号
に応答して低レベルとされる。従って、フリップフロッ
プ２１の出力端ＱからＯＲゲート２３へ供給される入力
が低レベルとされるので、ＯＲ回路２３の出力であるス
トローブ信＠ＳＢ’ｎが低レベル状態即ちオン状態とさ
れる。このＯＲ回路２３の出力として取出されパルス幅
を制卸されたストローブ信号ＳＢ’ｎは、ＯＲ回路２３
へ供給されるストローブ信号Ｓｅｎが高レベルになると
共に高レベル即ちオフ状態とされる。以上の如く、ｎ番
目のブロックへ供給される画像信号Ｄｉｎ内に於ける白
ドツト又は黒ドツトの数に対応してそのブロックが動作
状態とされて記録電圧ＶＨＤが印加される時間、即ち通
電時間が所定の長さに制御される事となる。
カウンタ２０はこの画像信号データの中で白データの数
をカウントアツプする。一方、ストローブ信号τ３ｎの
立ち下がりと共に、クロックＣＬＫｎが発振を開始し、
カウント２０のカウント値が所定の値になるとカウンタ
２０からＢＯＲＲＯＷ信号が発せられてクロック信号Ｃ
ＬＫｎはリセットされる。即ち、ストローブ信号ＳＢｎ
の立ち下がりと共にカウンタ２０はクロック信＠ＣＬＫ
ｎに応じてカウントダウンし、そのカウントツブに供給
される。一方、フリップフロップ２１の出力ｆｉＱに於
ける出力は、ストローブ信号ＳＢｎの立ち下がりと共に
高レベルとされ、カウンタ２０からのＢＯＲＲＯＷ信号
に応答して低レベルとされる。従って、フリップフロッ
プ２１の出力端ＱからＯＲゲート２３へ供給される入力
が低レベルとされるので、ＯＲ回路２３の出力であるス
トローブ信＠ＳＢ’ｎが低レベル状態即ちオン状態とさ
れる。このＯＲ回路２３の出力として取出されパルス幅
を制卸されたストローブ信号ＳＢ’ｎは、ＯＲ回路２３
へ供給されるストローブ信号Ｓｅｎが高レベルになると
共に高レベル即ちオフ状態とされる。以上の如く、ｎ番
目のブロックへ供給される画像信号Ｄｉｎ内に於ける白
ドツト又は黒ドツトの数に対応してそのブロックが動作
状態とされて記録電圧ＶＨＤが印加される時間、即ち通
電時間が所定の長さに制御される事となる。
この様な制御は、黒ドツトの数が多くなればなるほど通
電時間を長くする様に制御され、従って画像情報の黒ド
ツト数及び白ドツト数の如何に拘わらず、感熱媒体上に
記録される記録画像の濃度を一定の値に保つことが可能
となる。
電時間を長くする様に制御され、従って画像情報の黒ド
ツト数及び白ドツト数の如何に拘わらず、感熱媒体上に
記録される記録画像の濃度を一定の値に保つことが可能
となる。
上述した第３図の実施例に於いては、白ドツト数の数に
基づいて通電時間を制御するものであるが、黒ドツト数
を計数ｑて制御することも可能である。又、通電時間の
変化範囲は、タロツク信号ＣＬＫｎの周波数を変化させ
る事によって調整することも可能である。
基づいて通電時間を制御するものであるが、黒ドツト数
を計数ｑて制御することも可能である。又、通電時間の
変化範囲は、タロツク信号ＣＬＫｎの周波数を変化させ
る事によって調整することも可能である。
効 果
以上詳説した如く、本発明によれば、画像情報の内容に
左右されること無く、感熱媒体上に記録される記録画像
の濃度を常に一定しベル（こ維持することが可能である
。又、本発明サーマルヘッド駆動制御回路は選択された
発熱素子に印加づる呂己録電圧の印加時間、即ち通電時
間を制御することによって記録濃度を一定に維持するも
のである力＼ら、制御回路は極めて簡単な構成を有する
ものであり、その実用的価値は著しく高いものである。
左右されること無く、感熱媒体上に記録される記録画像
の濃度を常に一定しベル（こ維持することが可能である
。又、本発明サーマルヘッド駆動制御回路は選択された
発熱素子に印加づる呂己録電圧の印加時間、即ち通電時
間を制御することによって記録濃度を一定に維持するも
のである力＼ら、制御回路は極めて簡単な構成を有する
ものであり、その実用的価値は著しく高いものである。
以上、本発明の具体的構成について詳細に説明したが、
本発明はこれら具体例にのみ限定されるべきものではな
く、本発明の技術的範囲を逸脱することなしに種々の変
形が可能である事は勿論で゛ある。
本発明はこれら具体例にのみ限定されるべきものではな
く、本発明の技術的範囲を逸脱することなしに種々の変
形が可能である事は勿論で゛ある。
第１図は本発明を適用可能なサーマルヘッドの駆動回路
の１例を示した概略図、第２図は第１図の回路の動作を
説明するのに有用なタイミングチャート図、第３図は本
発明制御回路の１実施例を示したブロック図、第４図は
第３図の回路の動ず乍を説明するのに有用なタイミング
チャート図、て゛ある。 （符号の説明） １４： 発熱素子 ２０： カウンタ２１： フ
リップフロップ ２３： ０８回路 Ｄ■： 画像信号ＳＢ： ス
トローブ信号 ＬＤ： ロード信号 ＣＫ、ＣＬＫ： クロック信号 ＶＨＤ＝ 記録電圧 特許出願人 株式会社 リ コ 一代
理 人 小 橋 正 明
第２図 ０ＫＡｌ１１１０１１１１１Ｌ、−ｊｌｌＬｌｌｌ’
ＩＬＪＩＩＩ−、−。 ｏｔｓ 、Ｊ１皿、−皿−＋−皿− ｃＫＢ」ｌ１１目１１１ＪＩＩ■−用１目１１
１１１＋ル一−−面２ −一一一一一一、−一
□−□ 第３図 第４図 罷°ｎ
の１例を示した概略図、第２図は第１図の回路の動作を
説明するのに有用なタイミングチャート図、第３図は本
発明制御回路の１実施例を示したブロック図、第４図は
第３図の回路の動ず乍を説明するのに有用なタイミング
チャート図、て゛ある。 （符号の説明） １４： 発熱素子 ２０： カウンタ２１： フ
リップフロップ ２３： ０８回路 Ｄ■： 画像信号ＳＢ： ス
トローブ信号 ＬＤ： ロード信号 ＣＫ、ＣＬＫ： クロック信号 ＶＨＤ＝ 記録電圧 特許出願人 株式会社 リ コ 一代
理 人 小 橋 正 明
第２図 ０ＫＡｌ１１１０１１１１１Ｌ、−ｊｌｌＬｌｌｌ’
ＩＬＪＩＩＩ−、−。 ｏｔｓ 、Ｊ１皿、−皿−＋−皿− ｃＫＢ」ｌ１１目１１１ＪＩＩ■−用１目１１
１１１＋ル一−−面２ −一一一一一一、−一
□−□ 第３図 第４図 罷°ｎ
Claims (1)
- １．１列アレイ状に配設したサーマルヘッドの複数個の
発熱素子を所定数毎のブロックに分割し、各ブロックを
時分割的に逐次動作状態とさせると共に動作状態とされ
たブロック内の発熱素子を画像信号に応じて選択的に所
定の記録電圧を印加することによって通電させて感熱記
録媒体に所望の画像を記録するサーマルヘッド駆動制御
回路に於いて、動作状態とされる各ブロック内で通電さ
れるべき又は非通電とされるへき発熱素子の数を計数す
る計数手段と、前記計数手段の数値に応じて前記記録電
圧の印加時間を制御する記録電圧印加時間制御手段とを
有することを特徴とするサーマルヘッド駆動制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22663282A JPS59118476A (ja) | 1982-12-27 | 1982-12-27 | サ−マルヘツド駆動制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22663282A JPS59118476A (ja) | 1982-12-27 | 1982-12-27 | サ−マルヘツド駆動制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59118476A true JPS59118476A (ja) | 1984-07-09 |
Family
ID=16848223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22663282A Pending JPS59118476A (ja) | 1982-12-27 | 1982-12-27 | サ−マルヘツド駆動制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59118476A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03124462A (ja) * | 1989-10-11 | 1991-05-28 | Sharp Corp | サーマルヘッドの記録制御方法 |
-
1982
- 1982-12-27 JP JP22663282A patent/JPS59118476A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03124462A (ja) * | 1989-10-11 | 1991-05-28 | Sharp Corp | サーマルヘッドの記録制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3975707A (en) | Device for controlling the density of printing characters | |
| US4536771A (en) | Heating control device for a thermal ink-transfer type printing apparatus | |
| EP0138493B1 (en) | Printer | |
| US4723132A (en) | Method and apparatus for preventing unevenness in printing depth in a thermal printing | |
| JPS59118476A (ja) | サ−マルヘツド駆動制御回路 | |
| JPS6349632B2 (ja) | ||
| US5444464A (en) | Thermal printer head driving circuit with thermal history based control | |
| GB2059655A (en) | Current drive circuit for thermal imaging devices | |
| JPS58215376A (ja) | 感熱記録装置 | |
| JP2721150B2 (ja) | 感熱記録装置 | |
| JPS623970A (ja) | 感熱記録装置 | |
| JPS58161465A (ja) | 記録制御方式 | |
| JPH0225344A (ja) | サーマルヘッド駆動方法 | |
| JPS60131261A (ja) | 感熱記録装置 | |
| JPS63173660A (ja) | サ−マルヘツドの駆動回路 | |
| JPH0825291B2 (ja) | サーマルヘッドの駆動方法 | |
| JPS6024969A (ja) | サ−マルヘツドの駆動方法 | |
| JP3148359B2 (ja) | ドットデータ用駆動回路 | |
| JPS58205374A (ja) | 感熱記録装置 | |
| JPS60165863A (ja) | 記録素子の駆動方法 | |
| JPS6054560A (ja) | 熱記録ヘッド制御回路 | |
| JPS6347634B2 (ja) | ||
| JPS62117460A (ja) | サ−マルヘツド | |
| JPS6234553B2 (ja) | ||
| JPS5961273A (ja) | サ−マルヘツドの駆動制御方法 |