JPH03124462A

JPH03124462A - サーマルヘッドの記録制御方法

Info

Publication number: JPH03124462A
Application number: JP1264500A
Authority: JP
Inventors: Motohiko Hayashi; 元日古林
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-10-11
Filing date: 1989-10-11
Publication date: 1991-05-28
Anticipated expiration: 2012-03-12
Also published as: JP2589580B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、例えば、ファクシミリ装置などに使用される
サーマルヘッドの記録制御方式に関する。

〈従来の技術〉一般に、サーマルヘッドを備えるファクシミリ装置にお
けるデータの記録は、電源容量の関係から１ラインを一
度に印字するのは困難であり、このため、ｌラインを複
数に分割し、この分割した各部分に個別的に対応した複
数のストローブ信号によって順次処理する、いわゆる、
マルチストローブ制御方式によって行われている。

第４図は、このマルチストローブ制御方式の配線図であ
り、第５図はそのタイミングチャートである。

第４図において、サーマルヘッドは、１７２８個の抵抗
体（発熱素子）Ｒ１−Ｒ１７２８で構成されており、ｌ
ラインは、１７２８ドツトとなっ８は、６４個毎に駆動
用の第１〜第２７のシフトレジスタ１〜２７にそれぞれ
接続されている。

これらのシフトレジスタｌ−２７には、第５図（Ｂ）に
示される転送りロックによって、抵抗体Ｒ１７２８〜Ｒ
１に対応する１ライン分、すなわち、■７２８ドツト分
の記録データが、第５図（Ａ）に示されるタイミングで
一括して転送されてラッチされる。そして、第５図（Ｄ
）〜（Ｌ）に示されるローアクティブの第１〜第９の各
ストローブ信号によって、３つのシフトレジタ毎に、す
なわち、１９２ドツト毎に順次制御されて印字されるよ
うになっている。

〈発明が解決しようとする課題〉ところが、このようなマルチストローブ制御方式では、
複数のストローブ信号線が必要となり、このためコネク
タやバッファなどのハード構成が複雑になってコスト高
になるという難点がある。

本発明は、上述の点に鑑みて為されたものであって、ス
トローブ信号線を少なくしてコストの低減を図ることを
目的とする。

〈課題を解決するための手段〉本発明では、上述の目的を達成するために、ｌライン分
の記録データを、複数の有効データに分割し、各有効デ
ータ毎に、発熱素子の非通電に対応する白データととも
に１ライン分の転送データとしてサーマルヘッドに順次
転送し、前記転送データ毎に、Ｉライン分の全発熱素子
を共通のストローブ信号によって同時に制御するように
している。

〈作用〉上記構成によれば、サーマルヘッドには、１９４２分の
記録データが、従来例のように一括して転送されるので
はなく、記録データを複数に分割した有効データと、発
熱素子の非通電に対応した白データとからなるＩライン
分の転送データが順次転送され、この転送データ毎に、
共通のストローブ信号によってｌライン分が同時に制御
されるので、ストローブ信号線が１本で済むことになる
。

〈実施例〉以下、図面によって本発明の実施例について、詳細に説
明する。

第１図は、本発明の一実施例か適用されるサーマルヘッ
ドの配線図であり、第４図の従来例に対応する部分には
、同一の参照符を付す。

この実施例のサーマルヘッドは、１７２８ｉの抵抗体（
発熱素子）Ｒ１−Ｒ１７２８で構成されており、１ライ
ンは、■７２８ドツトとなっている。この１７２８個の
抵抗体Ｒ１−ＲＩ７２８は、６４個毎に駆動用の第１〜
第２７のシフトレジスタ夏〜２７にそれぞれ接続されて
いる。

この実施例のサーマルヘッドの記録制御方式では、共通
のストローブ信号によってすべてのシフトレジタＩ〜２
７、すなわち、すべての抵抗体Ｒ１−Ｒ１７２８を同時
に制御できるようにするために、次のように構成してい
る。

すなわち、従来では、１９４２分の記録データを一括し
て第１〜第２７シフトレジタ１〜２７に転送していたの
に対して、この実施例では、第２図（Ａ）に示される１
ライン分の記録データを、４３２ドツト分の４つの第１
〜第４の有効データに分割し、第２図（Ｂ）〜（Ｅ）に
それぞれ示されるように、各有効データ毎に、抵抗体の
非通電に対応する白データとともに、１９４２分の転送
データを構成して順次転送するようにしている。

すなわち、この実施例では、１ライン分の記録データを
、４３２ドツト分の有効データと１２９６ドツト分の白
データとからなる第１〜第４の転送データとして４回に
分けて転送するようにしており、その公転送速度を高速
で行うようにしている。

第３図は、第１図の実施例の動作説明に供するタイミン
グヂャートであり、同図（Ａ）は第１〜第２７シフトレ
ジタＩ〜２７に転送されるデータ、すなわち、第２図（
Ｂ）〜（Ｅ）に示される転送データ、同図（Ｂ）は転送
りロック、同図（Ｃ）はラッチ信号、同図（Ｄ）はスト
ローブ信号をそれぞれ示している。

先ず、第３図（Ｂ）に示される転送りロックによって、
第１の有効データおよび白データからなる第２図（Ｂ）
に示されるＩライン分の第１の転送データが、第１〜第
２７シフトレジタ１〜２７に転送され、第３図（Ｃ）の
ラッチ信号によってラッチされる。そして、第３図（Ｄ
）に示されるローアクティブの共通のストローブ信号に
よってすべてのシフトレジタ■〜２７、すなわち、すべ
ての抵抗体Ｒ１−Ｒ１７２８が同時に制御される。

このとき、白データに対応する抵抗体は通電されないの
で、電源容量の問題もなく、有効データに対応する抵抗
体のみが、その有効データに応じて通電制御されること
になる。これによって、第■の有効データに対応する部
分の印字が終了することになる。

次に、転送りロックによって、第２の有効データおよび
白データからなる第２図（Ｃ）に示されるＩライン分の
第２の転送データが第１〜第２７シフトレジタｌ〜２７
に転送されてラッチされ、共通のストローブ信号によっ
て１ライン分の全抵抗体Ｒ１〜Ｒ１７２８が同時に制御
される。これによって、第２の有効データに対応する部
分の印字が終了するこになる。

以下、同様にして第３および第４の有効データの部分が
印字されてＩライン分の記録データの印字が終了するこ
とになる。

このように１ライン分の記録データを複数の有効データ
に分割し、各有効データを白データとともに１ライン分
の転送データとして第１〜第２７シフトレジタ１〜２７
に順次転送し、共通のストローブ信号によって全抵抗体
Ｒ１−Ｒ１７２８を同時に制御するようにしているので
、ストローブ信号線が１本で済むことになり、従来例に
比べてコストの低減を図ることが可能となる。

なお、記録データの分割は、４つに限るものでないのは
勿論である。

〈発明の効果〉以上のように本発明によれば、１ライン分の記録データ
を、複数の有効データに分割し、各有効データ海に、発
熱素子の非通電に対応する白データとともに１ライン分
の転送データとしてサーマルヘッドに順次転送し、前記
転送データ毎に、■ライン分の全発熱素子を共通のスト
ローブ信号によって同時に制御するようにしているので
、ストローブ信号線が１本で済むことになり、コストの
低減を図ることができる。更に、副次的効果として、発
熱素子の通電に対応する黒印字データの１ラインに占め
る割合（ｌラインの黒印字率）が低い場合、黒印字デー
タをカウントし規定値以下であれば、ｌラインをＩスト
ローブで記録できるので、高速化を図ることができる。

【図面の簡単な説明】

第１図は本発明の記録制御方式が適用されるサーマルヘ
ッドの配線図、第２図は記録データおよび転送データを
示す図、第３図は第１図の実施例の動作説明に供するタ
イミングチャート、第４図は従来例のマルチストローブ
制御方式の配線図、第５図は第４図のタイミングチャー
トである。Ｒ１−Ｒ１７２８・・・抵抗体、１〜２７・・・第１〜
第２７シフトレジタ。

Claims

【特許請求の範囲】

（１）１ライン分の記録データを、複数の有効データに
分割し、各有効データ毎に、発熱素子の非通電に対応する白デー
タとともに１ライン分の転送データとしてサーマルヘッ
ドに順次転送し、前記転送データ毎に、１ライン分の全発熱素子を共通の
ストローブ信号によって同時に制御することを特徴とす
るサーマルヘッドの記録制御方式。