JPH0153956B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、感熱式記録装置などに適用し得る記
録走査方式に関する。

従来例の構成とその問題点 第１図は、従来のフアクシミリ装置における記
録走査制御回路の回路構成を示す回路図である。
この図において、１は１ラインの画素数（Σ＝ｍ
×ｎ）を持つた画像報直並列変換用シフトレジス
タ、２はシフトレジスタ１よりの画情報を並列に
記憶するためのΣビツトのラツチ回路、３はΣ個
のゲート、４はΣ個の増幅器、５は記録ヘツド上
に直線状に配列されたΣ個の発熱素子（記録素
子）である。各ゲート３の一方の入力はラツチ回
路２の対応したビツト出力と接続され、出力は対
応した増加回路４の入力と接続されている。各増
幅器４の出力は、対応した発熱素子５と接続され
ている。

ゲート３は図中左側からｎ個ずつｍブロツクに
ブロツク化され、同一ブロツクに属するｎ個の他
方の入力は一括接続されている。

外部から画素単位に直列に入力される画情報
は、転送クロツクのタイミングにシフトレジスタ
１に順次記憶される。１ラインの画情報がシフト
レジスタ１に蓄積されると、外部よりラツチパネ
ルＧが入力され、シフトレジスタ１に蓄積された
１ラインの画情報は、ラツチ回路２に一斉に記憶
される。

ここで、ブロツク対応の記録パルスH₁〜H_n
（対応ブロツクに属するゲート３の一括接続され
た入力に印加される）が入力され、ゲート３を介
して画情報が増幅回路４へ入力され、黒画素に対
応する発熱素子５が駆動されて発熱し、その発熱
素子に接続する感熱式記録紙が発色させられ、画
像が記録される。

さて、１ブロツク当りの発熱素子数ｎにより一
度に記録ヘツドに流れる最大電流が決まり、ま
た、ｎの値は電源容量により制限される。ブロツ
ク数ｍの値により、１ライン記録を何回の記録パ
ルス印加で行なえるかが決まる。

理想的にはｍ＝１、ｎ＝Σとし、１ラインを一
回で記録するのが記録時間を最小にでき望まし
い。しかし、その場合、大容量の電源が必要にな
つてしまい、電源の大きさ、価格の点で現実的で
ない。

そこで実際には、記録速度と電源容量との兼ね
合いで、ｍとｎの値を決定している。そして、で
きるだけ記録速度を上げるために記録ヘツドに流
れる電流が電源容量によつて決まる最大値を越え
ない範囲内で複数ブロツク分の記録素子も同様に
駆動する方式が採用されている。これについて、
第２図の波形図により説明する。なお、ｍ＝５と
し、また電源はｎ個の発熱素子に同時に通電可能
な容量を有するものとして説明する。

第２図のＡに示すような全黒ライン（黒率100
％）の画情報を記録する場合、各ブロツクに対す
る記録パルスH₁〜H₅は、第２図に示すように１
ブロツク毎に順次入力される。すなわち、１ブロ
ツク単位で発熱素子が順に走査駆動され、記録時
間は最大となる。

第２図のＢに示すような黒率が20％以下の画情
報を記録する場合は、１ラインすべての黒画素を
合計しても１ブロツクの全画素数にならないの
で、Ｆに示すように記録パルスH₁〜H₅は一斉に
印加され、記録時間は最小となる。

一方、Ｃに示すような、全体の黒率は低いが、
各ブロツクの黒率がともに50％を若干上回るライ
ンの場合、２つのブロツクを同時に駆動すると電
源容量を越える。したがつて、全黒ラインの場合
と同様に、記録パルスH₁〜H₅はＥに示すタイミ
ングで印加される。このように、従来方式では、
黒率は全黒ラインのほぼ半分であるにもかかわら
ず、記録時間は全黒ラインと同じになる場合があ
るという問題点１がある。

また、Ｄに示すようにライン全体の黒率はほぼ
50％であるが、ブロツク１，３は全黒に近く、ブ
ロツク２，４，５は黒率がかなり低いラインの場
合、Ｇに示すようなタイミングでブロツク走査が
なされ、記録時間は全黒ラインの場合と殆で同じ
になつてしまうという問題点２がある。

上記問題点１は、従来方式でもブロツク数を多
くすることにより解決できるが、記録パルス数増
加と制御の複雑化を招いてしまう。

また、上記問題点２は、第２図のＨに示すごと
く、ブロツク１，３をそれぞれ単独で駆動し、ブ
ロツク２，４，５を同時に駆動するというよう
に、ブロツクの走査駆動順序を入れかえる制御を
行うことにより対処できる。しかし、そのような
制御をあらゆる画情報パターンに対して行うに
は、ブロツクの駆動順序（ｍ＝５にて120通りあ
る）と、その重ねの可否を処理判断する必要があ
り、ハード的に実現することは回路規模、価格の
点から無理であり、また、マイクロプロセツサを
用いて実現することも容易でない。

発明の目的 本発明は上記従来の問題点に鑑みて為されたも
ので、複雑な制御を必要とせず簡易な装置構成で
容易に実施可能であり、どのようなパターンのラ
インについても、電源容量を最大限に活用して高
速記録を行うことができる全く新しい記録走査方
式を提供することを目的とする。

発明の構成 本発明は、各記録素子にそれぞれ対応付けられ
た複数の信号遅延要素の中で、記録すべき１ライ
ンの画情報の黒画素に対応するものだけを機能的
に直列接続し、その信号遅延要素列に記録パルス
を伝播させ、各記録素子を対応した信号遅延要素
の出力信号にしたがつて駆動することにより、上
述の目的を達成せんとするものである。

実施例の説明 以下、図面を参照し本発明の実施例につき説明
する。

第３図は本発明の一実施例による記録走査方式
の回路構成を示す概略回路図である。この図にお
いて、１０は端子１１を通じて画素単位で直列入
力される１ラインの画情報（ｎビツト）を一時的
に記憶する直並列変換用シフトレジスタであり、
端子１２を通じて転送クロツクＦも入力される。
１３はｎビツトのラツチ回路であり、端子１４を
通じてラツチパルスＧを入力された時に、シフト
レジスタ１０からの画情報を並列に取込み記憶す
る。１５は信号遅延要素としてのフリツプフロツ
プであり、ｎ個設けられている。

１６は画情報の黒画素に対応するフリツプフロ
ツプ１５だけを選択的に直列接続させるための接
続切換回路であり、ラツチ回路１３のビツト１の
値にしたがつて切り替わるスイツチC１_a，C１_b、
ビツト２の値にしたがつて切り替わるスイツチ
C２_a，C２_b、……、ビツトｎの値にしたがつて
切り替わるスイツチC_oaから成る。たとえば、ラ
ツチ回路１３の各ビツトの値（白、黒）が図示の
ような場合、接続切換回路１６の各スイツチは図
示様に接続する。すなわち、黒画素に対応するフ
リツプフロツプ１５のＤ入力とＱ出力が左のもの
から順次接続され、シフトレジスタが形成され
る。

１７は記録パルスＨが入力される端子であり、
接続切換回路１６を介して直列接続されるフリツ
プフロツプ１５の列（シフトレジスタ）の最も左
側に位置するフリツプフロツプ１５のＤ入力と、
接続切換回路１６により接続される。１８はすべ
てのフリツプフロツプ１５のCK入力と接続され
た端子であり、この端子１８に外部より走査クロ
ツクＪが入力される。

１９は記録ヘツド上に直線的に配列されたｎ個
の発熱素子（記録素子）であり、それぞれ各フリ
ツプフロツプ１５と一対一に対応している。発熱
素子１９の一端は一活され、図に示されていない
電源と接続されている。

２０は発熱素子１９と一対一に対応付けられた
ｎ個のスイツチング回路である。各スイツチング
回路２０は、対応するフリツプフロツプ１５の出
力信号K₁，K₂，……K_oが高レベルの時に、対応
する発熱素子９の他端をアースと接続し、その発
熱体１９を駆動、つまり通電発熱させ、それに接
触する記録紙を発色せしめる。

第４図は第３図における各信号の波形図であ
り、それぞれの記号は第３図の同一記号に対応し
ている。Ｉは電源より記録ヘツドに流れる電流の
波形である。この図のイは１ラインを１回の記録
パルス印加で記録する、いわゆる一度書きの場合
であり、ロは１ラインを２回の記録パルス印加で
記録する、いわゆる二度書きの場合である。通常
１ラインの画素数ｎは1000〜4000であるが、説明
の簡略化のため第４図ではｎ＝10として表されて
いる。以下の説明においてもｎ＝10とする。

次に、一度書きの場合の記録走査動作につい
て、第３図および第４図を参照して説明する。

全黒のライン＃１（第４図）の画情報Ｅが、転
送クロツクＦのタイミングでシフトレジスタ１０
に順次取り込まれ（転送クロツクは１度には、１
ラインの画素数分だけ入力される）。最後の画素
まで画情報がシフトレジスタ１０に蓄積される
と、ラツチパルスＧが入力される。このラツチパ
ルスＧの入力により、シフトレジスタ１０に蓄積
されたライン＃１の画情報がラツチ回路１３に記
憶される。

このライン＃１は全黒であるから、ラツチ回路
１３の全ビツトの値が“１”（黒）である。した
がつて、接続切換回路１６により全フリツプフロ
ツプ１５が直列接続される。

上記接続が完了した後、一定幅の記録パルスＨ
が入力され、また走査クロツクＪが入力される。
記録パルスＨは、走査クロツクＪの周期分だけ遅
延されながら、最左のフリツプフロツプ１５から
最右のフリツプフロツプ１５まで順次伝播して行
く。したがつて、各フリツプフロツプ１５の出力
信号K₁，K₂……，K₁₀は第４図イに示すように変
化し、各発熱素子１９は対応する出力信号K₁…
…，K₁₀が高レベルの期間だけ対応するスイツチ
ング回路２０を通じて順次通電され、発熱する。
このようして、L₁期間にライン＃１の記録が為
される。

記録ヘツド電流Ｉは発熱素子１９が１個通電さ
れる度に一単位だけ増加するため、第４図イに示
すような波形となる。電流Ｉの最大値は、記録パ
ルスＨのパルス幅内に転送クロツクＪが何発入力
されたかによつて決まる。したがつて、電源を最
も有効に使用するためには、電源の供給可能電流
値を、１つの発熱素子１９に流れる電流値で除し
た値に等しい数の走査パルスＪを、記録パルスＨ
のパルス幅内に入力すれば良いことなる。また、
記録パルスＨのパルス幅は、記録ヘツドの発熱素
子１９の抵抗値、使用する感熱式記録紙の感度な
どによつて決められるから、転送クロツクＪの周
期も決められる。

全黒ライン＃１の記録時間に、黒率の低いライ
ン＃２（第４図）の画情報Ｅがシフトレジスタ１
０に直列転送され、ライン＃１の記録終了時点に
ラツチ回路１３に記憶される。この画情報の黒画
素に対応するフリツプフロツプ１５だけが、接続
切換回路１６によつて選択的に直列接続される。

次に記録パルスＨと走査クロツクＪが入力、記
録パルスＨは走査クロツクの周期だけ遅延されな
がら、直列接続された最左のフリツプフロツプ１
５から右側のフリツプフロツプ１５へ順次伝播さ
れて行く。したがつて、黒画素に対応する発熱素
子１９だけが、左側のものから記録パルスＨのパ
ルス幅時間だけ順次駆動され、L₂期間（第４図）
にライン＃２が記録される。

このように、黒率の低いラインほど短時間で記
録動作が終了する。しかも、ラインの記録時間は
黒率のみ依存し、画情報パターンには関係がない
ことは以上の説明から明らかである。

また、電源から見た負荷、すなわち同時に通電
される最大発熱素子数は黒率に関係なく、先に述
べた様に、記録パルスＨのパルス幅内に含まれる
転送クロツクのパルス数によつてのみ決まるの
で、完全なる電源の有効利用が図られる。

つぎに二度書きの場合の動作を説明する。この
場合は、第４図のロに示されるように、一度書き
の場合に対して、記録パルスのパルス幅と、転送
クロツクの周期は半分にされる。そして、記録パ
ルスＨは２回入力され、黒画素に対応する発熱素
子１９は２回走査される。１ラインの記録時間は
一度書きの場合と同じである。

このような二度書きは、画像の情報量が少ない
場合（比較的大きな文字で書かれた文書などの場
合）、フアクシミリにおいて画像の精細度を落と
して伝送情報量を少なくし、回線の効率を良くし
ようとする場合などに有効であり、また記録紙の
副走査方向の送りムラなどを目立ちにくくする場
合にも有効である。

なお、上記実施例では、信号遅延要素としてク
ロツク駆動のフリツプフロツプを用いているが、
その他の信号遅延要素を用いることもできる。

また、上記実施例は感熱式記録装置に適用した
例であるが、本発明は感熱式以外の記録装置にも
適用し得る。

発明の効果 以上説明したように、本発明は、各記録素子に
それぞれ対応付けられた複数の信号遅延要素の中
で、記録すべき１ラインの画情報の黒画素に対応
するものだけを機能的に直列接続し、その信号遅
延要素列に記録パルスを伝播させ、各記録素子を
対応した信号遅延素子の出力信号にしたがつて駆
動するから、どのような画情報パターンのライン
についても、電源容量を最大限に活用して高速記
録を行うことができ、しかも複雑な制御は不要で
あり、極めて簡易安価な装置構成で実施できるな
ど、大きな効果を達成できるものである。

【図面の簡単な説明】

第１図は従来のフアクシミリ装置の記録走査制
御回路の回路図、第２図は第１図の記録走査制御
回路による記録走査とその問題点を説明するため
の信号波形図、第３図は本発明の一実施例による
記録走査方式の回路構成を示す回路図、第４図は
同実施例における記録走査を説明するための信号
波形図である。 １０……シフトレジスタ、１２……ラツチ回
路、１５……フリツプフロツプ（信号遅延要素）、
１６……接続切換回路、１９……発熱素子（記録
素子）２０……スイツチング回路、Ｅ……画情
報、Ｆ……転送クロツク、Ｇ……ラツチパルス、
Ｈ……記録パルス、Ｊ……走査クロツク。

Claims (1)

【特許請求の範囲】
1. １ 各記録素子にそれぞれ対応付けられた複数の
   信号遅延要素と、これら信号遅延要素の中の１ラ
   インの画情報の黒画素に対応するものだけを機能
   的に直列接続する手段とを有し、この手段によつ
   て直列接続された上記信号遅延要素の列に記録パ
   ルスを伝播させ、上記各記録素子を対応した上記
   信号遅延要素の出力信号にしたがつて駆動するこ
   とを特徴とする記録走査方式。