JP2594260B2

JP2594260B2 - 感熱記録装置

Info

Publication number: JP2594260B2
Application number: JP16586586A
Authority: JP
Inventors: 博之下大沢
Original assignee: 松下電送株式会社
Priority date: 1986-07-15
Filing date: 1986-07-15
Publication date: 1997-03-26
Anticipated expiration: 2012-03-26
Also published as: JPS6321153A

Description

【発明の詳細な説明】産業上の利用分野本発明は、ファクシミリ等に用いられる感熱記録装置
に関する。

従来の技術従来、感熱記録装置では１ラインを一斉駆動すると大
容量の電源が必要となるため、４分割駆動や８分割駆動
などのように１ラインを複数個のブロックに分けて記録
を行ない電源が大容量になるのを避けるようにしてい
た。また、このような感熱記録装置では発熱体を短かい
周期で駆動すると発熱体が冷却しないうちに次の加熱が
行なわれて発熱体の蓄熱が増加しいわゆる「尾びき」、
「にじみ」等の画質劣化が生じることがあり、これを防
止するため、過去の記録状態に応じて発熱体に印加する
電力量を制御する、いわゆる履歴制御が行なわれてい
た。

第７図はこのような従来の感熱記録装置の一例を示す
構成ブロック図である。

この感熱記録装置は端子１から入力する転送クロック
PCKに同期して端子２から画信号PiXを入力し、画信号Pi
Xを２ライン分記憶するメモリ３と、メモリ３から前ラ
インの画信号PiX及び現ラインの画信号PiXを入力し、現
ラインの画信号PiXを４分割してそれぞれを端子５、
６、７、８を介してサーマルヘッド９へ信号SiN1、２、
３、４の内容として出力し、かつ、現ラインの画信号Pi
X及び前ラインの画信号PiXを画素毎に比較し、前ライン
の画素が白でこれに対応する現ラインの画素が黒のと
き、このことを信号SiN1、２、３、４で出力する履歴判
定回路４と、信号SiN1、２、３、４を入力するサーマル
ヘッド９とを備えている。

サーマルヘッド９は、第８図に示すように、シフトレ
ジスタ10a、10b、10c、10dの４個のブロックに分けら
れ、端子11を介してメモリ制御部25から画信号転送クロ
ックCLKを入力し、この画信号転送クロックCLKに同期し
て各ブロック毎に信号SiN1、２、３、４を入力し、これ
を並列出力するシフトレジスタ10と、端子12を介してメ
モリ制御部25から入力するストローブ信号STBによって
シフトレジスタ10から出力される画信号を１ライン分ラ
ッチするラッチ13と、印加パルス巾発生部24からシフト
レジスタ10a、10b、10c、10d毎に出力される印加パルス
ENB1、２、３、４を端子14、15、16、17を介して入力
し、これら印加パルスENB1、２、３、４及びラッチ13か
ら出力される画信号のアンドをとるアンドゲート18と、
アンドゲート18の出力信号に応じて作動するドライバー
19と、発熱素子が１列に配列され、ドライバー19によっ
て駆動される発熱体アレイ20とを有し、発熱体アレイ20
及びドライバー19は端子21、22を介して記録電源23に接
続されており、記録電源23から発熱体アレイ20に電力が
供給されるようになっている。

この感熱記録装置は、第７図に示すように、さらに、
前述した印加パルス巾発生部24及びメモリ制御部25を備
えており、メモリ制御部25は本装置の各回路を制御する
ようになっている。そして、印加パルス巾発先部24はメ
モリ制御部25で発生するストローブ信号STBを受信し
て、この受信に応じて前述したように印加パルスENB1、
２、３、４をアンドゲート18へ出力するようになってい
る。

以上のように構成された感熱記録装置では、現ライン
の黒画素に対し、前ラインが黒画素ならパルス巾T₁を印
加し、前ラインが白画素ならパルス巾T₁＋T₂を印加する
ようにした履歴制御方式が通常、行なわれていた。第９
図は、このような履歴制御方式を行なった場合のタイミ
ングチャートである。以下、第９図を参照して上述の感
熱記録装置の動作について説明する。

まず、メモリ３には前後２ラインにわたって画信号Pi
Xが記憶される。そして、現ラインの画信号PiXが1/4ラ
イン読み出され、この信号は履歴判定回路４をそのまま
通過して信号SiN1としてシフトレジスタ10aに転送さ
れ、ストローブ信号STBによってラッチ13にラッチされ
る。この後、パルス巾発生部24から印加パルス巾T₁の印
加パルス信号ENB1が出力される。そして、ラッチ13から
画信号SiN1が出力されると画信号SiN1にうち黒を示す画
素に対応する発熱体アレイ20が印加パルス巾T₁の間発熱
され、この発熱によって記録が行なわれる。

上記動作に並行して、メモリ３から現ラインの画信号
及び前ラインの画信号が履歴判定回路４で比較される。
ここで現ラインが黒画素で前ラインが白画素の時、この
内容を画信号BiN1に設定し、この画信号SiN1が先の画信
号SiN1にひき続いてシフトレジスタ10aに転送される。
この画信号SiN1の転送が終了し、かつ、印加パルス巾T₁
の印加パルスENB1の送信が終了すると、ストローブ信号
STBがラッチ13に出力され、このストローブ信号STBによ
って画信号SiN1がラッチ13に格納される。この後、印加
パルス巾発生部24から印加パルス巾T₂の印加パルスENB1
が出力される。そして、ラッチ13から画信号SiN1が出力
され、前記条件が設定された画信号SiN1に従って発熱体
アレイ20が印加パルス巾T₂の間発熱され、この発熱によ
って記録が行なわれる。

以上の記録によって1/4ライン分の記録が終了したこ
とになる。

上記1/4ラインに対して印加パルス巾T₂で記録が行な
われている間、メモリ３から現ラインの次の1/4ライン
分の画信号が読み出される。この画信号は履歴判定回路
４をそのまま通過して画信号SiN2としてシフトレジスタ
10bに転送され、ストローブ信号STBによってラッチ13に
格納される。次に印加パルス巾T₁の印加パルスENB2が出
力され、ラッチ13に格納された画信号がこの印加パルス
ENB2によって記録される。この間にメモリ３からは現ラ
インの画信号と前ラインの画信号が読み出され履歴判定
回路４で現ラインが黒画素で前ラインが白画素の時のみ
記録が行なわれるようにした画信号SiN2がシフトレジス
タ10bに転送される。この転送の終了と印加パルスENB2
の終了を待ってストローブ信号STBがラッチ13に出力さ
れて画信号SiN2がラッチされる。次に、印加パルス巾発
生部24から印加パルス巾T₂の印加パルスENB2が出力され
て、ラッチされていた画信号に従って記録が行なわれ
る。このようにして次の1/4ラインの記録が行なわれ、
以下、同様にして残り1/2ラインも1/4ラインずつ履歴制
御を行ないながら記録される。

発明が解決しようとする問題点しかし、このような構成によれば、サーマルヘッドと
のインターフェイス信号数が多くなり、また、１ライン
を記録するためにメモリから画信号を各ブロック毎に読
み出さねばならず制御が複雑になるという問題があっ
た。

上述の問題に対して、例えば１ラインを４分割記録す
る場合であれば、サーマルヘッドとの画信号インターフ
ェイスを１本とし、現ラインの画信号を１ライン分すべ
て転送し1/4ライン記録を行ない、次に履歴制御用画信
号を１ライン分すべて転送し同じ1/4ラインの記録を行
ない、以下、同様に繰り返して１ラインの記録を行う方
法がある。この方法では、サーマルヘッドとのインター
フェイス信号数も減少し、メモリ制御も簡素化される。
しかし、この場合１ラインの記録を完了するまでに、１
ライン分の現ラインの画信号と履歴制御用画信号とを1/
4ラインの記録毎にそれぞれ４回転送する必要があり、
画信号の転送時間が増加するため高速記録化の妨げにな
るという不都合が生じる。また、別個の方法として、１
ラインを一斉に記録する方法があるが、この方法では記
録電源容量が増大するという不都合がある。

本発明は、上述の事情に鑑みてなされたもので、記録
電源容量を増大させず、また、サーマルヘッドとのイン
ターフェイスを複雑化させることなく、しかも、履歴制
御を容易に、かつ、高速に行なえる感熱記録装置を提供
することを目的とする。

問題点を解決するための手段本発明は上記目的を達成するため、画信号の１ライン
に対応した発熱素子が１列に配列された発熱手段と、こ
の発熱手段を複数のブロックに分割して順に駆動する駆
動手段と、前ラインの画信号と現ラインの画信号とを比
較し１ライン分の補正画信号を発生出力する履歴判定手
段と、前記現ラインの画信号に応じて各ブロック毎に第
１のパルスを発生する第１のパルス発生手段と、前記補
正画信号に応じて各ブロック毎に第２のパルスを発生す
る第２のパルス発生手段と、前記第１のパルス、前記第
２のパルスの少なくとも一方のパルス巾を前記第１のパ
ルスと前記第２のパルスの発生間隔に対応したパルス巾
に可変設定する制御手段とを備えたことを特徴とする。

作用現ラインの画信号または補正用の画信号のうちいずれ
かの画信号が順次ブロック毎に転送され、この画信号に
応じた第１のパルスで記録される。これに引続いて、も
う一方の画信号が転送され、その画信号に応じた第２の
パルスで記録される。そして、これら第１のパルス、第
２のパルスの少なくとも一方のパルス巾は第１のパルス
と第２のパルスの発生間隔に対応したパルス巾に可変設
定されているので、蓄熱量を考慮した１ライン分の記録
が完了する。

実施例第１図は本発明の一実施例の感熱記録装置を示す構成
ブロック図である。

この感熱記録装置は、端子51から入力する転送クロッ
クPCKに同期して端子52から画信号PiXを入力し、画信号
PiXを２ライン分記憶するメモリ53と、メモリ53から前
ラインの画信号PiX及び現ラインの画信号PiXを入力し、
現ラインの画信号PiXを端子56を介し、信号SiNとしてサ
ーマルヘッド57へ出力し、かつ、現ラインの画信号PiX
及び前ラインの画信号PiXを画素毎に比較し、前ライン
の画素が白で、これに対応する現ラインの画素が黒のと
き、このことを示す補正用画信号として画信号SiNを出
力する履歴判定回路54と、画信号SiNを入力するサーマ
ルヘッド57とを備えている。

サーマルヘッド57は、第２図に示すように、端子58を
介してメモリ制御部73から画信号転送クロックCLKを入
力し、この画信号転送クロックCLKに同期して信号SiNを
シリアル入力し、これをパラレル出力するシフトレジス
タ59と、端子60を介してメモリ制御部73から入力するス
トローブ信号STBによってシフトレジスタ59の出力画信
号を１ライン分格納するラッチ61と、印加パルス巾発生
部72から1/4ラインに相当するブロック毎に出力される
印加パルスENB1、２、３、４を端子62、63、64、65を介
して入力し、これら印加パルスENB1、２、３、４及びラ
ッチ61の出力画信号のアンドをとるアンドゲート66と、
アンドゲート66の出力信号に応じて作動するドライバー
67と、発熱素子が１列に配設され、ドライバー67によっ
て駆動される発熱体アレイ68とを有し、発熱体アレイ68
及びドライバー67は端子69、70を介して記録電源71に接
続されており、記録電源71から発熱体68に電力が供給さ
れるようになっている。

さらに、この感熱記録装置は第１図に示すように、前
述した印加パルス巾発生部72及びメモリ制御部73で構成
される制御部74を備えており、メモリ制御部73は本装置
の各回路を制御するようになっている。また、印加パル
ス巾発生部72はメモリ制御部73で発生するストローブ信
号STBを受信して、この受信に応じて前述したように印
加パルスENB1、２、３、４をアンドゲート66へ出力する
ようになっている。

一方、本実施例では１ラインを４ブロックに分けて、
順番に第１、第２、第３、第４のブロックを構成してい
る。そして、制御部74は、メモリ制御部73で出力するス
トローブ信号STBによって第１のブロック、第２のブロ
ック、第３のブロック、第４のブロックに対応するドラ
イバー67にそれぞれの現ラインの画信号を続けて入力さ
せ、この後、第１のブロック、第２のブロック、第３の
ブロック、第４のブロックに対応するドライバー67にそ
れぞれの補正用画信号を続けて入力させるように設定さ
れている。

以上のように構成された感熱記録装置の動作につい
て、第３図のタイミングチャートを参照して説明する。

メモリ53に２ライン分の画信号PiXが格納された後、
まず、メモリ53から現ラインの画信号が読み出される。
この画信号は履歴判定回路54をそのまま通過し、画信号
SiNでサーマルヘッド57のシフトレジスタ59に１ライン
すべて転送される。転送終了後、ストローブ信号STBが
メモリ制御部73から出力し、先に転送された画信号SiN
がラッチ61にラッチされる。画信号SiNがラッチされる
と印加パルス巾発生回路72から発熱体アレイ68の第１の
ブロックを駆動するパルス巾T₁の印加パルスENB1が出力
されて最初の1/4ラインが記録される。

引き続き、同様にパルス巾T₁の印加パルスENB2が出力
され、次（２番目）の1/4ラインが記録される。その
後、同様にパルス巾T₁の印加パルスENB3、印加パルスEN
B4が出力される。３番目の1/4ライン、４番目の1/4ライ
ンが記録されて、１ラインについて画信号に基づく記録
が終了する。

この間に、メモリ53から現ライン及び前ラインの画信
号が読み出される。そして、履歴判定回路54は、現ライ
ンが黒画素で前ラインが白画素の場合のみ記録を行なう
ように画信号を変換し、画信号SiN（この場合、信号の
内容は補正用画信号になっている。）としてサーマルヘ
ッド57のシフトレジスタ59に１ラインすべて転送する。
この転送とラッチされている画信号の記録終了を待っ
て、ストローブ信号STBがメモリ制御部73から出力さ
れ、転送された画信号SiN（補正用画信号）がラッチさ
れる。画信号SiNがラッチされると印加パルス巾発生回
路72から発熱体アレイ68の第１のブロックを駆動するパ
ルス巾T₂の印加パルスENB1が出力される。そして、最初
の1/4ラインに対する履歴補正としての記録が、パルス
巾T₂の間、画信号SiNに従って行なわれる。ここで、パ
ルス巾T₁の印加パルスENB1の終了点からパルス巾T₂の印
加パルスENB1の開始点までの時間をt₁とする。

次に、パルス巾T₃（T₂＞T₃）の印加パルスENB2が出力
され、２番目の1/4ラインが記録される。ここで、パル
ス巾T₁の印加パルスENB2の終了点からパルス巾T₃の印加
パルスENB2の開始点までの時間をt₂とする。この場合、
t₁＞t₂の関係となる。

次に、パルス巾T₄（T₂＞T₃＞T₄）の印加パルスENB3が
出力され、３番目の1/4ラインが記録される。ここで、
パルス巾T₁の印加パルスENB3の終了点からパルス巾T₁の
印加パルスENB3の開始点までの時間をt₃とする。この場
合、t₁＞t₂＞t₃の関係となる。

次に、パルス巾T₅（T₂＞T₃＞T₄＞T₅）の印加パルスEN
B4が出力され、第４番目の1/4ラインが記録される。こ
こで、パルス巾T₁の印加パルスENB4の終了点からパルス
巾T₅の印加パルスENB4の開始点までの時間をt₄とする。
この場合、t₁＞t₂＞t₃＞t₄の関係となる。

以上の手順によって、現ラインの画信号及び補正用画
信号に基づく１ラインの記録が完了する。そして、パル
ス巾T₂〜T₅の各印加パルスENB1〜４で各ブロックの記録
が行なわれている間に、次ラインの画信号がサーマルヘ
ッド57のシフトレジスタ59に転送され上述と同様に処理
される。そして、以下のラインについても同様の動作が
繰り返されて１ページの記録が終了する。

なお、制御部74における制御設定は本実施例に限定さ
れるものでなく、例えば、第４図、第５図、第６図に示
すように設定してもよい。

即ち、第４図に示す例は第３図の場合と逆に、画信号
に対してより先に補正用画信号に対して印加パルスENB
1、２、３、４を印加するようにしている。なお、この
場合、画信号に対する印加パルスENB1、２、３、４のパ
ルス巾は全てT₁とし、補正用画信号に対する印加パルス
ENB1、２、３、４のパルス巾はそれぞれT₂、T₃、T₄、T₅で
ありT₂＜T₃＜T₄＜T₅となるように設定している。

第５図、第６図には補正用画信号に対する印加パルス
ENB1、２、３、４のパルス巾が一定値となる例（第５図
ではパルス巾T₅、第６図ではパルスT₁）を示している。
なお、第５図に示す例では、画信号に対する印加パルス
ENB1、２、３、４は補正用画信号に対する印加パルスEN
B1、２、３、４より先に印加されるようになっており、
それぞれのパルス巾は、T₁、T₂、T₃、T₄であり、かつ、T₁
＜T₂＜T₃＜T₄となるように設定されている。また、第６
図に示す例では、画信号に対する印加パルスENB1、２、
３、４は補正用画信号に対する印加パルスENB1、２、
３、４より後に印加され、それぞれのパルス巾はT₂、T₃、
T₄、T₅であり、かつ、T₂＜T₃＜T₄＜T₅となるように設定
されている。

なお、以上説明した実施例では、１ラインの分割記録
数が４回の場合について説明したが、１ラインの分割記
録数は４回に限定されるものではなく、８回であっても
よく、あるいは他の回数でもよい。また、履歴判定回路
における履歴判定方法は本実施例で説明した方法に限定
されるものではない。

発明の効果以上説明したように、本発明は、画信号の１ラインに
対応した発熱素子が１列に配列された発熱手段と、この
発熱手段を複数のブロックに分割して順に駆動する駆動
手段と、前ラインの画信号と現ラインの画信号とを比較
し１ライン分の補正画信号を発生出力する履歴判定手段
と、現ラインの画信号に応じて各ブロック毎に第１のパ
ルスを発生する第１のパルス発生手段と、補正画信号に
応じて各ブロック毎に第２のパルスを発生する第２のパ
ルス発生手段とを備え、これら第１のパルス、第２のパ
ルスの少なくとも一方のパルス巾は第１のパルスと第２
のパルスの発生間隔に対応したパルス巾に可変設定する
ようにしているので、発熱手段の蓄熱量を考慮した１ラ
イン分の記録を行うことが可能となる。また、本願によ
れば、記録電源容量が増大することなく、サーマルヘッ
ドとの画信号インターフェイスが一本で済み、しかも容
易で、かつ高速に履歴制御を行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の感熱記録装置を示す構成ブ
ロック図、第２図は同感熱記録装置のサーマルヘッドの
構成を示すブロック図、第３図は同感熱記録装置の動作
の第１例を示すタイミングチャート、第４図は第１図の
感熱記録装置の動作の第２例を示すタイミングチャー
ト、第５図は同感熱記録装置の動作の第３例を示すタイ
ミングチャート、第６図は同感熱記録装置の動作の第４
例を示すタイミングチャート、第７図は従来の感熱記録
装置の一例を示す構成ブロック図、第８図は同感熱記録
装置のサーマルヘッドの構成を示すブロック図、第９図
は第７図の感熱記録装置の要部信号のタイミングチャー
トである。 54……履歴判定回路、57……サーマルヘッド、59……シ
フトレジスタ、61……ラッチ、66……アンドゲート、67
……ドライバー、68……発熱体アレイ、72……印加パル
ス巾発生部、73……メモリ制御部、74……制御部。

Claims

(57)【特許請求の範囲】

【請求項１】画信号の１ラインに対応した発熱素子が１
列に配列された発熱手段と、この発熱手段を複数のブロ
ックに分割して順に駆動する駆動手段と、前ラインの画
信号と現ラインの画信号とを比較し１ライン分の補正画
信号を発生出力する履歴判定手段と、前記現ラインの画
信号に応じて各ブロック毎に第１のパルスを発生する第
１のパルス発生手段と、前記補正画信号に応じて各ブロ
ック毎に第２のパルスを発生する第２のパルス発生手段
と、前記第１のパルス、前記第２のパルスの少なくとも
一方のパルス巾を前記第１のパルスと前記第２のパルス
の発生間隔に対応したパルス巾に可変設定する制御手段
とを備えた感熱記録装置。