JPS6321153A

JPS6321153A - 感熱記録装置

Info

Publication number: JPS6321153A
Application number: JP61165865A
Authority: JP
Inventors: Hiroyuki Shimooosawa; 下大沢　博之
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1986-07-15
Filing date: 1986-07-15
Publication date: 1988-01-28
Anticipated expiration: 2012-03-26
Also published as: JP2594260B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ファクシミリ等に用いられる感熱記録装置に
関する。

従来の技術従来、感熱記録装置では１ラインを一斉駆動すると大容
量の電源が必要となるため、４分割、駆動や８分割駆動
などのように１ラインを複数個のブロックに分けて記録
を行ない電源が大容量になるのを避けるようにしていた
。また、このような感熱記録装置では発熱体を短かい周
期で駆動するとじみ」等の画質劣化が生じることがあり
、これを防止するため、過去の記録状態に応じて発熱体
に印加する電力量を制御する、いわゆる履歴制御が行な
われていた。

第７図はこのような従来の感熱記録装置の一例を示す構
成ブロック図である。

この感熱゛記録装置は端子１から入力する転送りロック
ＰＣＫに同期して端子２から画信号ＰｉＸを入力し、画
信号ＰｉＸを２ライン分記憶するメモリ３と、メモリ３
から前ラインの画信号ＰｉＸ及び現ラインの画信号Ｐｉ
Ｘを入力し、現ラインの画信号ＰｉＸを４分割してそれ
ぞれを端子５．６．７．８を介してサーマルヘッド９へ
信号５ＩＮ１．２．３．４の内容として出力し、かつ、
現ラインの画信号ＰｉＸ及び前ラインの画信号ＰｉＸを
画素毎に比較し、前ラインの画素が白でこれに対応する
現ラインの画素が黒のとき、このことを信号Ｓ　ｉＮｌ
、２．３．４で出力する履歴判定回路４と、信号Ｓ　ｉ
Ｎｌ、２．３．４を入力するサーマルヘッド９とを備え
ている。

サーマルヘッド９は、第８図に示すように、シフトレジ
スタ１０ａ、１０ｂ、１０ｃ、１０ｄの４個のブロック
に分けられ、端子１１を介してメモリ制御部５から画信
号転送りロックＣＬＫを入力し、この画信号転送りロッ
クＣＬＫに同期して各ブロック毎に信号Ｓ　ｉ　Ｎ　１
．２．３．４を入力し、これを並列出力するソフトレジ
スタ１０と、端子１２を介してメモリ制御部５から入力
するストローブ信号ＳＴＢによってシフトレジスタ１０
から出力される画信号を１ライン分ラッチするラッチ１
３と、印加パルス巾発生部２４からシフトレジスタ１０
ａ、１０ｂ、１０ｃ、１０ｄ毎に出力される印加パルス
ＥＮＢＩ、２．３．４を端子１４．１５．１６．１７を
介して入力し、これら印加パルスＥＮＢＩ、２．３．４
及びラッチ１３から出力される画信号のアンドをとるア
ンドゲート１８と、アンドゲート１８の出力信号に応じ
て作動するドライバー１９と、発熱素子が１列に配列さ
れ、ドライバー１９によって駆動される発熱体アレイ艶
とを有し、発熱体アレイ加及びドライバー１９は端子２
１、ｎを介して記録電源部に接続されており、記録電源
部から発熱体アレイ加に電力が供給されるようになって
いる。

この感熱記録装置は、第７図に示すように、さらに、前
述した印加パルス巾発生部囚及びメモリ制御部５を備え
ておシ、メモリ制御部５は本装置の各回路を制御するよ
うになっている。そして、印加パルス巾発先部２４はメ
モリ制御部５で発生すルストローフ信号ＳＴＢを受信し
て、この受信に応じて前述したように印加パルスＥＮＢ
Ｉ、２．３．４をアンドゲート１８へ出力するようにな
っている。

以上のように構成された感熱記録装置では、現ラインの
黒画素に対し、前ラインが黒画素ならパルス巾Ｔ１を印
加し、前ラインが白画素ならパルス巾ＴＩ＋Ｔ２を印加
するようにした履歴制御方式が通常、行なわれていた。

第９図は、このような履歴制御方式を行なった場合のタ
イミングチャートである。以下、第９図を参照して上述
の感熱記録装置の動作について説明する。

まず、メモリ３には前後２ラインにわたって画信号Ｐｉ
Ｘが記憶される。そして、現ラインの画信号ＰｉＸが１
／４ライン読み出され、この信号は履歴判定回路４をそ
のまま通過して信号Ｓ　ｉ　Ｎ　１としてシフトレジス
タ１０ａに転送され、ストローブ信号ＳＴＢによってラ
ッチ１３にラッテされる。

この後、パルス巾発生部２４から印加パルス巾Ｔ１の印
加パルス信号ＥＮＢ　１が出力される。そして、ラッチ
１３から画信号５ｉＮ１が出力されると画信号Ｓ　ｉＮ
ｌのうち黒を示す画素に対応する発熱体アレイ加が印加
パルス巾Ｔ、の開発熱され、この発熱によって記録が行
なわれる。

上記動作に並行して、メモリ３から現ラインの画信号及
び前ラインの画信号が履歴判定回路４で比較される。こ
こで現ラインが黒画素で前ラインが白画素の時、この内
容を画信号Ｂ１Ｎ１に設定し、この画信号５ｉＮ１が先
の画信号５ｉＮ１にひき続いてシフトレジスタ１０ａに
転送される。この画信号５ｉＮ１の転送が終了し、かつ
、印加パルス巾Ｔ、の印加パルスＥＮＢＩの送信が終了
すると、ストローブ信号ＳＴＢがラッチ１３に出力され
、このストローブ信号ＳＴＢによって画信号５ｉＮ１が
ラッチ１３に格納される。この後、印加パルス巾発生部
２４から印加パルス巾Ｔ２の印加パルスＥＮＢ１が出力
される。そして、ラッチ１３から画信号５ｉＮ１が出力
され、前記条件が設定された画信号５ｉＮ１に従って発
熱体アレイ加が印加バルス巾Ｔ２の開発熱され、この発
熱によって記録が行なわれる。

以上の記録によって１／４ライン分の記録が終了したこ
とになる。

上記１／４ラインに対して印加パルス巾Ｔ２で記録が行
なわれている間、メモリ３から現ラインの次の１／４ラ
イン分の画信号が読み出される０この画信号は履歴判定
回路４をそのまま通過して画信号ＳｉＮ２としてシフト
レジスタ１０ｂに転送され、ストローブ信号ＳＴＢによ
ってラッチ１３に格納される。次に印加パルス巾Ｔ１の
印加パルスＥＮＢ２が出力され、ラッチ１３に格納され
だ画信号がこの印加パルスＥＮＢ２によって記録される
。この間にメモリ３からは現ラインの画信号と前ライン
の画信号が読み出され履歴判定回路４で現ラインが黒画
素で前ラインが白画素の時のみ記録が行なわれるように
しだ画信号ＳｉＮ２がシフトレジスタ１０ｂに転送され
る。この転送の終了と印加パルスＥＮＢ２の終了を待っ
てストローブ信号ＳＴＢがラッチ１３に出力されて画信
号ＳｉＮ２がラッチされる。次に、印加パルス巾発生部
２４１から印加パルス巾Ｔ２の印加パルスＥＮＢ２が出
力されて、ラッチされてｊた画信号に従って記録が行な
われる。

このようにして次の１／４ラインの記録が行なわれ、以
下、同様にして残！１ｌ１１／２ラインも１／４ライン
ずつ履歴制御を行ないながら記録される。

発明が解決しようとする問題点しかし、このような構成によれば、サーマルヘッドとの
インターフェイス信号数が多くなり、また、１ラインを
記録するためにメモリから画信号を各ブロック毎に読み
出さねばならず制御が複雑になるという問題があった。

上述の問題に対して、例えば１ラインを４分割記録する
場合であれば、サーマルヘッドとの画信号インターフェ
イスを１本とし、現ラインの画信号を１ライン分すべて
転送し１／４ライン記録を行ない、次に履歴制御用画信
号を１ライン分すべて転送し同じ１／４ラインの記録を
行ない、以下、同様に繰シ返して１ラインの記憶を行な
う方法がある。この方法では、サーマルヘッドとのイン
ターフェイス信号数も減少し、メモリ制御も簡素化され
る。しかし、この場合、画信号の転送時間が増加するた
め高速記録化の妨げになるという不都合が生じる。また
、別個の方法として、１ラインを一斉に記録する方法が
あるが、この方法では記録電源容量が増大するという不
都合がある。

本発明は、上述の事情に鑑みてなされたもので、記録電
源容量を増大させず、また、サーマルヘッドとのインタ
ーフェイスを複雑化させることなく、しかも、履歴制御
を容易に、かつ、高速に行なえる感熱記録装置を提供す
ることを目的とする。

問題点を解決するだめの手段本発明は上記目的を達成するため、１ライン分の画信号
をシリアル入力しこれをパラレル出力するシフトレジス
タと、シフトレジスタの出力画信号を記憶するラッチと
、ラッチの出力画信号及び制御部の出力画信号に応じて
複数個のブロック毎に作動されるドライバと、発熱素子
が１列に配列され、ドライバによって駆動・発熱される
発熱アレイとをサーマルヘッドに設け、かつ、前記熱素
子の蓄熱量を算定し、この算定蓄積量が所定の蓄熱量に
比べ少ない発熱素子に対して補正用画信号を生成し、こ
れを１ライン分出力する履歴判定回路を備え、前記制御
部が、前記ラッチ出力画信号をブロック毎に制御し、各
ブロックに対応する現ラインの画信号または補正用画信
号のうちいずれかの画信号をブロック毎にドライバーに
順次入力させ、この後、各ブロックに対応する前記両画
信号のうち末入力の画信号をブロック毎にドライバーに
順次入力させるように設定されたことを特徴とする。

作用画信号がラッチに格納されると、各ブロックに対応する
現ラインの画信号または補正用画信号のうちいずれかの
画信号が順次ブロック毎にドライバーに送られ、この画
信号に従って記録が行なわれる。これに引き続いて、各
ブロックに対応した前記両画信号のうち末入力の画信号
がブロック毎に順次ドライバーに送られ、この画信号に
従って記録が行なわれる。そして、現ラインの画信号及
び補正用画信号に基づく１ライン分の記録が完了する。

実施例第１図は本発明の一実施例の感熱記録装置を示す構成ブ
ロック図である。

この感熱記録装置は、端子５１から入力する転送りロッ
クＰＣＫに同期して端子５２から画信号ＰｉＸを入力し
、画信号ＰｉＸを２ライン分記憶するメモリ５３と、メ
モリ５３から前ラインの画信号ＰＩＸ及び現ラインの画
信号ＰｉＸを入力し、現ラインの画信号ＰｉＸを端子５
６を介し、信号ＳｉＮとしてサーマルヘッド５７へ出力
し、かつ、現ラインの画信号ＰｉＸ及び前ラインの画信
号ＰｉＸを画素毎に比較し、前ラインの画素が白で、こ
れに対応する現ラインの画素が黒のとき、このことを示
す補正用画信号として画信号ＳｉＮを出力する履歴判定
回路５４と、画信号ＳｉＮを入力するサーマルへノド５
７とを備えている。

サーマルヘッド５７は、第２図に示すように、端子５８
を介してメモリ制御部７３から画信号転送りロックＣＬ
Ｋを入力し、この画信号転送りロックＣＬＫに同期して
信号ＳｉＮをシリアル入力し、これをパラレル出力する
シフトレジスタ５９と、端子６０を介してメモリ制御部
７３から入力するストローブ信号ＳＴＢによってシフト
レジスタ５９の出力画信号を１ライン分格納するラッチ
６１と、印加パルス巾発生部７２から】／４ラインに相
当するブロック毎に出力される印加パルスＥＮＢＩ、２
．３．４を端子６２．６３．６４．６５を介して入力し
、これら印加パルスＥＮＢ１．２．３．４及びラッチ６
１の出力画信号のアンドをとるアンドゲート６６と、ア
ンドゲート６６の出力信号に応じて作動するドライバー
６７と、発熱素子が１列に配設され、ドライバー６７に
よって駆動される発熱体アレイ６８とを有し、発熱体ア
レイ６８及びドライバー６７は端子６９．７０を介して
記録電源７１に接続されておシ、記録電源７１から発熱
体６８に電力が供給されるようになっている。

さらに、この感熱記録装置は第１図に示すように、前述
した印加パルス巾発生部７２及びメモリ制御部７３で構
成される制御部７４を備えており、メモリ制御部７３は
本装置の各回路を制御するようになっている。また、印
加パルス巾発生部７２はメモリ制御部７３で発生するス
トローブ信号ＳＴＢを受信して、この受信に応じて前述
したように印加パルスＥＮＢ　１．２．３．４をアンド
ゲート６６へ出力するようになっている。

一方、本実施例では１ラインを４ブロツクに分けて、順
番に第１、第２、第３、第４のブロックを構成している
。そして、制御部７４は、メモリ制御部７３で出力する
ストローブ信号ＳＴＢによって第１のブロック、第２の
ブロック、第３のブロック、第４のブロックに対応する
ドライバー６７にそれぞれの現ラインの画信号を続けて
入力させ、この後、第１のブロック、第２のブロック、
第３のブロック、第４のブロックに対応するドライバー
６７にそれぞれの補正用画信号を続けて入力させるよう
に設定されている。

以上のように構成された感熱記録装置の動作について、
第３図のタイミングチャートを参照して説明する。

メモリ５３に２ライン分の画信号ＰｉＸが格納された後
、まず、メモリ５３から現ラインの画信号が読み出され
る。この画信号は履歴判定回路５４をそのまま通過し、
画信号ＳｉＮでサーマルヘッド５７のシフトレジスタ５
９に１ラインすべて転送される。

転送終了後、ストローブ信号ＳＴＢがメモリ制御部７３
から出力し、先に転送された画信号ＳｉＮがラッチ６１
にラッチされる。画信号ＳｉＮがラッチされると印加パ
ルス巾発生回路７２から発熱体アレイ６８の−１のブロ
ックを駆動するパルス巾Ｔ１　　の印加パルスＥＮＢ１
が出力されて最初の１／４ライノが記録される。

引き続き、同様にパルス巾Ｔ１の印加パルスＥＮＢ２が
出力され、次（２番目）の１／４ラインが記録される。

その後、同様にパルス巾Ｔ、の印加パルスＥＮＢ３、印
加パルスＥＮＢ４が出力される。

３番目の１／４ライン、４番目の１／４ラインが記録さ
れて、１ラインについて画信号に基づく記録が終了する
。

この間に、メモリ５３から現ライン及び前ラインの画信
号が読み出される。そして、履歴判定回路５４は、現ラ
インが黒画素で前ラインが白画素の場合のみ記録を行な
うように画信号を変換し、画信号５ｉＮ（この場合、信
号の内容は補正用画信号になっている。）としてサーマ
ルヘッド５７のシフトレジスタ５９に１ラインすべて転
送する。この転送とラッチされている画信号の記録終了
を待って、ストローブ信号ＳＴＢがメモリ制御部７３か
ら出力され、転送された画信号５ｉＮ（補正用画信号）
がラッチされる。画信号ＳｉＮがラッチされると印加パ
ルス巾発生回路７２から発熱体アレイ６８の第１のブロ
ックを駆動するパルス巾Ｔ２の印加パルスＥＮＢ１が出
力される。そして、最初の１／４ラインに対する履歴補
正としての記録が、パルス巾Ｔ２の間、画信号ＳｉＮに
従って行なわれる。ここで、パルス巾Ｔ１の印加パルス
ＥＮＢ１の終了点からパルス巾Ｔ２の印加パルスＥＮＢ
Ｉの開始点までの時間をｔｌとする。

次に、パルス巾Ｔ、　（Ｔ２　＞Ｔ３　’）　　の印加
パルスＥＮＢ２が出力され、２番目の１／４ラインが記
録される。ここで、パルス巾Ｔ、の印加パルスＥＮＢ２
の終了点からパルス巾Ｔ３の印加パルスＥＮＢ２の開始
点までの時間をｔ２とする。この場合、１．＞ｔ２の関
係となる。

次に、パルス巾Ｔ４　（Ｔ２＞Ｔ３＞Ｔ４）の印加パル
スＥＮＢ３が出力され、３番目の１／４ラインが記録さ
れる。ここで、パルス巾Ｔ＋の印加パルスＥＮＢ３の終
了点からパルス巾Ｔ１の印加パルスＥＮＢ３の開始点ま
での時間をｔ３とする。この場合、ｔｌ＞ｔ２〉ｔ３の
関係となる。

次に、パルス巾７５　（Ｔ２　＞　Ｔ３　＞　Ｔ４　＞
　Ｔｓ　）の印加パルスＥＮＢ４が出力され、第４番目
の１／４ラインが記録される。ここで、パルス巾Ｔ１の
印加パルスＥＮＢ４の終了点からパルス巾Ｔ、の印加パ
ルスＥＮＢ４の開始点までの時間をｔ４とする。この場
合、１．　＞　１２＞　１．＞　１．の関係となる・以
上の手順によって、現ラインの画信号及び補正用画信号
に基づく１ラインの記録が完了する。

ソシて、パルス巾Ｔ２〜Ｔ、の各印加パルスＥＮＢ１〜
４で各ブロックの記録が行なわれている間に、次ライン
の画信号がサーマルヘッド５７のシフトレジスタ５９に
転送され上述と同様に処理される。そして、以下のライ
ンについても同様の動作が繰シ返されて１ページの記録
が終了する。

なお、制御部７４における制御設定は本実施例に限定さ
れるものでなく、例えば、第４図、第５図、第６図に示
すように設定してもよい。

即ち、第４図に示す例は第３図の場合と逆Ｋ、画信号に
対してより先に補正用画信号に対して印加パルスＥＮＢ
１．２．３．４を印加するようにしている。なお、この
場合、画信号に対する印加パルスＥＮＢ１．２．３．４
のパルス巾は全てＴ。

とし、補正用画信号に対する印加パルスＥＮＢ１．２．
３．４のパルス巾はそれぞれＴ２．Ｔ、、Ｔ４、Ｔ、で
ありＴ２　＜　Ｔ３　＜　Ｔ４　＜　Ｔ！となるように
設定している。

第５図、第６図には補正用画信号に対する印加パルスＥ
ＮＢＩ、２．３．４のパルス巾が一定値となる例（第５
図ではパルス巾Ｔ、　、第６図ではパルスＴ１）を示し
ている。なお、第５図に示す例では、画信号に対する印
加パルスＥＮＢ１．２．３．４は補正用画信号に対する
印加パルスＥＮＢ１．２．３．４よシ先に印加されるよ
うになっており、それぞれのパルス巾ハ、Ｔ１、Ｔ２、
Ｔ３、Ｔ４であシ、かつ、Ｔ、　＜Ｔ２＜Ｔ３＜、　　
となるように設定されている。また、第６図に示す例で
は、画信号に対する印加パルスＥＮＢ１．２．３．４は
補正用画信号に対する印加パルスＥＮＢＩ、２．３．４
より後に印加され、それぞれのパルス巾はＴ２　、Ｔｓ
　、Ｔ４　、Ｔ’ｓであシ、かつ、Ｔ２　＜　Ｔｓ　＜
’ｒ４＜Ｔ、　　となるように設定されている。

なお、以上説明した実施例では、１ラインの分割記録数
が４回の場合について説明したが、１ラインの分割記録
数は４回に限定されるものではなく、８回であってもよ
く、あるいは他の回数でもよい。また、履歴判定回路に
おける履歴判定方法は本実施例で説明した方法に限定さ
れるものではない。

発明の効果以上説明したように、本発明は、履歴判定回路で現ライ
ンの画信号及び前ラインの画信号を入力・比較して所定
の履歴制御用の補正画信号を形成し、これら信号をそれ
ぞれ１ラインー括でサーマルヘッドへ転送するようにし
ており、また、１ラインの駆動を複数個のブロックに分
けて行ない、各ブロックに対して、画信号または補正用
画信号のいずれかに基づく記録を頭次行ない、この後、
残りの片方の信号に基づいて各ブロックに対して順次記
録を行なうようにしているので、記録電源容量が増大す
ることなく、また、サーマルヘッドとの画信号インター
フェイスが一本で済み、しかも容易で、かつ高速に履歴
制御を行なうことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の感熱記録装置を示す構成ブ
ロック図、第２図は同感熱記録装置のサーマルヘッドの
構成を示すブロック図、第３図は同感熱記録装置の動作
の第１例を示すタイミングチャート、第４図は第１図の
感熱記録装置の動作の第２例を示すタイミングチャート
、第５図は同感熱記録装置の動作の第３例を示すタイミ
ングチャート、第６図は同感熱記録装置の動作の第４例
を示すタイミングチャート、第７図は従来の感熱記録装
置の一例を示す構成ブロック図、第８図は同感熱記録装
置のサーマルヘッドの構成を示すブロック図、第９図は
第７図の感熱記録装置の要部信号のタイミングチャート
である。５４・・・履歴判定回路、５７・・・サーマルヘッド、
５９・・・７フトレジスタ、６１・・・ラッチ、６６・
・・アンドゲート、６７・・・ドライバー、６８・・・
発熱体アレイ、７２・・・印加パルス巾発生部、７３・
・・メモリ制御部、７４・・・制御部。代理人の氏名　弁理士　中　尾　敏　男　　ほか１名ｉ
ｌ　已　さ　シ之ζ【（ＬＬＪ−ＩＩＪ−句　　リ　匍礎ｋ　鳴ミ懇冨よｃＱ　Ｃ切　に　−−− ミ目右　唄　、Ｕヨ方ミ迄函市　與　　８句りりり

Claims

【特許請求の範囲】

１ライン分の画信号をシリアル入力しこれをパラレル出
力するシフトレジスタと、シフトレジスタの出力画信号
及び制御部の出力信号に応じて複数個のブロック毎に作
動されるドライバーと、発熱素子が１列に配列し、ドラ
イバーによって駆動・発熱される発熱体アレイとを有し
たサーマルヘッドと、前記発熱素子の蓄熱量を算定し、
この算定蓄熱量が所定の蓄熱量に比べ少ない発熱素子に
対して補正用画信号を生成し、これを１ライン分出力す
る履歴判定回路とを備え、前記制御部が、前記ラッチ出
力画信号をブロック毎に制御し、各ブロックに対応する
現ラインの画信号または補正用画信号のいずれかの画信
号をドライバーにブロック毎に順次入力させ、この後、
各ブロックに対応し、かつ、前記両画信号のうち末入力
の画信号をドライバーに順次ブロック毎に入力させるよ
うに設定されたことを特徴とする感熱記録装置。