JPH0446229B2

JPH0446229B2 -

Info

Publication number: JPH0446229B2
Application number: JP61122523A
Authority: JP
Inventors: Hiroyuki Shimooosawa
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1986-05-28
Filing date: 1986-05-28
Publication date: 1992-07-29
Also published as: JPS62278063A

Description

【発明の詳細な説明】産業上の利用分野本発明はフアクシミリ等に用いられる感熱記録
置、殊に過去の記録状態によりサーマルヘツドの
発熱体に印加する電力量を制御する、所謂履歴制
御機能を備えた感熱記録装置に関する。

従来の技術従来のこの種の感熱記録装置は、第４図に示す
如く、現ラインと前ラインの２ライン分の画信号
を記憶するメモリ１と、そのメモリ１からの前記
２ライン分の画信号に基づいて履歴判定を行いそ
の判定結果に基づく画信号SiN₁〜SiN₄を送出す
る履歴判定回路２と、１ライン分の画信号を複数
ブロツクに分けて記録を行うサーマルヘツド（例
えば、４分割駆動用や８分割駆動用等がある）３
と、所定のパルス幅を持つた印加パルスを発生す
る印加パルス幅発生部４と、前記メモリ１へのア
ドレス制御信号や前記サーマルヘツド３への画信
号転送クロツクCLK、ストローブ信号STB等を
出力するメモリ制御部５とを有して成る。尚、６
は画信号PiXをメモリ１へ入力するための画信号
入力端子、７は画信号PiXの転送クロツクPCKを
入力するための入力端子、８，９は記録電源端
子、１０は記録電源である。

前記サーマルヘツド３の具体的構成の一例とし
て、１ラインを４ブロツクに分けて記録を行う、
所謂４分割駆動用のサーマルヘツドを第５図に示
す。

第５図に示すサーマルヘツド３は、第１ブロツ
ク〜第４ブロツクに分けられた発熱体から成る発
熱体アレイ３１と、その発熱体アレイ３１を駆動
するドライバ回路３２と、そのドライバ回路３２
に接続し、前記発熱体アレイ３１の各発熱体に一
対一に対応する数のアンドゲートを備えて成るア
ンドゲート回路３３と、そのアンドゲート回路３
３に接続し、１ライン分の画信号を記憶するラツ
チ回路３４と、そのラツチ回路３４に接続し、前
記第１〜第４ブロツクの各発熱体に対応する４個
のシフトレジスタ３５ａ〜３５ｂから成るシフト
レジスタ回路３５とから構成されている。

前記アンドゲート回路３３の各アンドゲート
（前記発熱体アレイ３１の各ブロツク単位別）は
４個の入力端子１１〜１４に接続している。しか
して、入力端子１１には発熱体アレイ３１の第１
ブロツク発熱体を駆動する印加パルスENB₁が印
加パルス巾発生部４から入力され、同様に、入力
端子１２には第２ブロツク発熱体を駆動する印加
パルスENB₂が入力され、入力端子１３には第３
ブロツク発熱体を駆動する印加パルスENB₃が入
力され、入力端子１４には第４ブロツク発熱体を
駆動する印加パルスENB₄が入力される。

また、前記ラツチ回路３４には、入力端子１５
を介して、シフトレジスタ回路３５（シフトレジ
スタ５ａ〜５ｂ）の出力画信号ラツチするストロ
ーブ信号STBが前記メモリ制御部５から入力さ
れる。

前記シフトレジスタ回路３５には、入力端子１
６を介して、前記メモリ制御部５からの画信号転
送クロツクCLKが入力される。しかして、その
シフトレジスタ回路３５の各シフトレジスタ３５
ｓ〜３５ｂは、それぞれ入力端子１７〜20に接続
している。そして、その入力端子１７には、前記
メモリ１から読出された画信号が、履歴判定回路
２を経てシフトレジスタ３５ｓへの画信号SiN₁
として入力され、同様に、入力端子１８にはシフ
トレジスタ３５ｂへの画信号SiN₂が履歴判定回
路２を介して入力され、入力端子１９にはシフト
レジスタ３５Ｃへの画信号SiN₃が、入力端子２
０にはシフトレジスタ３５ｂへの画信号SiN₄が
それぞれ入力される。

ここで、履歴制御方式として、現ラインの黒画
素に対して前ラインが黒画素である時はパルス幅
T₁の印加パルスENB₁〜ENB₄を印加パルス幅発
生部４より出力し、現ラインの黒画素に対して前
ラインが白画素である時はパルス幅T₁＋T₂の印
加パルスENB₁〜ENB₄を印加パルス発生部４よ
りサーマルヘツド３へ印加する例について説明す
る。第６図はそ場合のタイミングチヤートを示し
たものである。

メモリ１には、現ラインと前ラインとの２ライ
ン分の画信号が記憶されている。

先ず、現ラインの画信号が1/4ライン読出され、
これがそつくり履歴判定回路２を経てサーマルヘ
ツド３のシフトレジスタ３５ｓへ画信号SiN₁と
してセツトされる。セツト終了後、その画信号
SiN₁は、メモリ制御部５からサーマルヘツド３
のラツチ回路３４に出力されるストローブ信号
STBにより、ラツチ回路３４へラツチされる。

すると、印加パルス幅発生部４は、パルス幅
T₁の印加パルスENBiを、サーマルヘツド３のア
ンドゲート回路３３のうちの第１ブロツク発熱体
に対応する各アンドゲートに出力する。これによ
り前記ラツチ回路３４にラツチされた1/4ライン
の画信号（履歴補正前の画信号）SiN₁が記録さ
れる。

この間にメモリ１より現ラインと前ラインの画
信号が読出され、履歴判定回路２で履歴判定さ
れ、現ラインが黒画素で前ラインが白画素の時だ
け、黒画素とする画信号をを履歴補正された画信
号（履歴補正画信号）SiN₁としてサーマルヘツ
ド３のシフトレジスタ３５ｓへ転送する。

この転送の終了と前記パルス幅T₁の印加パル
スENB₁のオフを待つてメモリ制御部５は、スト
ローブ信号STBを、画信号転送クロツクCLKに
同期せしめてラツチ回路３４へ出力する。これに
より前記履歴補正画信号SiN₁がそのラツチ回路
３４へラツチされる。

すると、今度は前記印加パルス幅発生部４は、
パルス幅T₂の印加パルスENB₁を、前記アンドゲ
ート回路３３の第１ブロツク発熱体に対応する各
アンドゲートに出力する。これにより、前記履歴
補正画信号SiN₁が記録される。

この記録が粗了した時点で、1/4ラインの画信
号全ての記録が終了したことになる。

次いで、前記パルス幅T₂の印加パルスENB₁に
より、履歴補正画信号SiN₁が記録されている間
に、メモリ１より現ラインの画信号の次の1/4ラ
インの画信号が読出され、これがそのまま履歴判
定回路２を経てサーマルヘツド３のシフトレジス
タ３５ｂに画信号SiN₂としてセツトされる。

そのセツトの終了と前記パルス幅T₂の印加パ
ルスENB₁のオフを待つて、メモリ制御部５はラ
ツチ回路３４へストローブ信号STBを出力する。
これにより、前記シフトレジスタ３５ｂの画信号
SiN₂がラツチ回路３４にラツチされる。

すると、印加パルス幅発生部４は、パルス幅
T₁の印加パルスENB₂を、アンドゲート回路３３
の第２ブロツク発熱体に対応した各アンドゲート
に出力する。これにより前記ラツチされた画信号
（履歴補正前の画信号）SiN₂が記録される。

この履歴補正前の画信号SiN₂が記録されてい
る間に、メモリ１から現ラインと前ラインの画信
号を読出し、履歴判定回路２で履歴判定を行い、
現ラインが黒画素で前ラインが白画素の時だけ黒
画素とする画信号を、履歴補正された画信号（履
歴補正画信号）SiN₂としてサーマルヘツド３の
シフトレジスタ３５ｂへ転送する。

その転送の終了と前記パルス幅T₁の印加パル
スENB₂のオフを待つてメモリ制御部５は、スト
ローブ信号STBを画信号転送クロツクCLKに同
期してラツチ回路３４へ出力する。これにより、
前記履歴補正画信号SiN₂がラツチ回路３４にラ
ツチされる。

すると、印加パルス幅発生部４は、パルス幅
T₂の印加パルスENB₂を、アンドゲート回路３３
の第２ブロツク発熱体に対応した各アンドゲート
に出力する。これにより前記ラツチされた履歴補
正画信号SiN₂が記録される。

その記録の終了によつて、次の1/4ラインの画
信号の全ての記録が終了したことになる。

以下、同様にして、残りの1/2ラインの画信号
（ENS₃，ENS₄に対応する画信号）も、1/4ライ
ンづつ履歴制御が行われて記録される。

発明が解決しようとする問題点しかし、前記構成から成る従来の感熱記録装置
によれば、上述したところから明らかなように、
履歴判定回路とサーマルヘツドとの間のインタフ
エース部における画信号（以下、画信号インタフ
エースという）の数が多くなり（この例では４
本）、かつ、１ラインを記録するのに、メモリか
ら画信号を何度も読出す必要があることから、そ
のメモリ制御が複雑になるといつた問題があつ
た。

その問題の解決策として、例えば、履歴判定回
路とサーマルヘツドとの間の画信号インタフエー
スの数を１本にして、現ラインの画信号を１ライ
ン全てサーマルヘツドに転送し、先ず1/4ライン
の画信号を記録した後、次いで、履歴制御用の画
信号を１ライン全てサーマルヘツドに転送し、同
じ1/4ラインの履歴制御用の画信号を記録すると
いつた動作を順次繰返えすことで、１ラインの全
ての画信号についての履歴制御による記録を行う
方法がある。

この方法によるときは、前記画信号インタフエ
ースの数を減少せしめ得ると共に、メモリ制御を
簡素化せしめ得るといつた利点はあるが、画信号
の転送時間が増大し、これにより高速記録化が妨
げられるという問題が発生する。また、１ライン
を一斉に記録すると、記録電源容量が増大すると
いう不都合も生じる。

そこで、本発明は、前記記録電源容量を増大せ
しめることなく、かつ、履歴判定回路とサーマル
ヘツドとの間の画信号インタフエースの数を最低
限（１本）に押えて簡単なメモリ制御の実現を図
り、以て高速記録を可能とした感熱記録装置を提
供することを目的とする。

問題点を解決するための手段本発明は前記の目的を達成するため、１ライン
分の画信号を記録する複数のブロツク単位の発熱
体と、前記１ライン分の画信号をシリアルに入力
し、パラレルに出力するシフトレジスタ回路と、
そのシフトレジスタ回路からパラレルに出力され
た画信号をラツチするフツチ回路と、前記複数の
ブロツク単位の発熱体を選択的に駆動するドライ
バ回路等を有して成るサーマルヘツドの前記シフ
トレジスタ回路に、現ラインの画信号を１ライン
分全て転送し、その１ライン分全ての画信号（履
歴補正前の画信号）を、前記発熱体を介してブロ
ツク単位に順次分割記録する手段と、その分割記
録手段の後段又は前段において、前記発熱体の蓄
熱量が少ない画素に対する補正用の画信号（履歴
補正画信号）を１ラインの画素分前記サーマルヘ
ツドのシフトレジスタ回路に転送し、その全ての
履歴補正画信号を、前記発熱体を介してブロツク
単位に順次分割記録する手段とを備えたことを要
旨とする。

作用本発明は上述の構成によつて、サーマルヘツド
との画信号インタフエースが１本で済み、画信号
を１ライン分全てサーマルヘツドへ転送するため
メモリ制御が極めて容易となる。しかも、１回の
転送でその画信号を順次ブロツク単位毎に記録し
ていくため、履歴制御を行うための画信号の転送
回数も最低限に押えることができる。従つて、記
録電源容量を増大せしめることなく、高速記録が
可能となる。

実施例第１図は本発明に係る履歴制御機能を備えた感
熱記録装置の一実施例を示す概略構成ブロツク図
で、同図中、３０は現ラインと前ラインの２ライ
ン分の画信号を記憶するメモリ、３１は前記２ラ
イン分の画信号に基づいて履歴判定を行い、発熱
体の蓄熱量が少ない画素に対する補正用の画信号
（履歴補正画信号）SiNを１ラインの画素分送出
する履歴判定回路３２は１ライン分の画信号を複
数ブロツクに分けて記録を行うサーマルヘツド
で、この実施例では、４分割駆動用のサーマルヘ
ツドを代表例として用いている。３３は所定のパ
ルス幅を持つた印加パルスENB₁〜ENB₄を発生
する印加パルス幅発生部、３４は前記メモリ３０
へのアドレス制御信号や、前記サーマルヘツド３
２への画信号転送クロツクCLK、ストローブ信
号STB等を出力するメモリ制御部である。

尚、３５は画信号PiXをメモリ３０へ入力する
ための画信号入力端子、３６は画信号PiXの転送
クロツクPCKを入力するための入力端子、３７
はサーマルヘツド３２への画信号（履歴補正前の
画信号及び履歴補正画信号）SiN入力用の端子、
３８，３９は記録電源端子、４０は記録電源、４
１は前記印加パルス幅発生部３３からの印加パル
スENB₁（後述の発熱体アレイの第１ブロツク発
熱体を駆動する印加パルス）の入力端子、４２は
同じく印加パルスENB₂（同じく第２ブロツク発
熱体の駆動用パルス）の入力端子、４３は同じく
印加パルスENB₃（同じく第３ブロツク発熱体の
駆動用パルス）の入力端子、４４は同じく印加パ
ルスENB₄（同じく第４ブロツク発熱体の駆動用
パルス）の入力端子、４５は前記ストローブ信号
STB（画信号SiNをラツチするための信号）をサ
ーマルヘツド３２へ入力するための入力端子、４
６は前記画信号転送クロツクCLKをサーマルヘ
ツド３２へ入力するための入力端子である。

第２図は前記サーマルヘツド３２の具体的構成
の一例を示すブロツク図で、このヘツド３２は、
第１ブロツク〜第４ブロツクのブロツク単位に分
けられた第１ブロツク発熱体〜第４ブロツク発熱
体を有して発る成熱体アレイ３２１と、その発熱
体アレイ３２１を駆動するドライバ回路３３２
と、そのドライバ回路３３２に接続し、前記発熱
体アレイ３２１の各ブロツク発熱体に一対一に対
応する数のアンドゲートを備えて成るアンドゲー
ト回路３２３と、そのゲート回路３２３に接続
し、１ライン分の画信号SiNを記憶（ラツチ）す
るラツチ回路３２４と、１ライン分のシリアルに
入力された画信号SiNをパラレルに前記ラツチ回
路３２４へ出力するシフトレジスタ回路３２５と
から成る。

前記アンドゲート回路３２３の第１ブロツク発
熱体に対応する各アンドゲートは、第１ブロツク
発熱体の駆動用の印加パルスENB₁の入力端子４
１に接続し、同じく第２ブロツク発熱体に対応す
る各アンドゲートは、第２ブロツク発熱体駆動用
の印加パルスENB₂の入力端子４２に接続し、同
じく第３ブロツク発熱体に対応する各アンドゲー
トは、印加パルスENB₃（第３ブロツク発熱体の
駆動用パルス）の入力端子４３に、また第４ブロ
ツク発熱体に対応する各アンドケートは、印加パ
ルスENB₄（第４ブロツク発熱体の駆動用パルス）
の入力端子４４にそれぞれ接続している。

前記ラツチ回路３２４は前記ストローブ信号
STBの入力端子４５に接続し、また、前記シフ
トレジスタ回路３２５は、前記画信号転送クロツ
クCLKの入力端子４６と前記画信号（履歴補正
前の画信号及び履歴補正画信号）SiNの入力端子
３７にそれぞれ接続している。

以上のように構成された本発明装置について、
以下、その動作を説明する。

ここで、履歴制御方式として、現ラインの黒画
素に対して、前ラインが黒画素である時にはパル
ス幅T₁の印加パルスENB₁〜ENB₄を、また、前
ラインが白画素である時にはパルス幅T₁＋T₂の
印加パルスENB₁〜ENB₄をそれぞれサーマルヘ
ツド３２の発熱体アレイ３２１へ印加する例につ
いて説明する。第３図はその例に基づく動作説明
用のタイミングチヤートである。

メモリ３０には、現ラインと前ラインとの２ラ
イン分の画信号が記憶されている。

先ず、現ラインの１ライン分の画信号がメモリ
３０より読出され、これがそつくり履歴判定回路
３１を通り画信号（履歴補正前の画信号）SiNと
してサーマルヘツド３２のシフトレジスタ回路３
２５へ転送される。転送終了後、ストローブ信号
STBがメモリ制御部３４よりサーマルヘツド３
２のラツチ回路３２４へ出力される。これと同期
して画信号転送クロツクCLKがメモリ制御部３
４よりサーマルヘツド３２のシフトレジスタ回路
３２５に出力される。これにより、そのシフトレ
ジスタ回路３２５に転送された前記画信号SiNは
１ライン分全て順次前記ラツチ回路３２４へラツ
チされる。

そのラツチ処理の終了後、印加パルス幅発生部
３３は、先ず発熱体アレイ３２１の第１ブロツク
発熱体を駆動するためのパルス幅T₁の印加パル
スENB₁を、その入力端子４１を介してアンドゲ
ート回路３２３の当該アンドゲートに出力する。
それにより前記１ライン分の画信号SiNのうち1/
４ラインのの画信号が先ず記録される。続いて、
前記印加パルス幅発生部３３は、第２ブロツク発
熱体を駆動するためのパルス幅T₁の印加パルス
ENB₂を、アンドゲート回路３２３の当該アンド
ゲートに出力する。これにより次の1/4の画信号
が記録される。以下、同様にして、第３ブロツク
及び第４ブロツクの発熱体を駆動するための同じ
パルス幅T₁の印加パルスENB₃及びENB₄が、順
次前記印加パルス幅発生部３３より出力され、残
りの1/2ラインの画信号が1/4ラインづつ記録され
る。ここにおいて、前記ライン分の画信号SiNに
ついての第１回目の記録が終了する。

一方、前記第１回目の記録が行れている間に、
メモリ３０からは現ラインと前ラインの画信号が
読出され、履歴判定回路３１で履歴判定がなされ
る。つまり履歴判定回路３１は現ラインが黒画素
で前ラインが白画素の時だけ記録を行うように、
画信号を変換し、その画信号（発熱体の蓄熱量が
少ない画素に対する補正用の画信号）を履歴補正
画信号SiNとして当該１ラインの画素分前記サー
マルヘツド３２のシフトレジスタ回路３２５に転
送する。

その転送の終了と前記第１回目の全ての画信号
（履歴補正前の画信号）の記録終了を待つて、メ
モリ制御部３４は、ストローブ信号STBを、シ
フトレジスタ回路３２５への画信号転送クロツク
CLKと同期せしめてラツチ回路３２４へ出力す
る。これにより、前記履歴補正画信号SiNがその
ラツチ回路３２４へラツチされる。

すると、今度は、前記印加パルス幅発生部３３
が先ず、パル幅T₂の印加パルスENB₁をアンドゲ
ート回路３２３に出力する。これにより前記ラツ
チ回路３２４にラツチされた履歴補正画信号SiN
うち、1/4ラインに相当する部分の履歴補正画信
が記録される。その記録終了後、次の同じパルス
幅T₂の印加パルスENB₂が出力され、次の1/4ラ
イン相当部分の履歴補正画信号SiNが記録され
る。以下、同様にして、同じパルス幅T₂の印加
パルスENB₃及びENB₄順次出力し、残りの1/2ラ
インについてそれぞれ1/4ラインづつ当該部分の
履歴補正画信号SiN記録する。その記録終了によ
つて、前記１ライン第２回目の記録が終了したこ
ととなる。

前記第１回目の所謂履歴制御前の記録と前記第
２回目の所謂履歴制御による記録とが終了した時
点で、前記１ライン分の全ての画信号（履歴補正
前の画信号及び履歴補正信号）についての完全な
記録が終了したこととなる。

また、前記パルス幅T₂の印加パルスENB₁〜
ENB₄による記録（履歴制御による記録）が行わ
れている間に、次のラインの画信号（履歴補正前
の画信号）をサーマルヘツド３２のシフトレジス
タ３２５に転送して、前述したと同様の履歴制御
前の記録（第１回目の記録）を行い、続いて、前
記と同様にして履歴制御による記録（第２回目の
記録）を行い、以下、同様の処理動作を繰返すこ
とで、１ページ分の記録を終了する。

尚、この実施例では、４分割駆動用（１ライン
の分割記録数が４回）のサーマルヘツドを用いた
場合について説明したが、これに限定されるもの
ではなく、また、履歴判定の方法についてもその
方法に限定されるものではないこと明らかであ
る。

更に、この実施例では、最初に履歴制御前の記
録（この実施例の第１回目の記録）を行い、その
後引続いて、履歴制御による記録（この実施例の
第２回目の記録）を行うといつた記録工程を採用
した例について説明したが、これとは逆に、つま
り、先ず、履歴制御による記録を第１回目の記録
として最初に行い、次いで引続き、第２回目の記
録として前記履歴制御前の記録を行つても、同等
の作用効果が得られる。

発明の効果以上詳述したところから明らかなように、本発
明は、現ラインの画信号（履歴補正前の画信号）
を１ライン分全てサーマルヘツドに転送し、その
１ライン分全ての画信号を分割記録する手段と、
前記サーマルヘツドの発熱前蓄熱量が少ない画素
に対する補正用の画信号（履歴補正画信号）を１
ラインの画素分前記サーマルヘツドに転送し、そ
の全ての履歴補正画信号を分割記録する手段とを
備え、これら両手段の何れか一方を前段工程（第
１回目の記録）とし、他方を後段工程（第２回目
の記録）として、前記前段工程の処理に引続いて
前記後段工程の処理を実行することで、前記１ラ
イン分の全ての画信号（履歴補正前の画信号及び
履歴補正画信号）の記録を完全に終了するように
したものであるから、サーマルヘツドとの画信号
インタフエースの数は、従来例によれば分割記録
の回数に対応した数（４本）だけ必要としていた
のに対し、本発明によれば１本で済むといつた効
果がある。

また、本発明によれば、１ライン分の画信号
（履歴補正前の画信号又は履歴補正画信号）を全
てサーマルヘツドへ転送（１回の転送）し、これ
を順次、ブロツク単位毎に分割記録するようにし
たものであるから、メモリ制御が従来装置に比べ
極て簡単となり、また、履歴制御を行うたの画信
号転送回数を最小限に押えることができ、記録電
源容量を増大せしめることなく高速記録化を達成
し得る等々の効果を奏する。

【図面の簡単な説明】

第１図は本発明に係る履歴制御機能を備えた感
熱記録装置の一実施例を示す概略構成ブロツク
図、第２図は第１図におけるサーマルヘツドの具
体的構成の一例を示すブロツク図、第３図は本発
明装置に基づく履歴制御動作の一例を説明するた
めのタイミングチヤート、第４図は従来の履歴制
御機能を備えた感熱記録装置の概略構成を示すブ
ロツク図、第５図は第４図におけるサーマルヘツ
ドの具体的構成の一例を示すブロツク図、第６図
は従来装置に基づく履歴制御装置一例を説明する
ためのタイミングチヤートである。３０……メモリ、３１……履歴判定回路、３２
……サーマルヘツド、３２１……発熱体アレイ、
３２２……ドライブ回路、３２３……アンドゲー
ト回路、３２４……ラツチ回路、３２５……シフ
トレジスタ回路、３３……印加パルス幅発生部、
３４……メモリ制御部、SiN……画信号（履歴補
正前の画信号及び／又は突履歴補正画信部）、
ENB₁〜ENB₄……印加パルス。

Claims

【特許請求の範囲】

１サーマルヘツドと、このサーマルヘツドに現
ラインの画信号を転送する第１の転送手段と、現
ラインの画信号と前ラインの画信号とから現ライ
ンの補正用画信号を作成し前記サーマルヘツドに
転送する第２の転送手段と、前記第１および第２
の転送手段のどちらか一方が転送した１ライン分
の画信号を前記サーマルヘツドに複数ブロツクに
分けて全て記録させる第１の制御手段と、この第
１の制御手段による記録が終了したことを示す信
号を検出すると、他方の転送手段が転送した１ラ
イン分の画信号を前記サーマルヘツドに複数ブロ
ツクに分けて記録させる第２の制御手段とを具備
することを特徴とする履歴制御機能を備えた感熱
記録装置。