JPS62278063A - 履歴制御機能を備えた感熱記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明はファクシミリ等に用いられる感熱記装置、殊に
過去の記録状態をしよりサーマルヘッドの２ヘー。

発熱体に印加する電力量を制御する、所謂履歴制御機能
を備えた感熱記録装置に関する。

従来の技術 従来のこの種の感熱記録装置は、第４図に示す如く、現
ラインと前ラインの２ライン分の画信号を記憶するメモ
リ１と、そのメモリ１からの前記２ライン分の画信号に
基づいて履歴判定を行いその判廻結果に基づく画信号（
ＳｉＮ１〜５ｉＮ４）を送出する履歴判定回路２と、１
ライン分の画信号を複数ブロックに分けて記録を行うサ
ーマルヘッド（例えば、４分割駆動用や８分割駆動用等
がある）３と、所定のパルス幅を持った印加パルスを発
生する印加パルス幅発生部４と、前記メモリ１へのアド
レス制御信号や前記サーマルヘッド３への画信号転送り
ロックＣＬＫ、ストローブ信号ＳＴＢ等を出力するメモ
リ制御部５とを有して成る。

尚、６は画信号ＰｉＸをメモリ１へ入力するための画信
号入力端子、７は画信号ＰｉＸの転送りロックＰＣＫを
人力するための入力端子、８，９は記録電源端子、１０
は記録電源である。

前記サーマルヘッド３の具体的構成の一例として、１ラ
インを４ブロツクに分けて記録を行う、所謂４分割駆動
用のサーマルヘッドを第５図に示す。

第５図に示すサーマルヘッド３は、第１ブロツク〜第４
ブロツクに分けられた発熱体から成る発熱体アレイ３１
と、その発熱体アレイ３１を駆動するドライバ回路３２
と、そのドライバ回路３２に接続し、前記発熱体アレイ
３１の各発熱体に一対一に対応する数のアンドゲートを
備えて成るアンドゲート回路３３と、そのアンドゲート
回路３３に接続し、１ライン分の画信号を記憶するラッ
チ回路３４と、そのラッチ回路３４に接続し、前記第１
〜第４ブロツクの各発熱体に対応する４個のシフトレジ
スタ３５ａ〜３５ｂから成るシフトレジスタ回路３５と
から構成されている。

前記アンドゲート回路３３の各アンドゲート（＠記発熱
体アレイ３１の各ブロック単位別）は４個の入力端子１
１〜１４に接続している。しかして、入力端子１１には
発熱体アレイ３１の第１ブロック発熱体を駆動する印加
パルスＥＮＢ、が印加パルス巾発生部４から入力され、
同様に、入力端子１２には第２ブロック発熱体を駆動す
る印加パルスＥ　Ｎ　Ｂ　２が入力され、入力端子１３
には第３ブロック発熱体を駆動する印加パルスＥＮＢ３
が入力され、入力端子１４には第４ブロック発熱体を駆
動する印加パルスＥ　Ｎ　Ｂ　４が入力される。

また、前記ラッチ回路３４には、入力端子１５を介して
、シフトレジスタ回路３５（シフトレジスタ５ａ〜５ｂ
）の出力画情−号をラッチするストローブ信号ＳＴＢが
前記メモリ制御部５から入力される。

前記シフトレジスタ回路３５には、入力端子１６を介し
て、前記メモリ制御部５からの画信号転送りロックＣＬ
Ｋが入力される。しかして、そのシフトレジスタ回路３
５の各シフト１ノジスタ３５ｓ〜３５ｂは、それぞれ入
力端子１７〜２０に接続している。そして、その入力端
子１７には、前記メモリ１から読出された画信号が、履
歴判定回路２を経てシフトレジスタ３５ｇへの画信号Ｓ
　ｉ　Ｎ　１として入力され、同様に、入力端子１日に
はシフトレジスタ３５ｂへの画信号ＳｉＮ２が履歴判定
回路２を介して入力され、入力端子１９にはシフトレジ
スタ３５Ｃへの画信号ＳｉＮ３が、入力端子２０にはシ
フトレジスタ３５ｂへの画信号ＳｉＮ４がそれぞれ入力
される。

ここで、履歴制御方式として、現ラインの黒画素に対し
て前ラインが黒画素である時はパルス幅Ｔ１の印加パル
スＥＮＢ　１〜ＥＮＢ４を印加パルス幅発生部４より出
力し、現ラインの黒画素に対して前ラインが白画素であ
る時はパルス幅ＴＩ＋Ｔ２の印加パルスＥＮＢ　１〜Ｅ
ＮＢ４を印加パルス発生部４よりサーマルヘッド３へ印
加する例について説明する。第６図はその場合のタイミ
ングチャートを示したものである。

メモリ１には、現ラインと前ラインとの２ライン分の画
信号が記憶されている。

先ず、現ラインの画信号が％ライン読出され、これがそ
っくり履歴判定回路２を経てサーマルヘッド３のシフト
レジスタ３５ｇへ画信号Ｓ　ｉ　Ｎ　１６・、−７ としてセットされる。セット終了後、その画信号５ｉＮ
１は、メモリ制御部５からサーマルヘッド３のラッチ回
路３４に出力されるストローブ信号ＳＴＨにより、ラッ
チ回路３４ヘラツチされる。

すると、印加パルス幅発生部４は、パルス幅Ｔ１の印加
パルスＥＮＢｉを、サーマルヘッド３のアンドゲート回
路３３のうちの第１フロック発熱体に対応する各アンド
ゲートに出力する。これにより前記ラッチ回路３４にラ
ッチされたＡラインの画信号（履歴補正前の画信号）Ｓ
ｉＮ１が記録される。

この間にメモリ１より現ラインと前ラインの画信号が読
出され、履歴判定回路２で履歴判定され、現ラインが黒
画素で前ラインが白画素の時だけ、黒画素とする画信号
を履歴補正された画信号（履歴補正画信号）ＳｉＮ１と
してサーマルヘッド３のシフトレジスタ３５　ｓへ転送
する。

この転送の終了と前記パルス幅Ｔ１の印加パルスＥＮＢ
１のオフを待ってメモリ制御部５は、ストローブ信号Ｓ
ＴＢを、画信号転送りロックＣＬＫに同期せしめてラッ
チ回路３４へ出力する。これにより前記履歴補正画信号
Ｓ　ｉ　Ｎ　１がそのラッチ回路３４ヘラツチされる。

すると、今度は前記印加パルス幅発生部４は、パルス幅
Ｔ２の印加パルスＥＮＢ１を、前記アンドゲート回路３
３の第１ブロック発熱体に対応する各アンドゲートに出
力する。これにより、前記履歴補正画信号５ｉＮ１が記
録される。

この記録が終了した時点で、μラインの画信号全ての記
録が終了したことになる。

次いで、前記パルス幅Ｔ２の印加パルスＥ　Ｎ　Ｂ１に
より、履歴補正画信号５ｉＮ１が記録されている間に、
メモリ１より現ラインの画信号の次の％ラインの画信号
が読出され、これがそのまま履歴判定回路２を経てサー
マルヘッド３のシフトレジスタ３５ｂに画信号５ＩＮ２
としてセットされる。

そのセットの終了と前記パルス幅Ｔ２の印加パルスＥＮ
Ｂ　ｌのオフを待って、メモリ制御部５はラッチ回路３
４ヘストロープ信号ＳＴＢを出力する。これにより、前
記シフトレジスタ３５ｂの画信号ＳｉＮ２がラッチ回路
３４にラッチされる。

すると、印加パルス幅発生部４は、パルス幅Ｔ１の印加
パルスＥＮＢ２を、アンドゲート回路ａ３の第２ブロッ
ク発熱体に対応した各アンドゲートに出力する。これに
より前記ラッチされた画信号（履歴補正前の画信号）Ｓ
ｔＮ２が記録される。

この履歴補正前の画信号ＳｉＮ２が記録されている間に
、メモリ１から現ラインと前ラインの画信号を読出し、
履歴判定回路２で履歴判定を行い、現ラインが黒画素で
前ラインが白画素の時だけ黒画素とする画信号を、履歴
補正された画信号（履歴補正画信号）ＳｔＮ２としてサ
ーマルヘッド３のシフトレジスタ３５ｂへ転送する。

その転送の終了と前記パルス幅Ｔ１の印加パルスＥＮＢ
２のオフを待ってメモリ制御部５は、ストローブ信号Ｓ
ＴＢを画信号転送りロックＣＬＫに同期してラッチ回路
３４へ出力する。これにより、前記履歴補正画信号Ｓｉ
Ｎ２がラッチ回路３４にラッチされる。

すると、印加パルス幅発生部４は、パルス幅Ｔ２の印加
パルスＥＮＢ２を、アンドゲート回路３３の第２ブロッ
ク発熱体に対応した各アンドゲートに出力する。これに
より前記ラッチされた履歴補正画信号５ｉＮ２が記録さ
れる。

その記録の終了によって、次のＡラインの画信号の全て
の記録が終了したことになる。

以下、同様にして、残りの％ラインの画信号（ＥＮＳ３
　、ＥＮＳ４に対応する画信号）も、Ａラインづつ履歴
制御が行われて記録される。

発明が解決しようとする問題点 しかし、前記構成から成る従来の感熱記憶装置によれば
、上述したところから明らかなように、履歴判定回路と
サーマルヘッドとの間のインタフェース部における画信
号（以下、画信号インタフェースという）の数が多くな
り（この例では４本）、かつ、１ラインを記録するのに
、メモリから画信号を何度も読出す必要があることから
、そのメモリ制御が複雑になるといった問題があった。

その問題の解決策として、例えば、履歴判定回路とサー
マルヘッドとの間の画信号インタフニー１０・・− スの数を１本にして、現ラインのｉｉ！ｊｉ信号を１ラ
イン全てサーマルヘッドに転送し、先ずＡラインの画信
号を記録した後、次いで、履歴制御用の画信号を１ライ
ン全てサーマルヘッドに転送し、同じ％ラインの履歴制
御用の画信壮を記録するといった動作を順次繰返えすこ
とで、１ラインの全ての画信号についての履歴制御によ
る記録を行う方法がある。

この方法によるときは、前記画信号インタフェースの数
を減少せしめ得ると共に、メモリ制御を簡素化せしめ得
るといった利点はあるが、画信号の転送時間が増大し、
これにより高速記録化が妨げられるという問題が発生す
る。また、１ラインを一斉に記録すると、記録電源容量
が増大するという不都合も生じる。

そこで、本発明は、前記記録電源容量を増大せしめるこ
となく、かつ、履歴判定回路とサーマルヘッドとの間の
画信号インタフェースの数を最低限（１本）に押えて簡
易なメモリ制御の実現を図り、以て高速記録を可能とし
た感熱記録装置を提供することを目的とする。

問題点を解決するための手段 本発明は前記の目的を達成するため、１ライン分の画信
号を記録する複数のブロック単位の発熱体と、前記１ラ
イン分の画信号をシリアルに入力し、パラレルに出力す
るシフトレジスタ回路と、そのシフトレジスタ回路から
パラレルに出力された画信号をラッチするラッチ回路と
、前記複数のブロック単位の発熱体を選択的に駆動する
ドライバ回路等を有して成るサーマルヘッドの前記シフ
トレジスタ回路に、現ラインの画信号を１ライン分全て
転送し、その１ライン分全ての画信号（履歴補正前の画
信号）を、前記発熱体を介してブロック単位に順次分割
記録する手段と、その分割記録手段の後段又は前段にお
いて、前記発熱体の蓄熱量が少ない画素に対する補正用
の画信号（履歴補正画信号）を１ラインの画素分前記サ
ーマルヘッドのシフトレジスタ回路に転送し、その全て
の履歴補正画信号を、前記発熱体を介してブロック単位
に順次分割記録する手段とを備えたことを要旨とする。

作　　用 本発明は上述の構成によって、サーマルヘッドとの画信
号インタフェースが１本で済み、画信号を１ライン分全
てサーマルヘッドへ転送するためメモリ制御が極めて容
易となる。しかも、１回の転送でその画信号を順次ブロ
ック単位毎に記録していくため、履歴制御を行うための
画信号の転送回数も最低限に押えることができる。従っ
て、記録電源容量を増大せしめることなく、高速記録が
可能となる。

実施例 第１図は本発明に係る履歴制御機能を備えた感熱記録装
置の一実施例を示す概略構成ブロック図で、同図中、３
０は現ラインと前ラインの２ライン分の画信号を記憶す
るメモリ、３１は前記２ライン分の画信号に基づいて履
歴判定を行い、発熱体の蓄熱量が少ない画素に対する補
正用の画信号（履歴補正画信号）ＳｉＮを１ラインの画
素分送用する履歴判定回路３２は１ライン分の画信号を
１３・ 複数ブロックに分けて記録を行うサーマルヘッドで、こ
の実施例では、４分割駆動用のサーマルヘッドを代表例
とし１用いている。３３は所定のパルス幅を持った印加
パルスＥＮＢ１〜ＥＮＢ４を発生する印加パルス幅発生
部、ａ４は前記メモリ３０へのアドレス制御信号や、前
記サーマルヘッド３２への画信号転送りロックＣＬＫ、
ストローブ信号ＳＴＢ等を出力するメモリ制御部である
。

尚、３５は画信号ＰｉＸをメモリ３０へ入力するための
画信号入力端子、３６は画信号ＰｉＸの転送りロックＰ
ＣＫを入力す。ための入力端子、３７はサーマルヘッド
３２への画信号（履歴補正前の画信号及び履歴補正画信
号）ＳｉＮ入力用の端子、３８．３９は記録電源端子、
４０は記録電源、４１は前記印加パルス幅発生部３３か
らの印加パルスＥＮＢ１　　（後述の発熱体アレイの第
１ブロック発熱体を駆動する印加パルス）の入力端子、
４２は同じく印加パルスＥＮＢ２　（同じく第２ブロッ
ク発熱体の駆動用パルス）の入力端子、４３は同じく印
加パルスＥＮＢ３　（同じく第３プロツ１４ベーノ ク発熱体の駆動用パルス）の入力端子、４４は同じく印
加パルスＥＮＢ４　（同じく第４ブロック発熱体の駆動
用パルス）の入力端子、４５は前記ストローブ信号ＳＴ
Ｂ　（画信号ＳｉＮをラッチするための信号）をサーマ
ルヘッド３２へ入力するための入力端子、４６は前記画
信号転送りロックＣＬＫをサーマルヘッド３２へ入力す
るための入力端子である。

第２図は前記サーマルヘッド３・２の具体的構成の一例
を示すブロック図で、このヘッド３２は、第１ブロツク
〜第４ブロツクのブロック単位に分けられた第１ブロッ
ク発熱体〜第４ブロック発熱体を有して成る発熱体アレ
イ３２１と、その発熱体アレイ３２１を駆動するドライ
バ回路３３２と、そのドライバ回路３３２に接続し、前
記発熱体アレイ３２１の各ブロック発熱体に一対一に対
応する数のアンドゲートを備えて成るアンドゲート回路
３２３と、そのゲート回路３２３に接続し、１ライン分
の画信号ＳｉＮを記憶（ラッチ）するラッチ回路３２４
と、１ライン分のシリアルに入力１５へ− された画信号ＳｉＮをパラレルに前記う・ソチ回路３２
４へ出力するシフトレジスタ回路３２５とから成る。

前記アンドゲート回路３２３の第１ブロック発熱体に対
応する各アンドゲートは、第１ブロック発熱体の駆動用
の印加パルスＥＮＢ１の入力端子４１に接続し、同じく
第２ブロック発熱体に対応する各アンドゲートは、第２
ブロック発熱体駆動用（７）印加パルスＥＮＢ２の入力
端子４２に接続し、同じく第３ブロック発熱体に対応す
る各アンドゲートは、印加パルスＥＮＢ３　（第３ブロ
ック発熱体の駆動用パルス）の入力端子４３に、また第
４ブロック発熱体に対応する各アンドゲートは、印加パ
ルスＥＮＢ４　（第４ブロック発熱体の駆動用パルス）
の入力端子４４にそれぞれ接続している。

前記ラッチ回路３２４は前記ストローブ信号ＳＴＨの入
力端子４５に接続し、また、前記シフトレジスタ回路３
２５は、前記画信号転送りロックＣ’ＬＫの入力端子４
６と前記画信号（履歴補正前の画信号及び履歴補正画信
号）ＳｉＮの入力端子３７にそれぞれ接続している。

以上のように構成された本発明装置について、以下、そ
の動作を説明する。

ここで、履歴制御方式として、現ラインの黒画素に対し
て、前ラインが黒画素である時にはパルス幅Ｔ１の印加
パルスＥＮＢ１〜ＥＮＢ４を、また、前ラインが白画素
である時にはパルス幅Ｔ１＋Ｔ２の印加パルスＥＮＢ１
〜ＥＮＢ４をそれぞれサーマルヘッド３２の発熱体アレ
イ３２１へ印加する例について説明する。第３図はその
例に基づく動作説明用のタイミングチャートである。

メモリ３０には、現ラインと前ラインとの２ライン分の
画信号が記憶されている。

先ず、現ラインの１ライン分の画信号がメモリ３０より
読出され、これがそっくり履歴判定回路３１を通り画信
号（履歴補正前の画信号）ＳｉＮトシテサーマルヘッド
３２のシフトレジスタ回路３２５へ転送される。転送終
了後、ストローブ信号ＳＴＢがメモリ制御部３４よりサ
ーマルヘッド３２のラッチ回路３２４へ出力される。こ
れと同１７・・ 期して画信号転送りロックＣＬＫがメモリ制御部３４よ
りサーマルヘッド３２のシフトレジスタ回路３２５に出
力される。これにより、そのシフトレジスタ回路３２５
に転送された前記画信号ＳＩＮは１ライン分全て順次前
記ラッチ回路３２４ヘラツチされる。

そのラッチ処理の終了後、印加パルス幅発生部３３は、
先ず発熱体アレイ３２１の第１ブロック発熱体を駆動す
るためのパルス幅Ｔ１の印加パルスＥＮＢＩを、その入
力端子４１を介してアンドゲート回路３２３の当該アン
ドゲートに出力する。

これにより前記１ライン分の画信号ＳｉＮのうち１４ラ
インの画信号が先ず記録される。続いて、前記印加パル
ス幅発生部３ａは、第２ブロック発熱体を駆動するため
のパルス幅Ｔ１の印加パルスＥＮＢ２を、アンドゲート
回路３２３の当該アンドゲートに出力する。これにより
次のＡラインの画信号が記録される。以下、同様にして
、第３ブロツク及び第４ブロツクの発熱体を駆動するた
めの同じパルス幅Ｔ１の印加パルスＥＮＢ３及びＥＮＢ
４が、順次前記印加パルス幅発生部３３より出力され、
残りの％ラインの画信号がＡラインづつ記録される。こ
こにおいて、前記１ライン分の画信号　　　　□ＳｉＮ
についての第１回１−１のｉじ録が終了する。

一方、前記第１回目の記録が行われている間に、メモリ
３０からは現ラインと前ラインの画信号が読出され、履
歴判定回路３１で履歴判定がなされる。つまり履歴判定
回路３１は現ラインが黒画素で前ラインが白画素の時だ
け記録を行うように、画信号を変換し、その画信号（発
熱体の蓄熱量が少ない画素に対する補正用の１ｉ１ｉｉ
信号）を履歴補正画信号ＳｉＮとして当該１ラインの画
素分前記サーマルヘッド３２のシフトレジスタ回路３２
５に転送する。

その転送の終了と前記第１同目の全ての１ｊｊｉ信号（
履歴補正前の画信壮）の記録終了を待って、メモリ制御
部３４は、ストローブ信号ＳＴＢを、シフトレジスタ回
路３２５への画信号転送りロックＣＬＫと同期せしめて
ラッチ回路３２４へ出力する。これにより、前記履歴補
正画信号ＳｉＮがそのラッチ回路３２４ヘラツチされる
。

すると、今度は、前記印加パルス幅発生部３３が先ず、
パルス幅Ｔ２の印加パルスＥＮＢｊをアフト）ｆ−ト回
路３２３に出力する。これによす前記ラッチ回路３２４
にラッチされた履歴補正画信号ＳｉＮのうち、Ａライン
に相当する部分の履歴補正画信が記録される。その記録
終了後、次の同じパルス幅Ｔ２の印加パルスＥＮＢ２が
出力され、次のＭライン相当部分の履歴補正画信号Ｓｉ
Ｎが記録される。以下、同様にして、同じパルス幅Ｔ２
の印加パルスＥＮＢ３及びＥＮＢ４を順次出力し、残り
のＡラインについてそれぞれμラインづつ当該部分の履
歴補正画信号ＳｉＮを記録する。その記録終了によって
、前記１ラインの第２回目の記録が終了したこととなる
。

前記第１回目の所謂履歴制御前の記録と前記第２回目の
所謂履歴制御による記録とが終了した時点で、前記１ラ
イン分の全ての画信号（履歴補正前の画信号及び履歴補
正画信号）についての完全な記録が終了したこととなる
。

また、前記パルス幅Ｔ２の印加パルスＥＮＢ　１〜ＥＮ
Ｂ４による記録（履歴制御による記録）が行われている
間に、次のラインの画信号（履歴補正前の画信号）をサ
ーマルヘッド３２のシフトレジスタ３２５に転送して、
前述したと同様の履歴制御前の記録（第１回目の記録）
を行い、続いて、前記と同様にして履歴制御による記録
（第２回目の記録）を行い、以下、同様の処理動作を繰
返すことで、１ペ一ジ分の記録を終了する。

尚、この実施例では、４分割駆動用（１ラインの分割記
録数が４回）のサーマルヘッドを用いた場合について説
明したが、これに限定されるものではなく、また、履歴
判定の方法についてもその方法に限定されるものではな
いこと明らかである。

更に、この実施例では、最初に履歴制御前の記録（この
実施例の第１回目の記録）を行い、その後引続いて、履
歴制御による記録（この実施例の第２回目の記録）を行
うといった記録工程を採用した例について説明したが、
これとは逆に、つまり、先ず、履歴制御による記録を第
１回目の記録として最初に行い、次いで引続き、第２回
目の記録として前記履歴制御前の記録を行っても、同等
の作用効果が得られる。

発明の効果 以上詳述したところから明らかなように、本発明は、現
ラインの画信号（履歴補正前の画信号）を１ライン分全
てサーマルヘッドに転送し、その１ライン分全ての画信
号を分割記録する手段と、前記サーマルヘッドの発熱体
蓄熱量が少ない画素に対する補正用の画信号（履歴補正
画信号）を１ラインの画素分前記サーマルヘッドに転送
し、その全ての履歴補正画信号を分割記録する手段とを
備え、これら両手段の何れか一方を前段工程（第１回目
の記録）とし、他方を後段工程（第２回目の記録）とし
て、前記前段工程の処理に引続いて前記後段工程の処理
を実行することで、前記１ライン分の全ての画信号（履
歴補正前の画信号及び履歴補正画信号）の記録を完全に
終了するようにしたものであるから、サーマルヘッドと
の画信号インタフェースの数は、従来例によれば分割記
録２２　・、− の回数に対応した数（４本）だけ必要としていたのに対
し、本発明によれば１本で済むといった効果がある。

また、本発明によれば、１ライン分の画信号（履歴補正
前の画信号又は履歴補正画信号）を全てサーマルヘッド
へ転送（１回の転送）シ、これを順次、ブロック単位毎
に分割記録するようにしたものであるから、メモリ制御
が従来装置に比べ極めて簡単となり、また、履歴制御を
行うための画信号転送回数を最小限に押えることができ
、記録電源容量を増大せしめることなく高速記録化を達
成し得る等々の効果を奏する。

【図面の簡単な説明】

第１図は本発明に係る履歴制御機能を備えた感熱記録装
置の一実施例を示す概略構成ブロック図、第２図は第１
図におけるサーマルヘッドの具体的構成の一例を示すブ
ロック図、第３図は本発明装置に基づく履歴制御動作の
一例を説明するためのタイミングチャート、第４図は従
来の履歴制御機能を備えた感熱記録装置の概略構成を示
すプロッ２３　・ り図、第５図は第４図におけるサーマルヘッドの具体的
構成の一例を示すブロック図、第６図は従来装置に基づ
く履歴制御動作の一例を説明するためのタイミングチャ
ートである。 ３０・・・・・・メモリ、３１・・・・・・履歴判定回
路、３２・・・・・・サーマルヘッド、３２１・・・・
・・発熱体アレイ、３２２・・・・・・ドライブ回路、
３２３・・・・・・アンドゲート回路、３２４・・・・
・・ラッチ回路、３２５・・・・・・シフトレジスタ回
路、３３・・・・・・印加パルス幅発生部、３４・・・
・・・メモリ制御部、ＳｉＮ・・・・・・画信号（履歴
補正前の画信号及び／又は履歴補正画信号）、ＥＮＢ１
〜ＥＮＢ４・・・・・・印加パルス。

Claims (1)

【特許請求の範囲】
1. 現ラインの画信号（履歴補正前の画信号）を、ライン分
   全てサーマルヘッドに転送し、その、ライン分全ての画
   信号を分割記録する手段と、前記サーマルヘッドの発熱
   体蓄熱量が少ない画素に対する補正用の画信号（履歴補
   正画信号）を、ラインの画素分前記サーマルヘッドに転
   送し、その全ての履歴補正信号を分割記録する手段と、
   これら両手段の何れか一方を前段工程とし、他方を後段
   工程として、前記前段工程の処理に引続いて前記後段工
   程の処理を実行する制御手段とを有することを特徴とす
   る履歴制御機能を備えた感熱記録装置。