JPS6016066A - 画像記録方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、１ラインの画素数分の記録素子群を有する画
像記録装置における画像記録方式に関する。

従来例の構成とその問題点 ファクシミリ等に用いられる感熱式画像記録装置におけ
る画像記録方式として、定ビツト駆動方式と呼ばれるも
のがある。

第１図はその定ビツト駆動方式による従来の感２　・；
−〕 熱式画像記録装置の概略ブロック図である。この図にお
いて、１は感熱ヘッド、２は黒画素カウンタ、３は印加
ブロック制御回路、４は画信号ＰｉＸの入力端子、６は
転送りロックＣＬＫの入力端子、６はストローブ信号Ｓ
ＴＨの入力端子である。転送りロックＣＬＫは黒画素カ
ウンタ２と感熱ヘッド１に入力され、ストローブ信号Ｓ
ＴＢは感熱ヘッド１に入力され、画信号ＰｉＸ　は黒画
素カウンタ２を経由して感熱へノド１に入力される。黒
画素カウンタ２は画信号ＰｉＸに含まれる黒画素（マー
ク信号）を計数し、印加ブロック制御回路３は黒画素カ
ウンタ２の計数値に基づき感熱ヘッド１に塔載されてい
る発熱素子の各ブロック（後述）に対するイネーブル信
号ＥＮＢ　１〜Ｅ　Ｎ　Ｂ　ｎを発生する。

第２図は上記感熱ヘッドのブロック図である。

この図において、７は１ラインの画素数に相当する多数
の発熱体８（記録素子）を−列に配列して成る発熱体ア
レイである。発熱体８の一端は並列に結線されて電源（
図中省略されている）と接続３　−７ され、他端はドライバ回路９内の対応するスイッチング
素子を介して接地される。１０と１１は１ラインの画素
数に相当するビット数を持つシフトレジスタとランチ回
路である。画信号ＰｉＸは転送りロックＣＬＫのタイミ
ングでシフトレジスタ１０に順次取り込まれ、シフトさ
れる。１ライン分の画信号ＰｉＸの転送終了後に入力さ
れるストローブ信号ＳＴＨによって、シフトレジスタ１
０内の画信号は一斉にランチ回路１１にラッチされる。

１２は１ラインの画素数と同数のアンドゲート１３から
成るゲートアレイである。ランチ回路１１の各ビットの
出力は対応するアンドゲート１３を介してドライバ回路
９の対応ビットの入力と結合される。上記の発熱体８は
所定個ずつｎ個のブロックに分割されており、同じブロ
ックに属する発熱体８に対応する複数のアンドゲート１
３は対応のイネーブル信号ＥＮＢ１〜ＥＮＢｎ（印加ブ
ロック制御回路３より送出される）によって−斉に制御
される。例えば、第１ブロツクに対応するイネーブル信
号ＥＮＢ１が“Ｈ″レベルなった場合、第１ブロツク対
応のアンドゲート１３がイネーブル状態になり、ランチ
回路１１に保持されている画信号のうち第１ブロツクに
対応する画素の信号がドライバ回路９に入力される。ド
ライバ回路９は黒画素の信号が入力されたビットに対応
するスイッチング素子をオンさせる。したがって、第１
ブロツクに属する発熱体８のうち黒画素に対応するもの
が通電して発熱し、感熱記録紙（図中省略）にドツトを
記録する。

さて、イネーブル信号ＥＮＢ　１〜ＥＮ　Ｂ　ｎを同時
に“Ｈ”レベルにして全発熱体８を一斉に駆動すれば、
１ラインを最も短い時間で記録できることは明らかであ
るが、そのだめには、全黒画素のラインを記録する場合
に発熱体アレイ７に必要な電流を供給できるだけの大容
量の電源を用意しなければならない。しかし、ファクシ
ミリ等で記録する一般的な原稿の場合、１ライン当シの
黒画素の割合は数チから士数係の範囲であるから、上記
のような大容量の電源を持つのは不経済である。

この問題を解決するために考案されたのが定ビ６べ〕 ット駆動方式であシ、同時に記録される黒画素数が１ラ
イン画素数より少ない一定値Ｋを越えないように、同時
に駆動する発熱体数をブロック単位で制御する。このブ
ロック単位の駆動制御を行うのが第１図に示しだ印加ブ
ロック制御回路３であシ、黒画素カウンタ２の計数値（
黒画素）に応じて、イネーブル信号ＥＮＢ１〜Ｅ　Ｎ　
Ｂ　ｎの発生を制御する。即ち、黒画素数かに以下のラ
インについては、イネーブル信号ＥＮＢ　１〜Ｅ　Ｎ　
Ｂ　ｎを一斉にＨ”レベルとして、１ラインを１度に記
録する。黒画素数がＫを越えるラインについては、イネ
ーブル信号ＥＮＢ　１〜ΣＮ　Ｂ　ｎを何回かに分けて
選択的にＨ”レベルにし、同時に記録される黒画素数か
に以下となるように１ブロツクまたは数ブロックずつ発
熱体８を選択的に駆動する。

このよう表定ビット駆動方式によれば、電源の容量削減
という目的は達成できるが、以下に述べるような問題が
あった。

まず、記録素子の駆動制御回路（第１図の印加ブロック
制御回路３に相当）が一般にかなり複雑６　べ−〕 になる。しかも、同時に記録される黒画素数が常にＫと
なるように記録素子の駆動制御を行うのが最も効率的で
あるが、１ブロック当りの発熱素子は一般に数十個以上
とされるため、そのような条件が常に満足されるわけで
はなく、その分だけ記録速度が低下する。これに対処す
るために１ブロック当りの記録素子数を減らした場合、
駆動制御回路は一層複雑化してしまう。

また、感熱記録の場合、記録素子としての発熱体の蓄熱
現象による「尾引き」等の画質劣化を防止する目的で、
記録ラインの過去ラインの画信号を参照して発熱体に対
する通電時間を制御する、いわゆる熱履歴制御を行うこ
とがある。しかし、上述の定ビツト駆動方式は各ライン
に含まれる黒画素数によって、各発熱体があるラインで
駆動されてから次のラインで駆動されるまでの経過時間
（記録インターバル）が相当に変動するため、ライン単
位の参照では十分な熱履歴制御を行うことはできず、ブ
ロック単位で記録インターバルを計測しなければならず
、熱履歴制御のための制御回路が非常に複雑になってし
まう。

発明の目的 本発明は上記従来の定ビツト駆動方式の問題点を解消す
るもので、同様な電源容量の削減を達成でき、簡易な制
御回路によってより効率的に画像を高速記録することが
できるとともに、熱履歴制御も容易な新しい画像記録方
式を提供することを目的とする。

発明の構成 本発明は、記録すべき１ラインの画信号に含まれる黒画
素が所定数を越える場合、その画信号を黒画素が所定数
以下の２ライン以上の画信号に変換し、１ライン相当の
記録素子群を一斉に駆動することにより上記変換画信号
を１ライン単位で順次記録することによって上述の目的
を達成せんとするものである。

実施例の説明 以下、図面を参照し本発明の詳細な説明する。

第３図は本発明の一実施例による感熱式画像記録装置の
ブロック図である。この図において、１９は第２図に示
したものと同様の感熱ヘッドであるが、ゲートアレイ１
２の全アンドゲート１３を共通のイネーブル信号ＥＮＢ
によって一斉に制御するようにしである点が異々る。

２ｏはクリア信号ＣＬＨの入力端子、２１はストローブ
信号ＳＴＢの入力端子、２２は画信号サンプリング用ク
ロックＰＣＫの入力端子である。

２３は１ラインの記録動作の開始時に出るトリガ信号Ｔ
Ｒ１Ｇの入力端子、２４は画素単位でシリアルに転送さ
れてぐる画信号ＰｉＸの入力端子である。２６は１ライ
ンの画信号ＰｉＸの転送開始時に発生する同期信号５Ｙ
ＮＣの入力端子、２６はシフトレジスタ１０への画信号
転送と同期したクロックＣＬＫの入力端子である。

２７はオアゲート、２８〜３０はアントゲ−に３１はフ
リップフロップ、３２は黒画素カラン久３３は転送画素
カウンタ、３４は境界カウンタである。３５はラッチ回
路である。後に詳述するように、これら各部によって上
述の画信号変換が行われ、それによって得られる画信号
はアントゲ−９〕 ト３ｏから出力される。このアンドゲート３０から出力
される画信号Ｐ　ｉ　Ｘ　ａを直接的にシフトレジスタ
１０へ転送することも可能であるが、本実施例は熱履歴
制御を行うために熱履歴制御部３６に転送するようにな
っており、シフトレジスタ１゜へ転送する画信号Ｐ　ｉ
　Ｘ　ｂは熱履歴制御部３６より出力される。

次に動作を説明するが、本実施例では１ラインは２Ｑ４
８画素であり、電源は％ラインに相当する５１２個の発
熱体８に同時に通電可能な容量を有する。

第４図は全画素が黒画素のラインを記録する場合におけ
る主要信号のタイミング図である。この場合の動作は以
下の通りである。

まず、トリガ信号ＴＲ１Ｇによって境界カウンタ３４が
リセットされる。またオアゲート２７を通電したトリガ
信号ＴＲ１Ｇによりフリップフロップ３１がセットされ
、このフリップフロップ３１の出力はＨ”レベルとなる
。なお、黒画素カウンタ３２は予めクリア信号ＣＬＲで
リセットされ１０　、・−〕 でいる。

記録すべき１ラインの画信号ＰｉＸ（２０４８ビツト）
の１回目の転送が始まる。フリップフロップ３１の出力
はＨ”レベルであるから、アンドゲート２８は画信号Ｐ
ｉＸとクロックＰＣＫが共に゛′Ｈ″レベルの時、つ１
り黒画素が入力された時に“Ｈ”レベルのパルスを出力
し、これを黒画素カウンタ３２で計数する。丑だ、転送
画素カウンタ３３もアンドゲート３３を介して入力され
るクロックＰＣＫを計数する。黒画素カウンタ３２の値
が一定値６１２（同時に通電可能な最大発熱体数）に達
すると、黒画素カウンタ３２は信号ＢＬＦｉＮ　を発生
し、フリップフロップ３１をリセットし、また転送画素
カウンタ３３の値６１２をランチ回路３６にラッチさせ
る。フリップフロップ３１の出力はＬ”レベルに反転す
るため、アントゲ−）２Ｂ、２９．３０はすべてディセ
ーブル状態となる。したがって、第４図に示されるよう
なラインの先頭より５１２番目の画素までＨ”レベル（
黒画素）、５１３査目以降の画素が゛Ｌ″レベル（白画
素）の画信号ＰｉＸａがアンドゲート３０より熱履歴制
御部３６へ転送されることになる。

即ち、ラインの先頭から６１２査目の画素位置までの区
間が検出され、画信号ＰｉＸの同区間以外の全画素を白
画素に変換した画信号Ｐ　ｉ　Ｘ　ａが熱履歴制御部３
６へ転送される。

画信号ＰｉＸの１回目の転送が終わると、クリア信号Ｃ
ＬＲが発生して黒画素カウンタ３２がリセットし、つい
で同期信号Ｓ　Ｙ　Ｎ’　Ｃが発生してランチ回路３６
の値（ここでは５１２　）、、つまり上記区間の後側の
境界に相当する画素番号が境界カウンタ３４にプリセッ
トされる。ここから画信号ＰｉＸの２回目の転送が始ま
る。

境界カウンタ３４はクロックＰＣＫ、即ち画信号ＰｉＸ
の転送画素を計数するが、黒画素カウンタ３２と転送画
素カウンタ３３はアンドゲート２８．２９がディセーブ
ル状態の間、計数動作を行わない。境界カウンタ３４の
値がプリセット値６１２に達すると、境界カウンタ３４
はキャリー信号ＣＡＹを発生し、フリップフロップ３１
をセットする。フリップフロップ３１の出力が゛Ｈ″ル
ベルに反転するため、それまでディセーブル状態であっ
たアンドゲート２８〜３ｏがイネーブル状態となり、黒
画素カウンタ３２と転送画素カウンタ３３が計数動作を
開始する。また、アンドゲート３０を通じて画信号Ｐｉ
Ｘがそのまま熱履歴制御部３６へ転送されるようになる
。１０２４０２４査目まで画信号ＰｉＸが転送されると
、黒画素カウンタ３２は値が５１２になるため信号ＢＬ
Ｆ　ｉＮを発生し、フリップフロップ１をリセットし、
転送画素カウンタ３３の値（ここでは１０２４　）をラ
ッチ回路３５にラッチさせる。

このようにして、第４図に示されるような６１３査目の
画素から１０２４０２４査目までの区間以外の全画素が
白画素に変換された画信号ＰｉＸａが、熱履歴制御部３
６へ転送される。

画信号ＰｉＸ０２回目の転送を終了すると、クリア信号
ＣＬＲで黒画素カウンタ３２がリセットされ、ついで同
期信号５ＹＮＣによってラッチ回３ 路３５の値、つまり２番目に検出された区間の境界であ
る画素番号（１０２４）が境界カウンタ３４にプリセッ
トされ、画信号ＰｉＸの３回目の転送が始する。

３回目の転送においては、１０２６０２６査目から１５
３６５３６査目までの区間が検出され、その区間以外を
すべて白画素としだ画信号ＰｉＸａが熱履歴制御部３６
へ転送される。

同様に、画信号ＰｉＸの４回目の転送期間においては、
１６３７６３７査目からライン終端の画素までの区間が
検出され、その区間以外をすべて白画素としだ画信号Ｐ
　ｉ　Ｘ　ａが得られる。ただし、画信号ＰｉＸの最終
画素が転送されると転送画素カウンタ３３は最高値まで
カウントアツプするため、信号ＬｉＦｉＮ　を発生する
。画信号ＰｉＸの転送元である外部装置は、信号ＬｉＦ
ＳＨの発生により現在のラインの転送を完了し、次ライ
ンの画信号転送を開始する。

第５図は画信号ＰｉＸと、それに対して得られる画信号
Ｐ　ｉ　Ｘ　ａを示す模式図である。この図の１４　ｌ
！−〕 ように、全黒画素の１ラインの画信号ＰｉＸは、５１２
個の黒画素を含む４ライン分の画信号ＰｉＸａ（１）〜
Ｐ　ｉ　Ｘ　ａ（４）に変換されて熱履歴制御部３６へ
転送される。

なお、以上の説明から明らかなように、画信号ＰｉＸに
含まれる黒画素が５１２個以下の場合、画信号ＰｉＸと
同じ画信号ＰｉＸａが熱履歴制御部３６へ転送され、画
信号ＰｉＸの１回目の転送　゛を終了した時点で信号Ｌ
ｉＦｉＮ　が発生し、そのラインの画信号ＰｉＸの転送
を完了する。また、画信号ＰｉＸに含まれる黒画素の個
数が６１２で割り切れない場合、最後に検出された区間
の境界とライン終端捷での画素以外の全画素を白画素と
しだ画信号Ｐ　ｉ　Ｘ　ａが最後に熱履歴制御部３６へ
転送される。

第６図は上記熱履歴制御部３６のブロック図である。こ
の図において、３７ａ〜３７ｃはそれぞれ１ライン分の
画信号を記憶するだめのラインメモリである。アントゲ
−１−３０より転送される画信号Ｐ　ｉ　Ｘ　ａはライ
ンメモＩＪ　３７　ｃに書き込まれ、１５　・　− このラインメモリ３７ｃから読み出された画信号はライ
ンメモリ３７ｂに書き込まれ、このラインメモリ３７ｂ
から読み出された画信号はラインメモリ３７ａに書き込
まれる。しだがって、記録しようとするラインの画信号
（ＰｉＸａ）がラインメモリ３７ｃに、前ラインの画信
号がラインメモＩＪ　３７　ｂに、さらにその前のライ
ンの画信号がラインメモリ３７ａにそれぞれ記憶される
ことになる。３８はラインメモリ３７ａ〜３７ｃのアド
レスカウンタである。ラインメモリ３７ａ〜３７ｃ内の
画信号はシリアルに同時に読み出されるが、この読出し
は１ラインにつき３回繰り返される。

３９は判定回路、４ｏは記録回数カウンタ、４１はＲＯ
Ｍ、４２は記録時間カウンタである。ラインメモリ３７
ａ〜３７ｃの１回目の読み出し期間においては、記録回
数カウンタ４ｏの値は１である。この場合、判定回路３
９はラインメモリ３７Ｃから読み出された画信号をその
一！ま画信号ＰｉＸｂトシて感熱ヘッド１９のシフトレ
ジスタ１０へ転送する。１ライン分の転送を終了すると
、ストローブ信号ＳＴＢ　（第３図）が発生しその画信
号がランチ回路１１にラッチされ、その直後に記録時間
カウンタ４２は内部クロックの計数を開始する。

記録時間カウンタ４２は計数開始時にイネーブル信号Ｅ
ＮＢをＨ”レベルとし、記録回数カウンタ４ｏの出力を
アドレスとしてＲＯＭ４１から読み出されてプリセット
された値で決捷る時間Ｔ１を経過す、ると、イネーブル
信号ＥＮＢを”Ｌ”レベルに戻す。したがって、この時
間Ｔ１　の間、発熱体８は一斉に駆動され、１ライン分
の画信号Ｐ　ｉ　Ｘ　ｂの１回目の記録がなされる。

１回目の記録が終了すると記録回数カウンタ４０が１だ
けカウントアツプし、ラインメモリ３７ａ〜３７ｃの２
回目の読出しが始まる。判定回路３９は記録回数カウン
タ４０の値が２の場合、ラインメモ！Ｊ３７０から読み
出された画信号が１　″（黒画素）でラインメモＩＪ　
３７　ｂの画信号（前ライン画信号）が°“Ｏ”（白画
素）のときのみ画信号ＰｉＸｂを１　”にする。２回目
の読出しが終了すると、ストローブ信号ＳＴＢが発生し
、その直７　− 後に記録時間カウンタ４２は計数を開始して時間Ｔ２　
（Ｔ１〉Ｔ２）の間、イネーブル信号ＥＮＢを“Ｈ”レ
ベルにして２回目の記録を行わせる。この時間Ｔ２　を
決定するプリセット値は、予めＲＯＭ４１から読み出さ
れ記録時間カウンタ４２にセントされる。

２回目の記録を終了すると、記録回数カウンタ４０の値
が３になり、それに対応するプリセット値がＲＯＭ４１
より読み出されて記録時間カウンタ４２にセントされる
。また、ラインメモリ３７ａ〜３７ｃの３回目の読出し
が行われるが、この場合、判定回路３９はラインメモＩ
Ｊ　３７　ｃから読み出された画信号が１　″でライン
メモＩＪ　３７　ａから読み出された画信号が°゛０”
の時のみ画信号ＰｉＸｂを“１　”にする。この画信号
ＰｉＸｂも１回目、２回目と同様に一斉に記録されるが
、記録時間はＴａ　（Ｔ１　＞Ｔ２＞Ｔ３　）である。

このようにして、ラインメモリ３７ｃに転送された画信
号の記録時間を、前ラインと前々ラインの画信号を参照
して画素毎に制御することにより、１８　べ−： 発熱体８の蓄熱現象による影響を除去するが、その具体
例について第７図により説明する。

第７図において、６０は既に記録を終了した画信号（Ｐ
ｉＸ）、５１は現在記録しようとしている画信号（Ｐｉ
Ｘ）である。この場合、ラインメモ１Ｊ３７ａ、３７ｂ
には画信号５０を変換した画信号（Ｐ　ｉＸａ　）５２
．５３がそれぞれ記憶されており、ラインメモリ３７ｃ
には画信号６１を変換した画信号５４（ＰｉＸａ）が記
憶されている。

５５．５６．５７はそれぞれ１回目、２回目、３回目に
記録される画信号（ＰｉＸｂ）である。図から明らかな
ように、現ライン画信号中の黒画素のうち、領域Ａのも
のの合計記録時間はＴ１＋Ｔ２となり、それよりも前ラ
インの影響を強く受ける領域Ｂのものの合計記録時間は
Ｔ１＋Ｔ３に短絡される。

以上、本発明の一実施例について詳細に説明したが、本
発明は同実施例にのみ限定されるものではなく、画信号
ＰｉＸから画信号Ｐ　ｉ　Ｘ　ａを得る回路や熱履歴制
御のだめの回路の構成、画信号１９　・　− ＰｉＸａの黒画素数等について適宜変更し得ることは当
然である。

まだ、熱履歴制御を行わないようにすることも可能であ
る。その場合、例えば画信号ＰｉＸａをそのママ感熱ヘ
ッド１９のシフトレジスタ１０へ転送し、ストローブ信
号ＳＴＢの直後に一定時間だけイネーブル信号ＥＮＢを
Ｈ”レベルにすればよい。！、たけ上記実施例において
、熱履歴制御部３６の記録回数カウンタ４０の値を１に
固定すればよい。

さらに本発明は、感熱式以外の画像記録装置に対しても
適用し得ることは明らかである。

発明の効果 本発明は、記録すべき画信号に一定数を越える黒画素が
含まれている場合、その画信号を上述のように２ライン
以上の画信号に変換し、それを１ライン単位で一斉に記
録するから、従来の定ビツト駆動方式において１ブロッ
ク当りの記録素子数を極めて少なくした場合に匹敵する
ような高速記録が可能であり、しかも上記実施例に示し
たよう特開昭ＧＯ−１６０６６（６） に記録制御のだめの回路を簡略化でき、さらに記録イン
ターバルが常に一定であるから、上記実施例に示したよ
うな単純々回路によって熱履歴制御が可能となる等の効
果を得られるものである。

【図面の簡単な説明】

第１図は従来の定ビツト駆動方式による感熱式画像記録
装置の概略ブロック図、第２図は感熱ヘッドのブロック
図、第３図は本発明による画像記録方式を適用した感熱
式画像記録装置のブロック図、第４図は同実施例の動作
を説明するだめの主要信号のタイミング図、第５図は画
信号の変換例を示す模式図、第６図は熱履歴制御部のブ
ロック図、第７図は熱履歴制御を説明するための模式図
である。 １９・・・・・・感熱ヘッド、３２・・・・・黒画素カ
ウンタ、３３・・・・・・転送画素カウンタ、３４・・
・・・・境界カウンタ、３５・・・・・・ラッチ回路、
３６・・・・・・熱履歴制御部、３７ａ〜３７ｃ・・・
・・・ラインメモリ、３８・・・・・・アドレスカウン
タ、３９・・・・・・判定回路、４０・・・・・・記録
回数カウンタ、４１・・・・・・ＲＯＭ、４２・・・・
・・記録時２１　・−二 間カウンタ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名Ｕ） 綜　℃　６　６　行　さ 一／Ｓ／。 第７図 口＝＝丁■丁５を 口＝＝＝口γ” 口＝＝コ１ト７

Claims (1)

【特許請求の範囲】
1. 記録すべき１ラインの画信号に含まれる黒画素が所定数
   を越える場合、前記画信号を前記所定数以下の黒画素を
   含む２ライン以上の画信号に変換し、変換した画信号を
   前記記録素子群を一斉に駆動することにより１ライン単
   位で順次記録することを特徴とする画像記録方式。