JPS63280661A - 階調表現用プリンタヘッドの駆動制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、通電時間により階調変化を得るビデオプリ
ンタ、例えば、感熱式サーマルプリンタ、昇華型プリン
タ、熱量によりドツトサイズを変える方式の熱転写プリ
ンタ、及び通電熱転写プリンタ、熱式インクジェット（
バブルジェット）プリンタ等のヘッド駆動方法に関する
。

〔発明の概要〕

この発明は前述の方式のビデオプリンタにおいて、ヘッ
ドへの通電時間の高速かつ確実な制御の方法に関する。

つまり、１階調ごとの時間を計測するタイマーの出力に
より階調をカウントアツプするレファレンスレジスタの
内容及びローカルメモリから順次読み出されるデータを
ラッチする階調レジスタの内容とを比較し、階調レジス
タの内容の方が大きい時にだけヘッドのドライバＩＣに
通電するデータを順次シリアル転送するものである。こ
の結果、階調データに合った１ｆｆｉ電パルス幅を得る
事ができ、忠実な中間調再現を可能にする。

〔従来の技イ４．ｉ〕 従来、サーマルヘッド等のドライバは、１集積回路（以
下ＩＣと呼ぶ）当り、数十ドツトの発熱体をドライブす
る様になっている。そしてこのドツト数と等しいビット
数のシフトレジスタとラッチとゲート回路とドライブト
ランジスタを備えていた。そして、シリアルデータで各
ドツトのデータをシフトレジスタに書き込んだ後、ラッ
チする様になっていた。従って、各ドツトにはドライブ
するか否かのｌビットの信閃しかない。前記ゲートに入
力しているストローブ信号をイネーブルにするとラッチ
の出力で選択されたドツトは同一時間ドライブされる。

〔発明が解決しようとする問題点〕

しかし、ビデオプリンタでは各ドツトごとに異なる通電
時間を必要とする。従来の方法では、選択されたドツト
はすべて同一時間通電されてしまう。もしドツトごとに
通電時間を変えようとすると階調に応じて選択するドツ
トを変えて、複数回のパルスで通電するか又は、ａ型中
に高速でシフトレジスタのデータを書き換えるかしなけ
ればならない。すると前者は階調数もしくはドツト数と
同数以上のパルスを印加しなければならないので、階調
又はドツト数が増えると１ライン当りのプリント時間が
、著しく増加し、プリント速度が低下するという欠点を
有する。一方後者は、シフトレジスタを書き換えるスピ
ードに限界があるので階調数が少ない場合つまり時間の
分解能が低い場合にしか使えないという欠点を有する。

〔問題点を解決するための手段〕

上記問題点を解決する為、１階調ごとにプリセットされ
基準のクロック信号をプリセントされた値だけ係数して
１階調当りの時間を発生するタイマーと、このタイマー
がカウント終了時に発生する信号によりカウントアツプ
して現在駆動中の階調数を記憶するレファレンス用のレ
ジスタ、ローカルメモリから順次読み出されるデータを
ラッチする階調レジスタ及びコンパレータを具備し、前
記コンパレータの出力をヘッドのドライバＩＣのプリン
ト用データ入力端子へ接続した。

〔作用〕

この様にすると、階調レジスタの内容がレファレンスレ
ジスタの内容より大きい時だけ通電する内容のデータが
、ドライバＩＣに送られ、ローカルメモリのアドレスを
順次増加していくと、１ライン中の１ブロツク分のデー
タをシリアル転送できる。又、前述の機能を複数セット
設ける事により、１ラインのデータを数ブロツク分割し
、ブロックごとに並列にデータ転送を行なう。

〔実施例〕

第１図は、本発明の駆動；ｈ制御回路の１例であり、第
２図は、第１図の回路を制御するＣＰＵ部の回路例であ
る。１はプリントする１画素ラインのうちの複数画素を
記憶するローカルメモリ、２はアドレス信号によって前
記ローカルメモリから読出した出力データをラッチする
階調レジスタ、３は１ｆｆｉ電制御中のパルス幅に相当
する階調数を記憶するラッチ又はカウンタからなるレフ
ァレンスレジスタ、４は前記レファレンスレジスタの内
容と前記階調レジスタの内容の大小を比較するコンパレ
ータである。第１図では１画素ラインを５ブロツクに分
割して並列で高速データ転送を行う例を示している。こ
の為、ローカルメモリｌと階調レジスタ２とコンパレー
タ４と３ステートバツフア５からなるデータ送出回路６
を５セット備えている。

次に動作について説明する。プリンタ内外にある図示し
ない画像メモリに記ｔ９されている画像データを第２図
のＣＰＵ７が１画素ラインずつ読み出し、システムＲＡ
Ｍ８に記憶する。プリントシーケンス中で都合のいいタ
イミングを見計らって、システムＲＡＭ８はシステムデ
ータバス９から切り離され、ヘッドデータバス１０を介
して、第１図の各ブロックのデータ送出回路６内のロー
カルメモリ１へ、１ラインのデータをそのブロックの内
容に分けてＤＭＡ転送する。例えば、１ラインが１２８
０画素であれば、２５６バイトずつ各ブロックのローカ
ルメモリ１へ記憶される。この後、クロック１１と同期
して、アドレスカウンタ１２はカウントアツプして、ヘ
ッドのブロック内の何番目の画素のデータを処理するか
のアドレスを発生させる。

この出力はアドレスセレクタ１３を介して、ローカルメ
モリｌのアドレスを選択する。第３図はこの時のタイミ
ングチャートを示す。ローカルメモリ１は指定されたア
ドレスの内容を読み出して出力し、階調レジスタ２にラ
ッチされる。一方、現在通電駆動中の階調数を階調レジ
スタ３が出力している。コンパレーク４は階調レジスタ
２の内容が、レファレンスレジスタ３の内容より大きい
場合はヘッドの通電を開始又は継続する「１（」レベル
をヘッドデータとして出力する。又、階調レジスタ２の
内容が、レファレンスレジスタ３の内容より小さい時は
通電を止める「Ｌ」レベルをヘッドデータ（第１図のコ
ネクタＣＢ）　、　（Ｃ）　、　（１））　、　（Ｅ）
　、　（Ｆ）端子）に出力する。これをアドレスを変え
ながら出力する事によりシリアルデータとしてヘッドへ
転送する。

第４図は一般的なドライバＩＣの回路例であり、データ
・イン端子に（Ｂ）　、　（Ｃ）　、　（Ｄ）　、　（
Ｅ）　、　（Ｆ）のうち該当するブロックの信号を接続
する。又、クロック端子には第１図の（Ａ）信号を接続
する。ＤＳＴ１端子には、第２図の（Ｇ）　、　（１１
）　、　（Ｉ）　、　（Ｊ）　、　（Ｋ）　、　（Ｌ）
のうら該当するブロックの信号を接続する。

ＤＳＴ２ＳＴ２端子２図の（Ｍ）信号を接続する。

ラッチストローブは第２図の（Ｇ）信号を接続する。

上記の接続した状態で、コンパレータの出力は１ライン
分のある階調の通電データを各ヘッドドライバのシフト
レジスタ１４にシリアル転送で書き込むことになる。第
３図の様に転送を終えた状態をラッチストローブの（Ｇ
）信号でラッチ１５にラッチされ、ストローブ信号ＤＳ
ＴＩがｒＨＪレベルの時、ラッチが「■（」レベルにな
ついるドツトに対し通電する。通電中は、次の階調のデ
ータが同様にして、シフトレジスタ１４に書き込まれて
いく。

ある階調の通電時間を決定するレファレンスデータの作
成は、第１図では、ＣＰＵ内に内蔵されたタイマー回路
に定数をセットして行っている。

そのタイマーの出力によりシステムＲＡＭ８の中にある
レジスタの階調数をカウントアツプし、それを適当なタ
イミングで、レファレンスレジスタ３に書き込んでいる
。第５図は、タイマーを外部に設けて、レファレンスデ
ータを作成する場合の回路例である。階調間のパルス幅
差に相当する時間をクロック周波数を乗じた数をプリセ
ットカウンタ１６にセットする。カウントダウンし、キ
ャリイが発生するとレファレンスレジスタ１７をカウン
トアンプし、レファレンスの階調数を増加すると同時に
、次のパルス幅差のデータをプリセットカウンタ１６に
セントする。

又、プリセットカウンタ１６又はＣＰＵ内藏のタイマー
にセントする定数は、駆動する階調とサーマルヘッドの
温度により、表１に記すテーブルを第２図のシステムＲ
ＯＭ１８に内蔵している。

以上の様にして、階調ごとに異なる通電パルス幅を得る
ものである。

〔発明の効果〕

本発明によれば次に記す効果を有する。

＋１ｌｉＪｌ電時間を階調ごとに高精度に設定できる。

（２）１回の通電で１ドツトのｉ１１電を完了するので
、高速に多階調のプリントができる。

（３）ソフトウェアによる通電パルス幅制御と異なり、
ＣＰＵの制約が少なり６４階調以上の濃度階調が、容易
に実現できる。

（４）特殊な階調表現用ヘッドドライバＩＣを用いるこ
とがないので、従来のＩＣを使ったサーマルラインヘッ
ドが使える。又、ヘッドの選択余地が広がり、トータル
コストが下る。

【図面の簡単な説明】

第１図は本発明の駆動制御回路の実施例のブロック図、
第２図はＣＰＵ部の回路例を示すブロック図、第３図は
本発明のタイミングチャート、第４図はヘッドドライバ
ＩＣの回路図、第５図はタイマーによるレファレンスデ
ータ作成回路のブロック図である。 ■・・・ローカルメモリ　（１−１〜１−５）２・・・
階調レジスタ　　（２−１〜２−５）３・・・レファレ
ンスレジスタ（３−１〜３−５）４・・・コンパレータ
　（４−１〜４−５）６・・・データ送出回路（６−１
〜６−５）７・・・ＣＰＵ 以上 出願人　セイコー電子工業株式会社 クロ、り　　　「１−ＴｍＬ」−１−「］−］丁−Ｌ−
−−Ｌ−■−「１−ｆ］ユｆＬしづンレンスレヅスター
〈＝＝＝＝＝＝＝＝＝］石＝７帥＝沼→＝＝＝＝＝−−
−　　　　　　　　　　　　　　　ｒ口３’：Ｉンハレ
−９ｊＨ力今’ｌ　　エｒ−−−−−−−■−−−Ｊ−
一−コヒーゴー−−−一一−−■−−−Ｉ−−一一−−
一ラフテストローブ △、、トードライバｒｃのｌ降口 第４図 第５図

Claims (2)

【特許請求の範囲】
1. （１）プリントする１ライン中の複数個の画素を記憶す
   るローカルメモリ、アドレス信号によって前記ローカル
   メモリから読み出した出力データをラッチする階調レジ
   スタ、通電制御中のパルス幅に相当する階調数を記憶す
   るラッチ又はカウンタからなるレファレンスレジスタ、
   階調間のパルス幅差に相当するタイミングを発生するタ
   イマー、前記タイマーの出力に同期して前記レファレン
   スレジスタの内容を増減させる手段、前記階調レジスタ
   と前記レファレンスレジスタの内容の大小を比較するコ
   ンパレータ、ヘッドの通電を許可するデータストローブ
   信号を備え、データストローブ信号により通電許可にな
   った以降でかつ、レファレンスレジスタの内容が階調レ
   ジスタの内容より小さいという条件が成り立つドットに
   だけ、通電する信号をヘッドのドライブＩＣに送出する
   事を特徴とする階調表現用プリントヘッドの駆動制御方
   式。
2. （２）特許請求の範囲第１項において、複数の自然数ｎ
   組の、前記ローカルメモリ及び、前記階調レジスタ、前
   記コンパレータを備えるようにして、ラインヘッドをｎ
   ブロックに分割して、通電するかしないかのデータをｎ
   本のシリアルデータとしてヘッドのドライブＩＣに並列
   にデータ送出する事を特徴とする階調表現用プリントヘ
   ッドの駆動制御方式。