JP2589580B2 - サーマルヘッドの記録制御方法 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、例えば、ファクシミリ装置などに使用され
るサーマルヘッドの記録制御方法に関する。

＜従来の技術＞ 一般に、サーマルヘッドを備えるファクシミリ装置に
おけるデータの記録は、電源容量の関係から１ラインを
一度に印字するのは困難であり、このため、１ラインを
複数に分割し、この分割した各部分に個別的に対応した
複数のストローブ信号によって順次処理する、いわゆ
る、マルチストローブ制御方法によって行われている。

第４図は、このマルチストローブ制御方法の配線図で
あり、第５図はそのタイミングチャートである。

第４図において、サーマルヘッドは、1728個の抵抗体
（発熱素子）R1〜R1728で構成されており、１ライン
は、1728ドットとなっている。この1728個の抵抗体R1〜
R1728は、64個毎に駆動用の第１〜第27のシフトレジス
タ１〜27にそれぞれ接続されている。

これらのシフトレジスタ１〜27には、第５図（Ｂ）に
示される転送クロックによって、抵抗体R1728〜R1に対
応する１ライン分、すなわち、1728ドット分の記録デー
タが、第５図（Ａ）に示されるタイミングで一括して転
送されてラッチされる。そして、第５図（Ｄ）〜（Ｌ）
に示されるローアクティブの第１〜第９の各ストローブ
信号によって、３つのシフトレジスタ毎に、すなわち、
192ドット毎に順次制御されて印字されるようになって
いる。

＜発明が解決しようとする課題＞ ところが、このようなマルチストローブ制御方法で
は、複数のストローブ信号線が必要となり、このためコ
ネクタやバッフアなどのハード構成が複雑になってコス
ト高になるという難点がある。

本発明は、上述の点に鑑みて為されたものであって、
ストローブ信号線を少なくしてコストの低減を図ること
を目的とする。

＜課題を解決するための手段＞ 本発明では、上述の目的を達成するために、１ライン
分の記録データを、複数の有効データに分割し、各有効
データ毎に、発熱素子の非通電に対応する白データとと
もに１ライン分の転送データとしてサーマルヘッドに順
次転送し、前記転送データ毎に、１ライン分の全発熱素
子を共通のストローブ信号によって同時に制御するとと
もに、前記転送データ毎の転送期間を、該転送データ毎
の前記共通のストローブ信号による制御期間よりも短く
している。

＜作用＞ 上記構成によれば、サーマルヘッドには、１ライン分
の記録データが、従来例のように一括して転送されるの
ではなく、記録データを複数に分割した有効データと、
発熱素子の非通電に対応した白データとからなる１ライ
ン分の転送データが順次転送され、この転送データ毎
に、共通のストローブ信号によって１ライン分が同時に
制御されるので、ストローブ信号線が１本で済むことに
なる。

しかも、１ライン分の転送データの転送期間を、共通
のストローブ信号による制御期間よりも短くしているの
で、転送速度の高速化を図ることかできる。

＜実施例＞ 以下、図面によって本発明の実施例について、詳細に
説明する。

第１図は、本発明の一実施例が適用されるサーマルヘ
ッドの配線図であり、第４図の従来例に対応する部分に
は、同一の参照符を付す。

この実施例のサーマルヘッドは、1728個の抵抗体（発
熱素子）R1〜R1728で構成されており、１ラインは、172
8ドットとなっている。この1728個の抵抗体R1〜R1728
は、64個毎に駆動用の第１〜第27のシフトレジスタ１〜
27にそれぞれ接続されている。

この実施例のサーマルヘッドの記録制御方法では、共
通のストローブ信号によってすべてのシフトレジスタ１
〜27、すなわち、すべての抵抗体R1〜R1728を同時に制
御できるようにするために、次のように構成している。

すなわち、従来では、１ライン分の記録データを一括
して第１〜第27シフトレジスタ１〜27に転送していたの
に対して、この実施例では、第２図（Ａ）に示される１
ライン分の記録データを、432ドット分の４つの第１〜
第４の有効データに分割し、第２図（Ｂ）〜（Ｅ）にそ
れぞれ示されるように、各有効データ毎に、抵抗体の非
通電に対応する白データとともに、１ライン分の転送デ
ータを構成して順次転送するようにしている。すなわ
ち、この実施例では、１ライン分の記録データを、432
ドット分の有効データと1296ドット分の白データとから
なる第１〜第４の転送データとして４回に分けて転送す
るようにしており、その分転送速度を高速で行うように
している。

第３図は、第１図の実施例の動作説明に供するタイミ
ングチャートであり、同図（Ａ）は第１〜第27シフトレ
ジスタ１〜27に転送されるデータ、すなわち、第２図
（Ｂ）〜（Ｅ）に示される転送データ、同図（Ｂ）は転
送クロック、同図（Ｃ）はラッチ信号、同図（Ｄ）はス
トローブ信号をそれぞれ示している。

先ず、第３図（Ｂ）に示される転送クロックによっ
て、第１の有効データおよび白データからなる第２図
（Ｂ）に示される１ライン分の第１の転送データが、第
１〜第27シフトレジスタ１〜27に転送され、第３図
（Ｃ）のラッチ信号によってラッチされる。そして、第
３図（Ｄ）に示されるローアクティブの共通のストロー
ブ信号によってすべてのシフトレジスタ１〜27、すなわ
ち、すべての抵抗体R1〜R1728が同時に制御される。

このとき、白データに対応する抵抗体は通電されない
ので、電源容量の問題もなく、有効データに対応する抵
抗体のみが、その有効データに応じて通電制御されるこ
とになる。これによって、第１の有効データに対応する
部分の印字が終了することになる。

次に、転送クロックによって、第２の有効データおよ
び白データからなる第２図（Ｃ）に示される１ライン分
の第２の転送データが第１〜第27シフトレジスタ１〜27
に転送されてラッチされ、共通のストローブ信号によっ
て１ライン分の全抵抗体R1〜R1728が同時に制御され
る。これによって、第２の有効データに対応する部分の
印字が終了することになる。

以下、同様にして第３および第４の有効データの部分
が印字されて１ライン分の記録データの印字が終了する
ことになる。

このように１ライン分の記録データを複数の有効デー
タに分割し、各有効データを白データとともに１ライン
分の転送データとして第１〜第27シフトレジスタ１〜27
に順次転送し、共通のストローブ信号によって全抵抗体
R1〜R1728を同時に制御するようにしているので、スト
ローブ信号線が１本で済むことになり、従来例に比べて
コストの低減を図ることが可能となる。

また、第３図（Ａ）に示される１ライン分の転送デー
タの転送期間は、第３図（Ｄ）に示される共通のストロ
ーブ信号による制御期間であるローレベルの期間よりも
短くしており、転送速度の高速化を図っている。

なお、記録データの分割は、４つに限るものでないの
は勿論である。

＜発明の効果＞ 以上のように本発明によれば、１ライン分の記録デー
タを、複数の有効データに分割し、各有効データ毎に、
発熱素子の非通電に対応する白データとともに１ライン
分の転送データとしてサーマルヘッドに順次転送し、前
記転送データ毎に、１ライン分の全発熱素子を共通のス
トローブ信号によって同時に制御するようにしているの
で、ストローブ信号線が１本で済むことになり、コスト
の低減を図ることができる。

さらに、転送データの転送期間を、ストローブ信号の
制御期間よりも短くしており、転送速度の高速化を図る
ことができる。更に、副次的効果として、発熱素子の通
電に対応する黒印字データの１ラインに占める割合（１
ラインの黒印字率）が低い場合、黒印字データをカウン
トし規定値以下であれば、１ラインを１ストローブ信号
で記録できるので、高速化を図ることができる。

【図面の簡単な説明】

第１図は本発明の記録制御方法が適用されるサーマルヘ
ッドの配線図、第２図は記録データおよび転送データを
示す図、第３図は第１図の実施例の動作説明に供するタ
イミングチャート、第４図は従来例のマルチストローブ
制御方法の配線図、第５図は第４図のタイミングチャー
トである。 R1〜R1728……抵抗体、１〜27……第１〜第27シフトレ
ジスタ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】１ライン分の記録データを、複数の有効デ
   ータに分割し、 各有効データ毎に、発熱素子の非通電に対応する白デー
   タとともに１ライン分の転送データとしてサーマルヘッ
   ドに順次転送し、 前記転送データ毎に、１ライン分の全発熱素子を共通の
   ストローブ信号によって同時に制御するとともに、 前記転送データ毎の転送期間を、該転送データ毎の前記
   共通のストローブ信号による制御期間よりも短くするこ
   とを特徴とするサーマルヘッドの記録制御方法。