JPH02172761A - サーマルヘッド - Google Patents
サーマルヘッドInfo
- Publication number
- JPH02172761A JPH02172761A JP63330637A JP33063788A JPH02172761A JP H02172761 A JPH02172761 A JP H02172761A JP 63330637 A JP63330637 A JP 63330637A JP 33063788 A JP33063788 A JP 33063788A JP H02172761 A JPH02172761 A JP H02172761A
- Authority
- JP
- Japan
- Prior art keywords
- print data
- circuit
- shift register
- history
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims description 22
- 238000007639 printing Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- GUJOJGAPFQRJSV-UHFFFAOYSA-N dialuminum;dioxosilane;oxygen(2-);hydrate Chemical compound O.[O-2].[O-2].[O-2].[Al+3].[Al+3].O=[Si]=O.O=[Si]=O.O=[Si]=O.O=[Si]=O GUJOJGAPFQRJSV-UHFFFAOYSA-N 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、例えば、ファクシミリ装置の印字に使用さ
れるサーマルヘッドに関する。
れるサーマルヘッドに関する。
（ロ）従来の技術
複数の発熱抵抗体を備えたサーマルヘッドにおいて、同
一の発熱抵抗体（ドツト）を連続して通電し、印字を行
うと、ドツトの熱が下がりきらない内にまた通電される
ことが生じ、これが連続するとドツトが高温状態となっ
て印字ににじみを生ずる。
一の発熱抵抗体（ドツト）を連続して通電し、印字を行
うと、ドツトの熱が下がりきらない内にまた通電される
ことが生じ、これが連続するとドツトが高温状態となっ
て印字ににじみを生ずる。
これを防ぐために特に高速熱転写印刷に於いては、履歴
制御が行われている。従来より行イつれている履歴制御
は、１つのドツト（発熱抵抗体）に通電する通電パルス
を２つに分割し、前ラインに於いて通電があったか否か
の状態を考虜して、例えば前ラインで通電があり、連続
して通電する場合は２分割された後の方のパルスでのみ
通電することにより、ドツトの熱か上昇するのを防ぎ、
均−な印字濃度を得ようとするものである。第５図は従
来のサーマルヘッドにおけろ駆動回路図の一例であり、
第６図はそのサーマルヘッドに対して履歴制御を行う駆
動装置のブロック図である。第５図の回路は、発熱抵抗
体Ｒ、ドライバーＤ、ラッチ回路Ｌ Ｃ、シフトレジス
タＳＲ，および論理ゲート等を備えている。第６図にお
いて、メモリ制御部１４はメモリ１１のアドレスを制御
をすることにより、メモリ１１から履歴制御回路１２に
１ライン而の印字データと新しく印字しようとする印字
データとを送出し、履歴制御回路１２はサーマルヘッド
Ｉ３にＤＡＴＡ信号として履歴補正用データと本来の印
字データを出力する。印字パルス幅発生部Ｉ５は５ＴＲ
ＯＢＥ信号をサーマルヘッド１３に出力して発熱抵抗体
Ｒの通電パルス幅を決定する。また、メモリー制御部１
４からはＢＥＯ（ＢＲＯＣＫ ＥＮＡＢＬＥ ０ＵＴＰ
ｔＪＴ）信号、Ｌ訂ＣＩ（信号およびＣＬＯＣＫ ｉｆ
号がサーマルヘッド１３に出力される。
制御が行われている。従来より行イつれている履歴制御
は、１つのドツト（発熱抵抗体）に通電する通電パルス
を２つに分割し、前ラインに於いて通電があったか否か
の状態を考虜して、例えば前ラインで通電があり、連続
して通電する場合は２分割された後の方のパルスでのみ
通電することにより、ドツトの熱か上昇するのを防ぎ、
均−な印字濃度を得ようとするものである。第５図は従
来のサーマルヘッドにおけろ駆動回路図の一例であり、
第６図はそのサーマルヘッドに対して履歴制御を行う駆
動装置のブロック図である。第５図の回路は、発熱抵抗
体Ｒ、ドライバーＤ、ラッチ回路Ｌ Ｃ、シフトレジス
タＳＲ，および論理ゲート等を備えている。第６図にお
いて、メモリ制御部１４はメモリ１１のアドレスを制御
をすることにより、メモリ１１から履歴制御回路１２に
１ライン而の印字データと新しく印字しようとする印字
データとを送出し、履歴制御回路１２はサーマルヘッド
Ｉ３にＤＡＴＡ信号として履歴補正用データと本来の印
字データを出力する。印字パルス幅発生部Ｉ５は５ＴＲ
ＯＢＥ信号をサーマルヘッド１３に出力して発熱抵抗体
Ｒの通電パルス幅を決定する。また、メモリー制御部１
４からはＢＥＯ（ＢＲＯＣＫ ＥＮＡＢＬＥ ０ＵＴＰ
ｔＪＴ）信号、Ｌ訂ＣＩ（信号およびＣＬＯＣＫ ｉｆ
号がサーマルヘッド１３に出力される。
第７図は上記従来例における履歴制御のタイミングチャ
ートであり、まず、■ライン前の印字データに対応する
履歴補正用データＡＩをクロック信号に同期させながら
シフトレジスタＳＲに送り込む。次に、Ｌ Ａ Ｔ Ｃ
Ｈ信号によって履歴補正用データＡＩをラッチ回路ＬＣ
にラッチさせ、ＢＥＯ信号にて印字可能状態にした後、
５ＴＲＯＢＥ信号に上って履歴補正用データＡ１に基づ
いて発熱抵抗体Ｒに通電する。その間、シフトレジスタ
ＳＲには新しく印字しようとする印字データＢ１を送り
込み、暖歴浦正用データによる通電か終了した時点で、
再びＬＡＴＣＨ信号によって新しく印字しようとする印
字データＢｌをラッチ回路ＬＣにラッチさ什る。
ートであり、まず、■ライン前の印字データに対応する
履歴補正用データＡＩをクロック信号に同期させながら
シフトレジスタＳＲに送り込む。次に、Ｌ Ａ Ｔ Ｃ
Ｈ信号によって履歴補正用データＡＩをラッチ回路ＬＣ
にラッチさせ、ＢＥＯ信号にて印字可能状態にした後、
５ＴＲＯＢＥ信号に上って履歴補正用データＡ１に基づ
いて発熱抵抗体Ｒに通電する。その間、シフトレジスタ
ＳＲには新しく印字しようとする印字データＢ１を送り
込み、暖歴浦正用データによる通電か終了した時点で、
再びＬＡＴＣＨ信号によって新しく印字しようとする印
字データＢｌをラッチ回路ＬＣにラッチさ什る。
続いて、Ｓ丁ＲＯＢＥ信号によって新しい印字データに
基づいて発熱抵抗体Ｒへの通電を行う。このようにして
、発熱抵抗体Ｒの履歴補正駆動が行われる。
基づいて発熱抵抗体Ｒへの通電を行う。このようにして
、発熱抵抗体Ｒの履歴補正駆動が行われる。
（ハ）発明が解決しようとする課題
しかしながら、上記従来例においては、履歴補正データ
を予め作成し、それと印字データとをサーマルヘッドに
入力することが必要であり、制御プログラムおよび回路
配線が複雑になるばかりでなく印字速度が遅くなるとい
う問題点がある。
を予め作成し、それと印字データとをサーマルヘッドに
入力することが必要であり、制御プログラムおよび回路
配線が複雑になるばかりでなく印字速度が遅くなるとい
う問題点がある。
この発明はこのような事情を考慮してなされた乙ので、
簡単な構成で履歴制御を能率よく行うことが可能なサー
マルヘッドを提供するものである。
簡単な構成で履歴制御を能率よく行うことが可能なサー
マルヘッドを提供するものである。
（ニ）課題を解決するための手段
この発明は、１ライン毎の印字を行うために１ラインに
対応する複数の発熱抵抗体を備え、発熱抵抗体を７リア
ル印字データに基づいて通電制御すると共に、１ライン
館のノリアル印字データを反転した覆歴補正データに基
づいて補正制御する上うに構成したサーマルヘッドにお
いて、クロックパルスに同期してシリアル印字データを
受け入れるシフトレジスタと、シフトレジスタの出力を
ラッチするラッチ回路と、補正パルス幅指定信号を受け
て補正パルス幅指定信号とラッチ回路の出力との排他論
理和を出力する第１論理回路と、印字パルス幅指定信号
を受けて印字パルス幅指定信号とシフトレジスタの出力
と第１論理回路の出力との論理積を出力する第２論理回
路と、第２論理回路の出力に対応して発熱１氏抗体を駆
動する駆動回路とを備えたことを特徴とするサーマルへ
ットである。
対応する複数の発熱抵抗体を備え、発熱抵抗体を７リア
ル印字データに基づいて通電制御すると共に、１ライン
館のノリアル印字データを反転した覆歴補正データに基
づいて補正制御する上うに構成したサーマルヘッドにお
いて、クロックパルスに同期してシリアル印字データを
受け入れるシフトレジスタと、シフトレジスタの出力を
ラッチするラッチ回路と、補正パルス幅指定信号を受け
て補正パルス幅指定信号とラッチ回路の出力との排他論
理和を出力する第１論理回路と、印字パルス幅指定信号
を受けて印字パルス幅指定信号とシフトレジスタの出力
と第１論理回路の出力との論理積を出力する第２論理回
路と、第２論理回路の出力に対応して発熱１氏抗体を駆
動する駆動回路とを備えたことを特徴とするサーマルへ
ットである。
（ホ）作用
ラッチ回路に１ライン前のシリアル印字データが保持さ
れている状態において、まず、シフトレジスタに新しく
印字しようとするシリアル印字データが送り込まれると
、第１論理回路は、補正パルス幅指定信号（ＣＡＲＥＥ
Ｒ信号）のアクティブ期間にラッチ回路の出力を反転し
て出力するっ同時に、第２論理回路は、印字パルス幅指
定信号（５ＴＲＯＢＥ信号）のアクティブ期間にシフト
レジスタの出力信号、すなわち、新しいシリアル印字デ
ータと第１論理回路の出力信号、すなわち、−ライン酸
の印字データを反転したデータとの論理積を出力する。
れている状態において、まず、シフトレジスタに新しく
印字しようとするシリアル印字データが送り込まれると
、第１論理回路は、補正パルス幅指定信号（ＣＡＲＥＥ
Ｒ信号）のアクティブ期間にラッチ回路の出力を反転し
て出力するっ同時に、第２論理回路は、印字パルス幅指
定信号（５ＴＲＯＢＥ信号）のアクティブ期間にシフト
レジスタの出力信号、すなわち、新しいシリアル印字デ
ータと第１論理回路の出力信号、すなわち、−ライン酸
の印字データを反転したデータとの論理積を出力する。
従って、ＣＡＲＥＥＲ信号と５ＴＲＯＢＥ信号のアクテ
ィブ期間に、第２論理回路の出力に基づいて、駆動回路
が発熱抵抗体を駆動して履歴補正制御が行われる。次に
、ラッチ信号を受けてラッチ回路が新しいデータ信号を
シフトレジスタから受けいれた時に再び５ＴＲＯＢＥ信
号がアクティブになると、第２論理回路は新しいデータ
信号を出力し、駆動回路は発熱抵抗体を新しいデータ信
号に基づいて駆動する。
ィブ期間に、第２論理回路の出力に基づいて、駆動回路
が発熱抵抗体を駆動して履歴補正制御が行われる。次に
、ラッチ信号を受けてラッチ回路が新しいデータ信号を
シフトレジスタから受けいれた時に再び５ＴＲＯＢＥ信
号がアクティブになると、第２論理回路は新しいデータ
信号を出力し、駆動回路は発熱抵抗体を新しいデータ信
号に基づいて駆動する。
このようにして、サーマルヘッドにおいて履歴補正デー
タが作成されるので、制御プログラムが単純化されると
共に、外部の制御回路が簡単になる。
タが作成されるので、制御プログラムが単純化されると
共に、外部の制御回路が簡単になる。
（へ）実施例
以下、図面に示す実施例に基づいてこの発明を詳述する
。これによってこの発明が限定されるものではない。
。これによってこの発明が限定されるものではない。
第１図はこの発明の一実施例を示すサーマルヘッドの電
気回路図であり、１は発熱抵抗体駆動電圧ＶＨの入力端
子、２はシリアル印字データ（ＤＡＴＡ）入力端子、３
ハＢ Ｅ Ｏ（ＢＲＯＣＫ ＥＮＡＢＬＥ ０ＵＴＰ
ＵＴ）信号の入力端子、４はＬＡＴＣＦＩ信号の入力端
子、５はＣＬＯＣＫ信号の入力端子、６はＣＡＲＥＥＲ
信号の入力端子、７は５ＴＯＢＥｆｉ号の入力端子、Ｒ
は発熱抵抗体、Ｎは発熱抵抗体Ｒを駆動するインバータ
、ＬＧはロジック回路、ＡはＡＮＤゲート、ＧはＥＸＣ
ＬＵＳＩ’／ＥＬＹ ＯＲゲート（排他論理和回路）、
ＬＣはランチ回路、ＳＲはシフトレジスタである。
気回路図であり、１は発熱抵抗体駆動電圧ＶＨの入力端
子、２はシリアル印字データ（ＤＡＴＡ）入力端子、３
ハＢ Ｅ Ｏ（ＢＲＯＣＫ ＥＮＡＢＬＥ ０ＵＴＰ
ＵＴ）信号の入力端子、４はＬＡＴＣＦＩ信号の入力端
子、５はＣＬＯＣＫ信号の入力端子、６はＣＡＲＥＥＲ
信号の入力端子、７は５ＴＯＢＥｆｉ号の入力端子、Ｒ
は発熱抵抗体、Ｎは発熱抵抗体Ｒを駆動するインバータ
、ＬＧはロジック回路、ＡはＡＮＤゲート、ＧはＥＸＣ
ＬＵＳＩ’／ＥＬＹ ＯＲゲート（排他論理和回路）、
ＬＣはランチ回路、ＳＲはシフトレジスタである。
このような構成における動作を第３図に示すタイムチャ
ートを用いて説明する。まず、シフトレジスタＳＲ及び
ラッチ回路ＬＣに１ライン前のシリアル印字データが保
持されている状態において、シフトレジスタＳＲに対し
て新しく印字しようとするシリアル印字データ（ＤＡＴ
Ａ）を端子２よりＣＬＯＣＫ信号に同期させながら送り
込む。ここで、端子３から入力されるＢＥＯ信号を旧ｇ
ｈ（アクティブ）にして端子６から人力されるＣＡＲＥ
ＥＲ信号を１（ｉｇｈ （アクティブ）にし、同時に５
Ｔｌｉ’ＱＢＥ信号をＬｏｗ （アクティブ）にすると
、ラッチ回路ＬＣに保持されているｌラッヂ前′の印字
データがＥＸＣＬＵＳｔＶＥＬＹ Ｏｆ？ゲートによっ
て反転する。そして、その反転データとシフトレジスタ
ＳＲに保持されている新しい印字データとがＡＮＤゲー
トＡにおいて比較されて出力されるので、その出力に基
づいてインバータＮが発熱抵抗体Ｒを駆動し、履歴補正
が行われる。そして、履歴補正に必要な時間が経過した
時、ＣＡＲＥＥＲ信号および５ＴＲＯＢＥ信号を非アク
ティブＩこして、ＬＡ丁ＣＨ信号をアクティブｊこする
と、ソフトレジスタＳＲに保持されている新しい印字デ
ータがラッチ回路ＬＣに保持される。そこで、再び５Ｔ
ＲＯＢＥ信号をアクティブにすると、新しい印字データ
に基づいて発熱抵抗体Ｒが駆動される。
ートを用いて説明する。まず、シフトレジスタＳＲ及び
ラッチ回路ＬＣに１ライン前のシリアル印字データが保
持されている状態において、シフトレジスタＳＲに対し
て新しく印字しようとするシリアル印字データ（ＤＡＴ
Ａ）を端子２よりＣＬＯＣＫ信号に同期させながら送り
込む。ここで、端子３から入力されるＢＥＯ信号を旧ｇ
ｈ（アクティブ）にして端子６から人力されるＣＡＲＥ
ＥＲ信号を１（ｉｇｈ （アクティブ）にし、同時に５
Ｔｌｉ’ＱＢＥ信号をＬｏｗ （アクティブ）にすると
、ラッチ回路ＬＣに保持されているｌラッヂ前′の印字
データがＥＸＣＬＵＳｔＶＥＬＹ Ｏｆ？ゲートによっ
て反転する。そして、その反転データとシフトレジスタ
ＳＲに保持されている新しい印字データとがＡＮＤゲー
トＡにおいて比較されて出力されるので、その出力に基
づいてインバータＮが発熱抵抗体Ｒを駆動し、履歴補正
が行われる。そして、履歴補正に必要な時間が経過した
時、ＣＡＲＥＥＲ信号および５ＴＲＯＢＥ信号を非アク
ティブＩこして、ＬＡ丁ＣＨ信号をアクティブｊこする
と、ソフトレジスタＳＲに保持されている新しい印字デ
ータがラッチ回路ＬＣに保持される。そこで、再び５Ｔ
ＲＯＢＥ信号をアクティブにすると、新しい印字データ
に基づいて発熱抵抗体Ｒが駆動される。
そして、印字に必要な時間が経過した時、５ＴＲＯＢＥ
信号を旧ｇｈ（非アクティブ）にすると−ライン分の印
字が終了する。
信号を旧ｇｈ（非アクティブ）にすると−ライン分の印
字が終了する。
このようにして、通電時に補正を要する発熱抵抗体Ｒは
第３図に示すように履歴補正パルスＰ１と印字パルスＰ
２とによって駆動され、各ドツト（発熱抵抗体）の温度
補正が行われる。
第３図に示すように履歴補正パルスＰ１と印字パルスＰ
２とによって駆動され、各ドツト（発熱抵抗体）の温度
補正が行われる。
尚、この発明は一ライン前のみの履歴に限らず第４図の
ブロック図に示すように、複数段のラッチ回路ＬＣ１＝
ＬＣｎを備え、シフトレジスタＳＲの印字データを順次
移行させ、その段数に応じた履歴補正用同論理回路ＬＧ
を設けることにより、過去の複数ラインにさかのぼって
履歴補正を行うことが可能となる。
ブロック図に示すように、複数段のラッチ回路ＬＣ１＝
ＬＣｎを備え、シフトレジスタＳＲの印字データを順次
移行させ、その段数に応じた履歴補正用同論理回路ＬＧ
を設けることにより、過去の複数ラインにさかのぼって
履歴補正を行うことが可能となる。
（ト〕発明の効果
この発明によれば、サーマルヘッド内部においてシリア
ル印字データから履歴罷工用データを変換するようにし
たため、履歴補正データを発生さけるための複雑な制御
プログラムあるいは履歴補正データを転送する回路を必
要とすることなく、極めて簡単な構成で履歴補正制御を
行うことかできる。
ル印字データから履歴罷工用データを変換するようにし
たため、履歴補正データを発生さけるための複雑な制御
プログラムあるいは履歴補正データを転送する回路を必
要とすることなく、極めて簡単な構成で履歴補正制御を
行うことかできる。
第１図はこの発明の１実施例を示すサーマルヘッドの電
気回路図、第２図は第１図の動作を示すタイムチャート
、第３図は第２図の要部を説明するタイムチャート、第
４図はこの発明の池の実施例を示すブロック図、第５図
は従来のサーマルヘッドの電気回路図、第６図は従来の
サーマルヘッドを駆動する制御回路のブロック図、第７
図は第５図および第６図に示す従来例の動作を説明する
タイムチャートである。 Ｒ・・・発Ｍ低抗体、Ｎ・・・・インバータ、Ａ ・・・ＡＮＤゲート、 Ｇ −−−−ＥＸＣＬＵＳＩ’／ＥＬＹ ＯＲゲート、
Ｇ ・ロジック回路、 Ｃ ・・ラッチ回路、 ＳＲ・・・・シフトレジスタ。 （４，１・１′。 区 載 第 図 Ｂ。 ＳＴＩ’＋［ 第 図 ＬＡＴ〔 第 図 第 図
気回路図、第２図は第１図の動作を示すタイムチャート
、第３図は第２図の要部を説明するタイムチャート、第
４図はこの発明の池の実施例を示すブロック図、第５図
は従来のサーマルヘッドの電気回路図、第６図は従来の
サーマルヘッドを駆動する制御回路のブロック図、第７
図は第５図および第６図に示す従来例の動作を説明する
タイムチャートである。 Ｒ・・・発Ｍ低抗体、Ｎ・・・・インバータ、Ａ ・・・ＡＮＤゲート、 Ｇ −−−−ＥＸＣＬＵＳＩ’／ＥＬＹ ＯＲゲート、
Ｇ ・ロジック回路、 Ｃ ・・ラッチ回路、 ＳＲ・・・・シフトレジスタ。 （４，１・１′。 区 載 第 図 Ｂ。 ＳＴＩ’＋［ 第 図 ＬＡＴ〔 第 図 第 図
Claims (1)
- 【特許請求の範囲】 １、１ライン毎の印字を行うために１ラインに対応する
複数の発熱抵抗体を備え、発熱抵抗体をシリアル印字デ
ータに基づいて通電制御すると共に、１ライン前のシリ
アル印字データを反転した履歴補正データに基づいて補
正制御するように構成したサーマルヘッドにおいて、 クロックパルスに同期してシリアル印字データを受け入
れるシフトレジスタと、シフトレジスタの出力をラッチ
するラッチ回路と、 補正パルス幅指定信号を受けて補正パルス幅指定信号と
ラッチ回路の出力との排他論理和を出力する第１論理回
路と、印字パルス幅指定信号を受けて印字パルス幅指定
信号とシフトレジスタの出力と第１論理回路の出力との
論理積を出力する第２論理回路と、第２論理回路の出力
に対応して発熱抵抗体を駆動する駆動回路とを備えたこ
とを特徴とするサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330637A JPH02172761A (ja) | 1988-12-26 | 1988-12-26 | サーマルヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330637A JPH02172761A (ja) | 1988-12-26 | 1988-12-26 | サーマルヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02172761A true JPH02172761A (ja) | 1990-07-04 |
Family
ID=18234897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63330637A Pending JPH02172761A (ja) | 1988-12-26 | 1988-12-26 | サーマルヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02172761A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03133663A (ja) * | 1989-10-19 | 1991-06-06 | Matsushita Electric Ind Co Ltd | サーマルヘッド駆動装置 |
| JPH0740570A (ja) * | 1993-07-28 | 1995-02-10 | Nec Corp | サーマルプリンタ |
-
1988
- 1988-12-26 JP JP63330637A patent/JPH02172761A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03133663A (ja) * | 1989-10-19 | 1991-06-06 | Matsushita Electric Ind Co Ltd | サーマルヘッド駆動装置 |
| JPH0740570A (ja) * | 1993-07-28 | 1995-02-10 | Nec Corp | サーマルプリンタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63317362A (ja) | サ−マルプリンタの印刷方法 | |
| JPS59133081A (ja) | 感熱記録方式 | |
| JPH02172761A (ja) | サーマルヘッド | |
| JPS62164568A (ja) | サ−マルヘツドの温度補正方式 | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| JPH0243060A (ja) | サーマルヘッド駆動装置 | |
| JPS63207663A (ja) | サ−マルプリンタの印字制御装置 | |
| JPH02172762A (ja) | サーマルヘッド | |
| JPS58215376A (ja) | 感熱記録装置 | |
| KR100398032B1 (ko) | 소형프린터 | |
| JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
| JPH0332861A (ja) | 感熱型プリンタ | |
| JPH0382562A (ja) | サーマルヘッド駆動装置 | |
| JPH03133663A (ja) | サーマルヘッド駆動装置 | |
| JP2563014B2 (ja) | サーマルヘッド | |
| JP2589580B2 (ja) | サーマルヘッドの記録制御方法 | |
| JP3088520B2 (ja) | サーマルヘッド駆動回路 | |
| JPS63141451A (ja) | 記録装置 | |
| JP3001071B2 (ja) | サーマルヘッド制御装置 | |
| JPS623970A (ja) | 感熱記録装置 | |
| JPS63246262A (ja) | サ−マルヘツド駆動回路 | |
| JPH0474190B2 (ja) | ||
| JPH0281649A (ja) | サーマルプリンタのヘッド駆動方法 | |
| JPH03153368A (ja) | サーマルヘッド | |
| JPH0193360A (ja) | 多階調感熱プリンタ |