JPH06320777A - 感熱記録装置の階調記録方法 - Google Patents
感熱記録装置の階調記録方法Info
- Publication number
- JPH06320777A JPH06320777A JP13297993A JP13297993A JPH06320777A JP H06320777 A JPH06320777 A JP H06320777A JP 13297993 A JP13297993 A JP 13297993A JP 13297993 A JP13297993 A JP 13297993A JP H06320777 A JPH06320777 A JP H06320777A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- recording
- pulse
- pulses
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 印字ドットの位置ずれ等をなくした感熱記録
装置の階調記録方法を提供する。 【構成】 発熱抵抗体に通電パルスを印加して相対的に
移動される感熱紙に発色記録を行う感熱記録装置におけ
る感熱ヘッドの通電パルス印加方法であり、記録濃度の
階調を示すデ−タに応じて、ヘッドデ−タＳＤが示す発
熱抵抗体に発色に至らない所定のパルス幅（Ｐ21，
Ｐ1 ，Ｐ22，Ｐ0 ）の予熱パルスを印加した後、無印字
画素以外の発熱抵抗体に一様に発色に至るパルス幅Ｐp
の記録パルスを印加するようにして、同一ライン上での
印字ドットの位置ずれ等を少なくする。
装置の階調記録方法を提供する。 【構成】 発熱抵抗体に通電パルスを印加して相対的に
移動される感熱紙に発色記録を行う感熱記録装置におけ
る感熱ヘッドの通電パルス印加方法であり、記録濃度の
階調を示すデ−タに応じて、ヘッドデ−タＳＤが示す発
熱抵抗体に発色に至らない所定のパルス幅（Ｐ21，
Ｐ1 ，Ｐ22，Ｐ0 ）の予熱パルスを印加した後、無印字
画素以外の発熱抵抗体に一様に発色に至るパルス幅Ｐp
の記録パルスを印加するようにして、同一ライン上での
印字ドットの位置ずれ等を少なくする。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ等の感熱
記録装置における感熱ヘッドの階調記録方法に関する。
記録装置における感熱ヘッドの階調記録方法に関する。
【０００２】
【従来の技術】一般に、感熱紙等に階調の記録を行う方
法として、ライン状に複数の発熱抵抗体を配置し、これ
らに階調を表すデジタルデ−タの各ビットの重みに応じ
た幅を印加することにより、転写紙を介して記録紙に、
或いは感熱紙に直接階調記録を行う方法が知られてい
る。図１２は従来の階調記録の一例を説明するための図
で、各階調に対応した駆動パルスと、これらの駆動パル
スが印加された時の各発熱抵抗体の温度特性と、各階調
の有効記録期間の関係とを示した図である。この例で
は、３ビットのデ−タ転送の例を示したものである。
法として、ライン状に複数の発熱抵抗体を配置し、これ
らに階調を表すデジタルデ−タの各ビットの重みに応じ
た幅を印加することにより、転写紙を介して記録紙に、
或いは感熱紙に直接階調記録を行う方法が知られてい
る。図１２は従来の階調記録の一例を説明するための図
で、各階調に対応した駆動パルスと、これらの駆動パル
スが印加された時の各発熱抵抗体の温度特性と、各階調
の有効記録期間の関係とを示した図である。この例で
は、３ビットのデ−タ転送の例を示したものである。
【０００３】２0 ビットにＰ0 、２1 ビットにＰ1 、２
2 ビットにＰ2 なる駆動パルスを対応させたもので、図
１２（Ｂ）〜（Ｉ）に階調“０”〜“７”に対応した駆
動パルスを示し、図１２（Ｊ）に前記階調“０”〜
“７”に対応した駆動パルスの駆動時間に対した温度特
性を示し、符号１〜７が夫々の階調に対応した特性曲線
である。そして、図１２（Ｋ）〜（Ｑ）に夫々の階調
“０”〜“７”に対応した記録有効期間ｔ1 〜ｔ7 をタ
イミングチャ−トとして示してある。
2 ビットにＰ2 なる駆動パルスを対応させたもので、図
１２（Ｂ）〜（Ｉ）に階調“０”〜“７”に対応した駆
動パルスを示し、図１２（Ｊ）に前記階調“０”〜
“７”に対応した駆動パルスの駆動時間に対した温度特
性を示し、符号１〜７が夫々の階調に対応した特性曲線
である。そして、図１２（Ｋ）〜（Ｑ）に夫々の階調
“０”〜“７”に対応した記録有効期間ｔ1 〜ｔ7 をタ
イミングチャ−トとして示してある。
【０００４】この図１２において示すように、図示しな
い各発熱抵抗体には図１２（Ｂ）〜（Ｉ）に示すような
駆動パルスが印加され、これらパルスが印加された各発
熱抵抗体は図１２（Ｊ）で示すような温度特性を示し、
転写紙の転写開始温度（或いは、感熱紙の発色温度）を
ＴT とすれば、このＴT より高い温度に加熱されること
により階調記録が行われるものである。
い各発熱抵抗体には図１２（Ｂ）〜（Ｉ）に示すような
駆動パルスが印加され、これらパルスが印加された各発
熱抵抗体は図１２（Ｊ）で示すような温度特性を示し、
転写紙の転写開始温度（或いは、感熱紙の発色温度）を
ＴT とすれば、このＴT より高い温度に加熱されること
により階調記録が行われるものである。
【０００５】
【発明が解決しようとする課題】ところで、記録の高速
化と装置の低価格化とを考慮した場合、記録紙とヘッド
とを相対的に移動させながら記録する方法がより効率的
で、しかも、わざわざライン毎に記録紙を止めたりする
制御機構等も不要で、装置が簡略にでき、低価格に適し
ている考えられる。
化と装置の低価格化とを考慮した場合、記録紙とヘッド
とを相対的に移動させながら記録する方法がより効率的
で、しかも、わざわざライン毎に記録紙を止めたりする
制御機構等も不要で、装置が簡略にでき、低価格に適し
ている考えられる。
【０００６】しかしながら、このような方式に、従来例
で述べた記録方法をそのまま採用すると、図１２（Ｊ）
及び図１２（Ｌ）〜（Ｑ）で示したように各階調の記録
有効期間ｔ1 〜ｔ7 の中心が異なり、同一ライン上に記
録されるべきドットの位置が階調毎にずれてしまい、画
質劣化を招いてしまう、という問題点が生ずる。
で述べた記録方法をそのまま採用すると、図１２（Ｊ）
及び図１２（Ｌ）〜（Ｑ）で示したように各階調の記録
有効期間ｔ1 〜ｔ7 の中心が異なり、同一ライン上に記
録されるべきドットの位置が階調毎にずれてしまい、画
質劣化を招いてしまう、という問題点が生ずる。
【０００７】そこで、本発明は、このような問題点を解
決するために、記録紙とヘッドとを相対的に移動させて
も画質劣化が少なく、効率的、かつ、低価格な装置を提
供することにある。
決するために、記録紙とヘッドとを相対的に移動させて
も画質劣化が少なく、効率的、かつ、低価格な装置を提
供することにある。
【０００８】
【課題を解決するための手段】本発明は、前記問題点を
解決するために、以下の１）乃至５）に記載の方法を提
供しようというものである。 １）一列に配設された複数個の発熱抵抗体から構成され
る感熱ヘッドに、記録濃度の階調に応じた通電パルスを
印加することで、前記複数個の発熱抵抗体と対向して相
対的に移動する感熱紙に発色記録を行う感熱記録装置の
階調記録方法において、前記記録濃度の階調を示すデ−
タに応じて前記発熱抵抗体に発色に至らない予熱パルス
を印加し、この後に、前記予熱パルスが印加された発熱
抵抗体に発色に至る記録パルスを一様に印加するように
したことを特徴とする感熱記録装置の階調記録方法。
解決するために、以下の１）乃至５）に記載の方法を提
供しようというものである。 １）一列に配設された複数個の発熱抵抗体から構成され
る感熱ヘッドに、記録濃度の階調に応じた通電パルスを
印加することで、前記複数個の発熱抵抗体と対向して相
対的に移動する感熱紙に発色記録を行う感熱記録装置の
階調記録方法において、前記記録濃度の階調を示すデ−
タに応じて前記発熱抵抗体に発色に至らない予熱パルス
を印加し、この後に、前記予熱パルスが印加された発熱
抵抗体に発色に至る記録パルスを一様に印加するように
したことを特徴とする感熱記録装置の階調記録方法。
【０００９】２）予熱パルスは複数パルスから成り、こ
れらパルスは階調を示すディジタルデ−タの各ビットに
対応したエネルギ−が印加されるものであることを特徴
とする請求項１記載の感熱記録装置の階調記録方法。
れらパルスは階調を示すディジタルデ−タの各ビットに
対応したエネルギ−が印加されるものであることを特徴
とする請求項１記載の感熱記録装置の階調記録方法。
【００１０】３）予熱パルスは複数パルスから成り、こ
れらパルスは階調デ−タに応じて、そのパルス数を異な
らして印加するようにしたことを特徴とする請求項１記
載の感熱記録装置の階調記録方法。
れらパルスは階調デ−タに応じて、そのパルス数を異な
らして印加するようにしたことを特徴とする請求項１記
載の感熱記録装置の階調記録方法。
【００１１】４）予熱パルスは単一パルスから成り、こ
れらパルスは階調デ−タに応じて、そのパルス幅を異な
らして印加するようにしたことを特徴とする請求項１記
載の感熱記録装置の階調記録方法。
れらパルスは階調デ−タに応じて、そのパルス幅を異な
らして印加するようにしたことを特徴とする請求項１記
載の感熱記録装置の階調記録方法。
【００１２】５）複数個の発熱抵抗体を複数のブロック
に分割し、これらのブロック毎に時間を異ならして予熱
パルス及び記録パルスを印加するようにしたことを特徴
とする請求項１記載の感熱記録装置の階調記録方法。
に分割し、これらのブロック毎に時間を異ならして予熱
パルス及び記録パルスを印加するようにしたことを特徴
とする請求項１記載の感熱記録装置の階調記録方法。
【００１３】
【実施例】以下、図面を参照して、本発明の実施例につ
き説明する。図１は、本発明の方法が適用されるサ−マ
ヘッドの制御系の概略ブロック図で、同図において、１
０は濃度階調（以下、単に階調と記す）デ−タが入来す
るための端子、１１は階調デ−タを１ライン分（或いは
１画面分）記憶しておくためのメモリ（ＲＡＭ）、１２
はメモリ１１から読み出された階調デ−タの所定のビッ
トをビットセレクト信号ＢＳにより選択し、後述するサ
−マルヘッドの発熱抵抗体にヘッドデ−タＳＤとして供
給するためのデ−タセレクタである。
き説明する。図１は、本発明の方法が適用されるサ−マ
ヘッドの制御系の概略ブロック図で、同図において、１
０は濃度階調（以下、単に階調と記す）デ−タが入来す
るための端子、１１は階調デ−タを１ライン分（或いは
１画面分）記憶しておくためのメモリ（ＲＡＭ）、１２
はメモリ１１から読み出された階調デ−タの所定のビッ
トをビットセレクト信号ＢＳにより選択し、後述するサ
−マルヘッドの発熱抵抗体にヘッドデ−タＳＤとして供
給するためのデ−タセレクタである。
【００１４】１３はカウンタ群であり、このカウンタ群
１３はメモリ１１への階調デ−タを読み出すためのメモ
リアドレスＡＡの供給、ＲＯＭ１４へのメモリ１１から
のデ−タ転送回数を示すＲＯＭアドレスＡＢの供給、ラ
ッチ１５へのラッチクロックの供給、及びコンパレ−タ
１６へのイネ−ブルパルスの時間軸を示すイネ−ブルア
ドレスＡＣの供給を夫々行うものである。コンパレ−タ
１６は、パルス幅デ−タＰＤとイネ−ブルアドレスＡＣ
とを比較して、サ−マルヘッドにイネ−ブルパルスＥＮ
1 ，ＥＮ2 を夫々出力するためのコンパレ−タである。
以上により、サ−マヘッドの制御系が概略構成されてい
る。
１３はメモリ１１への階調デ−タを読み出すためのメモ
リアドレスＡＡの供給、ＲＯＭ１４へのメモリ１１から
のデ−タ転送回数を示すＲＯＭアドレスＡＢの供給、ラ
ッチ１５へのラッチクロックの供給、及びコンパレ−タ
１６へのイネ−ブルパルスの時間軸を示すイネ−ブルア
ドレスＡＣの供給を夫々行うものである。コンパレ−タ
１６は、パルス幅デ−タＰＤとイネ−ブルアドレスＡＣ
とを比較して、サ−マルヘッドにイネ−ブルパルスＥＮ
1 ，ＥＮ2 を夫々出力するためのコンパレ−タである。
以上により、サ−マヘッドの制御系が概略構成されてい
る。
【００１５】次に、図２は、前述の制御系の回路によっ
て制御されるサ−マルヘッドの概略ブロック図で、この
サ−マルヘッドは、一列に配列された発熱抵抗体群２１
と、この発熱抵抗体群２１を駆動するためのトランジス
タ群２２と、駆動すべき所定の発熱低抗体を示すヘッド
デ−タＳＤをパラレルデ−タに変換するためのシフトレ
ジスタ２３と、このシフトレジスタ２３から出力される
パラレルデ−タを保持するためのラッチ２４と、このラ
ッチ２４から出力されたパラレルデ−タに応じてイネ−
ブルパルスＥＮ1 ，ＥＮ2 の時間だけ駆動すべき発熱低
抗体に電流を流すためのゲ−ト群２５とから成り、前記
発熱抵抗体群２１は二つのブロックＢ1，Ｂ2 に分割さ
れた構成となっている。
て制御されるサ−マルヘッドの概略ブロック図で、この
サ−マルヘッドは、一列に配列された発熱抵抗体群２１
と、この発熱抵抗体群２１を駆動するためのトランジス
タ群２２と、駆動すべき所定の発熱低抗体を示すヘッド
デ−タＳＤをパラレルデ−タに変換するためのシフトレ
ジスタ２３と、このシフトレジスタ２３から出力される
パラレルデ−タを保持するためのラッチ２４と、このラ
ッチ２４から出力されたパラレルデ−タに応じてイネ−
ブルパルスＥＮ1 ，ＥＮ2 の時間だけ駆動すべき発熱低
抗体に電流を流すためのゲ−ト群２５とから成り、前記
発熱抵抗体群２１は二つのブロックＢ1，Ｂ2 に分割さ
れた構成となっている。
【００１６】また、図３は図１中のデ−タセレクタ１２
の詳細図であり、このセレクタは、例えば、１つの周知
のＩＣにより構成されており、セレクタ部１２ａの各端
子Ａ0 〜Ａ2 にはそれぞれ３ビットの階調デ−タが入力
され、端子Ａ４には各ビットの論理和をとる論理和回路
１２ｂの出力がそれぞれ入力される。また、端子Ａ６に
はハイレベル信号が、端子Ａ７にはロ−レベル信号がそ
れぞれ入力されると共に、端子ＳＥＬにはＲＯＭ１４か
らのビットセレクト信号ＢＳが入力される構成となって
いる。
の詳細図であり、このセレクタは、例えば、１つの周知
のＩＣにより構成されており、セレクタ部１２ａの各端
子Ａ0 〜Ａ2 にはそれぞれ３ビットの階調デ−タが入力
され、端子Ａ４には各ビットの論理和をとる論理和回路
１２ｂの出力がそれぞれ入力される。また、端子Ａ６に
はハイレベル信号が、端子Ａ７にはロ−レベル信号がそ
れぞれ入力されると共に、端子ＳＥＬにはＲＯＭ１４か
らのビットセレクト信号ＢＳが入力される構成となって
いる。
【００１７】次に、前述のような構成より成る各回路
に、本発明方法を適用した具体例につき、更に図４及び
図５を併せ参照して説明する。図４は図１における各回
路に供給される信号のタイミングチャ−トであり、図５
は各階調に対応した駆動パルスと、これらの駆動パルス
が印加された時の各発熱抵抗体の温度特性と、各階調の
有効記録期間の関係とを示した図である。
に、本発明方法を適用した具体例につき、更に図４及び
図５を併せ参照して説明する。図４は図１における各回
路に供給される信号のタイミングチャ−トであり、図５
は各階調に対応した駆動パルスと、これらの駆動パルス
が印加された時の各発熱抵抗体の温度特性と、各階調の
有効記録期間の関係とを示した図である。
【００１８】今、ここで、説明を簡略化するために階調
デ−タを３ビット（Ｄ0 ，Ｄ1 ，Ｄ2 ＝２0 ，２1 ，２
2 ）とし、メモリ１１にはすでに１ライン（ｎ画素）分
の階調デ−タが書き込まれ、ＲＯＭ１４には各転送サイ
クル毎の転送ビットがビットセレクタ信号ＢＳとして書
き込まれていると共に、前記転送ビットに対する通電時
間がパルス幅デ−タＰＤとして予め書き込まれているも
のとする。また、各ラインの開始時点ではラッチ１５に
おいて“０”がラッチされているものとする。
デ−タを３ビット（Ｄ0 ，Ｄ1 ，Ｄ2 ＝２0 ，２1 ，２
2 ）とし、メモリ１１にはすでに１ライン（ｎ画素）分
の階調デ−タが書き込まれ、ＲＯＭ１４には各転送サイ
クル毎の転送ビットがビットセレクタ信号ＢＳとして書
き込まれていると共に、前記転送ビットに対する通電時
間がパルス幅デ−タＰＤとして予め書き込まれているも
のとする。また、各ラインの開始時点ではラッチ１５に
おいて“０”がラッチされているものとする。
【００１９】まず、１回目のデ−タ転送サイクルＴ1 で
は、カウンタ１３からＲＯＭアドレスＡＢ＝０を出力
し、デ−タセレクタ１２はビットセレクト信号ＢＳによ
りデ−タＤ2 （２2 ）をヘッドデ−タＳＤとして選択す
るようにセットされる。この状態時に、メモリ１１から
階調デ−タ３ビットのうちデ−タＤ2 のみが読み出され
てシフトレジスタ２３に供給される。カウンタ１３はメ
モリ１１から１ライン分のデ−タを読み出すと、つま
り、メモリアドレスＡＡを０からｎまでカウントアップ
すると、ヘッドラッチパルスＬＴ1 をヘッド内のラッチ
２４に出力し、このラッチ２４において１ライン分のデ
−タＤ2 が保持される。また、デ−タＤ2 に対する一度
目の通電パルス幅デ−タＰＤ21が、ヘッドラッチパルス
ＬＴ1 とほぼ同タイミングに出力されるヘッドラッチパ
ルスＬＴ2 によってラッチ１５に保持される。
は、カウンタ１３からＲＯＭアドレスＡＢ＝０を出力
し、デ−タセレクタ１２はビットセレクト信号ＢＳによ
りデ−タＤ2 （２2 ）をヘッドデ−タＳＤとして選択す
るようにセットされる。この状態時に、メモリ１１から
階調デ−タ３ビットのうちデ−タＤ2 のみが読み出され
てシフトレジスタ２３に供給される。カウンタ１３はメ
モリ１１から１ライン分のデ−タを読み出すと、つま
り、メモリアドレスＡＡを０からｎまでカウントアップ
すると、ヘッドラッチパルスＬＴ1 をヘッド内のラッチ
２４に出力し、このラッチ２４において１ライン分のデ
−タＤ2 が保持される。また、デ−タＤ2 に対する一度
目の通電パルス幅デ−タＰＤ21が、ヘッドラッチパルス
ＬＴ1 とほぼ同タイミングに出力されるヘッドラッチパ
ルスＬＴ2 によってラッチ１５に保持される。
【００２０】これらヘッドラッチパルスＬＴ1 ，ＬＴ2
を出力すると、カウンタ１３はＲＯＭアドレスＡＢを
“１”にカウントアップし、２回目のデ−タ転送サイク
ルが開始される。今度は、デ−タセレクタ１２は、デ−
タＤ1 （２1 ）を選択するようにセットされ、デ−タＤ
1 がシフトレジスタ２３に順次転送されていく。また、
この時、カウンタ１３からはコンパレ−タ１６にイネ−
ブルアドレスＡＣが出力される。
を出力すると、カウンタ１３はＲＯＭアドレスＡＢを
“１”にカウントアップし、２回目のデ−タ転送サイク
ルが開始される。今度は、デ−タセレクタ１２は、デ−
タＤ1 （２1 ）を選択するようにセットされ、デ−タＤ
1 がシフトレジスタ２３に順次転送されていく。また、
この時、カウンタ１３からはコンパレ−タ１６にイネ−
ブルアドレスＡＣが出力される。
【００２１】イネ−ブルアドレスＡＣは、Ｔ1 からＴ5
のサイクル毎にメモリアドレスＡＡと同期あるいは非同
期で、０からｍまで順次カウントアップが繰り返えされ
る。コンパレ−タ１６は、このイネ−ブルアドレスＡＣ
とラッチ１５の出力ＰＤ21とを比較し、この出力ＰＤ21
がイネ−ブルアドレスＡＣより大である期間だけ“Ｈ”
となるイネ−ブルパルスＥＮ1 ，ＥＮ2 を夫々出力する
（ここではＥＮ1 とＥＮ2 とは同一パルスである。）。
のサイクル毎にメモリアドレスＡＡと同期あるいは非同
期で、０からｍまで順次カウントアップが繰り返えされ
る。コンパレ−タ１６は、このイネ−ブルアドレスＡＣ
とラッチ１５の出力ＰＤ21とを比較し、この出力ＰＤ21
がイネ−ブルアドレスＡＣより大である期間だけ“Ｈ”
となるイネ−ブルパルスＥＮ1 ，ＥＮ2 を夫々出力する
（ここではＥＮ1 とＥＮ2 とは同一パルスである。）。
【００２２】これによって、サ−マルヘッドでは、ラッ
チ２４に保持されているデ−タＤ0が示す発熱抵抗体に
ＰＤ21の期間通電が行われる。このサイクルＴ2 もメモ
リ１１のデ−タを１ライン分読み出すとヘッドラッチパ
ルスＬＴ1 ，ＬＴ2 がそれぞれ出力され、デ−タＤ1 と
ＰＤ1 がそれぞれラッチ２４とラッチ１５とに保持され
る。
チ２４に保持されているデ−タＤ0が示す発熱抵抗体に
ＰＤ21の期間通電が行われる。このサイクルＴ2 もメモ
リ１１のデ−タを１ライン分読み出すとヘッドラッチパ
ルスＬＴ1 ，ＬＴ2 がそれぞれ出力され、デ−タＤ1 と
ＰＤ1 がそれぞれラッチ２４とラッチ１５とに保持され
る。
【００２３】以降同様に繰り返して、３回目のデ−タ転
送サイクルＴ3 ではデ−タＤ2 の２度目の転送とデ−タ
Ｄ1 に対する通電を、４回目のデ−タ転送サイクルＴ4
ではデ−タＤ0 の転送とデ−タＤ2 に対する２度目の通
電を、５回目のデ−タ転送サイクルＴ5 では階調デ−タ
各ビット（Ｄ0 ，Ｄ1 ，Ｄ2 ）の論理和デ−タの転送と
デ−タＤ0 に対する通電を行う。
送サイクルＴ3 ではデ−タＤ2 の２度目の転送とデ−タ
Ｄ1 に対する通電を、４回目のデ−タ転送サイクルＴ4
ではデ−タＤ0 の転送とデ−タＤ2 に対する２度目の通
電を、５回目のデ−タ転送サイクルＴ5 では階調デ−タ
各ビット（Ｄ0 ，Ｄ1 ，Ｄ2 ）の論理和デ−タの転送と
デ−タＤ0 に対する通電を行う。
【００２４】ここまでのサイクル（Ｔ1 〜Ｔ5 ）でサ−
マルヘッドの各発熱抵抗体には、階調デ−タに応じて各
ビット毎に、それぞれのビットの重さに応じた通電パル
ス（予熱パルス）が印加される。この時の各ビットに対
応した通電パルスの幅は、図５（Ｊ）で示すように、予
熱期間終了時の発熱体の温度が階調デ−タに応じて順次
高くなるように、かつ、途中で発色温度ＴT に達しない
ように調整される。尚、Ｄ2 に対する通電を２度に分け
たのは、加熱期間を分散させて温度を制御し易くするた
めである。
マルヘッドの各発熱抵抗体には、階調デ−タに応じて各
ビット毎に、それぞれのビットの重さに応じた通電パル
ス（予熱パルス）が印加される。この時の各ビットに対
応した通電パルスの幅は、図５（Ｊ）で示すように、予
熱期間終了時の発熱体の温度が階調デ−タに応じて順次
高くなるように、かつ、途中で発色温度ＴT に達しない
ように調整される。尚、Ｄ2 に対する通電を２度に分け
たのは、加熱期間を分散させて温度を制御し易くするた
めである。
【００２５】次に、Ｔ6 以降のサイクルでは、メモリア
ドレスＡＡはこれまで通り０からｎまでのカウントアッ
プを繰り返すが、ラッチパルスＬＴ1 及びＬＴ2 は、そ
れぞれサ−マルヘッドのラッチ２４にラッチされたヘッ
ドデ−タ（論理和）及びラッチされたパルス幅デ−タ
（ＰＤp ）を書き換えないために、次のラインまでは出
力されない。
ドレスＡＡはこれまで通り０からｎまでのカウントアッ
プを繰り返すが、ラッチパルスＬＴ1 及びＬＴ2 は、そ
れぞれサ−マルヘッドのラッチ２４にラッチされたヘッ
ドデ−タ（論理和）及びラッチされたパルス幅デ−タ
（ＰＤp ）を書き換えないために、次のラインまでは出
力されない。
【００２６】一方、イネ−ブルアドレスＡＣはＴ6 終了
時にはリセットされず、これまで以上の所定のアドレス
値ｋ（ｋ＞ｍ）までカウントアップを続ける。これによ
って、転送サイクル１回よりも長い通電パルスが可能と
なり、パルス幅ＰＤP の通電パルスがサ−マルヘッドに
供給される。この時、サ−マルヘッドのラッチ２４には
階調デ−タ各ビットの論理和デ−タがラッチされてお
り、階調“０”以外のすべての発熱抵抗体にパルス幅Ｐ
Ｄp の通電パルス（記録パルス）が印加される。尚、こ
の場合、パルス幅ＰＤP は、発色記録が可能となる最小
時間以上の時間幅としてある。
時にはリセットされず、これまで以上の所定のアドレス
値ｋ（ｋ＞ｍ）までカウントアップを続ける。これによ
って、転送サイクル１回よりも長い通電パルスが可能と
なり、パルス幅ＰＤP の通電パルスがサ−マルヘッドに
供給される。この時、サ−マルヘッドのラッチ２４には
階調デ−タ各ビットの論理和デ−タがラッチされてお
り、階調“０”以外のすべての発熱抵抗体にパルス幅Ｐ
Ｄp の通電パルス（記録パルス）が印加される。尚、こ
の場合、パルス幅ＰＤP は、発色記録が可能となる最小
時間以上の時間幅としてある。
【００２７】図５（Ｂ）〜５図（Ｉ）は、各発熱抵抗体
に印加される階調に応じた駆動パルスであり、図５
（Ｂ）は階調“０”を示し、この場合には、発熱抵抗体
には通電されない。図５（Ｃ）は、階調“１”の場合を
示し、ＰＤ0 のパルス期間で予熱が行われた後、一様な
パルス幅ＰＤP の記録用パルスが印加され、これにより
発熱抵抗体が発色記録できる温度ＴT 以上に至って発色
記録が行われる。この時の発熱抵抗体の温度変化は図５
（Ｊ）における符号１に示される曲線である。
に印加される階調に応じた駆動パルスであり、図５
（Ｂ）は階調“０”を示し、この場合には、発熱抵抗体
には通電されない。図５（Ｃ）は、階調“１”の場合を
示し、ＰＤ0 のパルス期間で予熱が行われた後、一様な
パルス幅ＰＤP の記録用パルスが印加され、これにより
発熱抵抗体が発色記録できる温度ＴT 以上に至って発色
記録が行われる。この時の発熱抵抗体の温度変化は図５
（Ｊ）における符号１に示される曲線である。
【００２８】図５（Ｄ）は、階調“２”の場合を示し、
ＰＤ1 のパルス期間で、予熱を行い、ＰＤP のパルス期
間で、発色記録を行う。図５（Ｊ）の符号２で示される
曲線がその温度特性である。以下同様に図５（Ｅ）が階
調“３”、図５（Ｆ）が階調“４”、図５（Ｇ）が階調
“５”、図５（Ｈ）が階調“６”、及び図５（Ｉ）が階
調“７”を夫々表現するための駆動パルスであり、図５
（Ｊ）にこれらの温度特性が対応した符号で示されてい
る。
ＰＤ1 のパルス期間で、予熱を行い、ＰＤP のパルス期
間で、発色記録を行う。図５（Ｊ）の符号２で示される
曲線がその温度特性である。以下同様に図５（Ｅ）が階
調“３”、図５（Ｆ）が階調“４”、図５（Ｇ）が階調
“５”、図５（Ｈ）が階調“６”、及び図５（Ｉ）が階
調“７”を夫々表現するための駆動パルスであり、図５
（Ｊ）にこれらの温度特性が対応した符号で示されてい
る。
【００２９】図５（Ｋ）〜（Ｑ）は、各階調“１”〜
“７”の記録有効期間（ｔ1 〜ｔ2 ）、即ち、温度ＴT
以上の期間の時間タイミングを表したもので、図５
（Ｊ）の曲線からも明らかなように、その頂点が一致
し、記録有効期間がほぼ一致したタイミングとなってい
る。
“７”の記録有効期間（ｔ1 〜ｔ2 ）、即ち、温度ＴT
以上の期間の時間タイミングを表したもので、図５
（Ｊ）の曲線からも明らかなように、その頂点が一致
し、記録有効期間がほぼ一致したタイミングとなってい
る。
【００３０】従って、本実施例では、予め階調デ−タに
応じて該当の発熱抵抗体を予熱しておき、その後に発色
記録を行える温度に加熱するための記録パルスを印加す
るようにしているので、各階調の発色記録タイミングが
ほぼ一致し、従来例の記録方法に比べ、同一ライン上で
の記録ドットの位置ずれを少なくすることができる。
応じて該当の発熱抵抗体を予熱しておき、その後に発色
記録を行える温度に加熱するための記録パルスを印加す
るようにしているので、各階調の発色記録タイミングが
ほぼ一致し、従来例の記録方法に比べ、同一ライン上で
の記録ドットの位置ずれを少なくすることができる。
【００３１】次に、図６を用いて第２実施例に係る駆動
パルス印加方法を説明する。図６は、それを説明するた
めの図で、図４に相当する図である。この場合も、前記
実施例と同一回路系に適用するものである。前記第１実
施例の場合には、各通電パルスＥＮ（１），ＥＮ（２）
は同時にサ−マルヘッド１の各ブロックＢ1 ，Ｂ2 に印
加するようにしていたが、この第２実施例では、デ−タ
転送サイクルを約１／２に分けるイネ−ブル切り換えフ
ラグＥＦによってＥＮ1 とＥＮ2 の発生期間を分けるよ
うにしたものである。この場合のイネ−ブル切り換えフ
ラグＥＦの供給は、カウンタ１３からイネ−ブルアドレ
スＡＣと共に供給することになる。イネ−ブル切り換え
フラグＥＦが“Ｌ”の期間にはＥＮ1 だけを、ＥＦが
“Ｈ”の期間にはＥＮ2 だけを出力する。また、イネ−
ブルアドレスＡＣはＥＦが切り換わる毎にリセットさ
れ、“０”からカウントアップを繰り返す。このように
ブロック毎に通電時間を分るのは、同時に通電する発熱
抵抗体の数を減らすことにより、電源にかかる負担を軽
減するためである。
パルス印加方法を説明する。図６は、それを説明するた
めの図で、図４に相当する図である。この場合も、前記
実施例と同一回路系に適用するものである。前記第１実
施例の場合には、各通電パルスＥＮ（１），ＥＮ（２）
は同時にサ−マルヘッド１の各ブロックＢ1 ，Ｂ2 に印
加するようにしていたが、この第２実施例では、デ−タ
転送サイクルを約１／２に分けるイネ−ブル切り換えフ
ラグＥＦによってＥＮ1 とＥＮ2 の発生期間を分けるよ
うにしたものである。この場合のイネ−ブル切り換えフ
ラグＥＦの供給は、カウンタ１３からイネ−ブルアドレ
スＡＣと共に供給することになる。イネ−ブル切り換え
フラグＥＦが“Ｌ”の期間にはＥＮ1 だけを、ＥＦが
“Ｈ”の期間にはＥＮ2 だけを出力する。また、イネ−
ブルアドレスＡＣはＥＦが切り換わる毎にリセットさ
れ、“０”からカウントアップを繰り返す。このように
ブロック毎に通電時間を分るのは、同時に通電する発熱
抵抗体の数を減らすことにより、電源にかかる負担を軽
減するためである。
【００３２】図７は、図５に相当する図で、階調に対応
した駆動パルスと、これらの駆動パルスが印加された時
の各発熱抵抗体の温度特性と、各階調の有効記録期間の
関係とを示した図である。この場合には階調“７”を表
現するための駆動パルスのみを図示したもので、他の階
調は省略してある。
した駆動パルスと、これらの駆動パルスが印加された時
の各発熱抵抗体の温度特性と、各階調の有効記録期間の
関係とを示した図である。この場合には階調“７”を表
現するための駆動パルスのみを図示したもので、他の階
調は省略してある。
【００３３】図７において、（Ｂ）で示す駆動パルス
は、通電パルスＥＮ1 のブロックＢ1にある階調７の発
熱抵抗体に供給されるパルス列であり、２2 ビット〜２
0 ビットに対応して通電期間ＰＤ21(1) 〜ＰＤ0(1)のパ
ルスがそれぞれ予熱用パルスとして印加され、論理和に
対しては、記録パルスＰＤP1(1) 〜ＰＤP5(1) が順次印
加される。
は、通電パルスＥＮ1 のブロックＢ1にある階調７の発
熱抵抗体に供給されるパルス列であり、２2 ビット〜２
0 ビットに対応して通電期間ＰＤ21(1) 〜ＰＤ0(1)のパ
ルスがそれぞれ予熱用パルスとして印加され、論理和に
対しては、記録パルスＰＤP1(1) 〜ＰＤP5(1) が順次印
加される。
【００３４】同様に、（Ｃ）は通電パルスＥＮ2 のブロ
ックＢ２にある階調７の発熱抵抗体に供給されパルス列
であり、２2 ビット〜２0 ビットに対応して通電期間
ＰＤ21(2) 〜ＰＤ0(2)パルス幅の予熱用パルスが、論理
和に対しては、記録パルスＰＤＰ1(2)〜ＰＤp5(2) が順
次印加される。
ックＢ２にある階調７の発熱抵抗体に供給されパルス列
であり、２2 ビット〜２0 ビットに対応して通電期間
ＰＤ21(2) 〜ＰＤ0(2)パルス幅の予熱用パルスが、論理
和に対しては、記録パルスＰＤＰ1(2)〜ＰＤp5(2) が順
次印加される。
【００３５】この時の発熱抵抗体の温度特性を、図７
（Ｄ）に示し、記録有効期間のタイミングを図７
（Ｅ），（Ｆ）に示してある。これらから分かるよう
に、ＥＮ1 とＥＮ2 のブロック間で多少の記録期間のず
れがあるものの従来に比べ、ライン上での記録ドットの
ずれが減少でき、かつ、電源容量が約１／２に削減でき
る。
（Ｄ）に示し、記録有効期間のタイミングを図７
（Ｅ），（Ｆ）に示してある。これらから分かるよう
に、ＥＮ1 とＥＮ2 のブロック間で多少の記録期間のず
れがあるものの従来に比べ、ライン上での記録ドットの
ずれが減少でき、かつ、電源容量が約１／２に削減でき
る。
【００３６】図８は、第３実施例に係る記録方法を説明
するための図で、各階調に応じた駆動パルスを示した図
である。この実施例の場合には、階調に応じてパルス数
を変化させるようにしたものである。同図（Ａ）はデ−
タ転送サイクルを示し、同（Ｂ）〜（Ｉ）は階調“０”
〜“７”を表現するための各駆動パルスで、パルス数に
応じた階調度となっている。これらの駆動パルスは、デ
−タ転送期間Ｔ1 〜Ｔ8 を予熱パルスを印加する期間と
し、デ−タ転送期間Ｔ9 〜Ｔ12を発色記録を行わせるた
めの記録パルス印加期間としているものである。
するための図で、各階調に応じた駆動パルスを示した図
である。この実施例の場合には、階調に応じてパルス数
を変化させるようにしたものである。同図（Ａ）はデ−
タ転送サイクルを示し、同（Ｂ）〜（Ｉ）は階調“０”
〜“７”を表現するための各駆動パルスで、パルス数に
応じた階調度となっている。これらの駆動パルスは、デ
−タ転送期間Ｔ1 〜Ｔ8 を予熱パルスを印加する期間と
し、デ−タ転送期間Ｔ9 〜Ｔ12を発色記録を行わせるた
めの記録パルス印加期間としているものである。
【００３７】図９（Ａ）〜（Ｉ）は、この記録方法を達
成するための回路に供給される信号のタイミングチャ−
トで、図４に相当する図である。この回路系は前述の図
１及び図２とほぼ同一構成を呈するが、特に、相違する
点は図１におけるデ−タセレクタ１２の代わりにマグニ
チュ−ドコンパレ−タを設ける点と、ＲＯＭ１４からビ
ットセレクト信号ＢＳを出力する代わりに、図９（Ｄ）
に示す階調度信号を出力する点が異なる。その相違する
構成部の動作は、マグニチュ−ドコンパレ−タにおい
て、メモリ１１から入来する階調デ−タと前記ＲＯＭ１
４から出力される階調度信号（７，６，…０）とを順次
比較し、例えば、階調デ−タが階調度信号の値より大で
ある時、“１”を、小である時、“０”を、というふう
に夫々ヘッドデ−タＳＤとして出力する構成としている
ものである。その他の構成部の動作は前述の第１実施例
に準じた動作を伴うため、これについての説明は省略す
る。
成するための回路に供給される信号のタイミングチャ−
トで、図４に相当する図である。この回路系は前述の図
１及び図２とほぼ同一構成を呈するが、特に、相違する
点は図１におけるデ−タセレクタ１２の代わりにマグニ
チュ−ドコンパレ−タを設ける点と、ＲＯＭ１４からビ
ットセレクト信号ＢＳを出力する代わりに、図９（Ｄ）
に示す階調度信号を出力する点が異なる。その相違する
構成部の動作は、マグニチュ−ドコンパレ−タにおい
て、メモリ１１から入来する階調デ−タと前記ＲＯＭ１
４から出力される階調度信号（７，６，…０）とを順次
比較し、例えば、階調デ−タが階調度信号の値より大で
ある時、“１”を、小である時、“０”を、というふう
に夫々ヘッドデ−タＳＤとして出力する構成としている
ものである。その他の構成部の動作は前述の第１実施例
に準じた動作を伴うため、これについての説明は省略す
る。
【００３８】更に、図１０は第４実施例に係る記録方法
を説明するための図で、各階調に応じた駆動パルスを示
した図である。この場合には、階調に応じて予熱パルス
の幅を異ならせたものである。同（Ｂ）〜（Ｉ）は、階
調“０”〜“７”を表現するための駆動パルスを示した
ものである。これらの駆動パルスも、第３実施例と同様
に、デ−タ転送期間Ｔ1 〜Ｔ8 に予熱パルスを印加し、
デ−タ転送期間Ｔ9 〜Ｔ12に発色記録を行わせるための
記録パルスを印加するようにしているものである。図１
１は、この時のイネ−ブルパルスＥ1 ，Ｅ2 のみを示し
た図で、これは第３実施例の回路構成において、ＲＯＭ
１４から出力されるパルス幅デ−タＰＤ7〜ＰＤ1 を、
全てイネ−ブルアドレスＡＣのｍ値より大に設定してお
くことで実現される。また、これらの実施例の他に、パ
ルス幅を一定にし、印加電圧を階調に応じて変化させる
ようにしても良く、これらの方法においても本願発明の
所期の目的効果が得られる。
を説明するための図で、各階調に応じた駆動パルスを示
した図である。この場合には、階調に応じて予熱パルス
の幅を異ならせたものである。同（Ｂ）〜（Ｉ）は、階
調“０”〜“７”を表現するための駆動パルスを示した
ものである。これらの駆動パルスも、第３実施例と同様
に、デ−タ転送期間Ｔ1 〜Ｔ8 に予熱パルスを印加し、
デ−タ転送期間Ｔ9 〜Ｔ12に発色記録を行わせるための
記録パルスを印加するようにしているものである。図１
１は、この時のイネ−ブルパルスＥ1 ，Ｅ2 のみを示し
た図で、これは第３実施例の回路構成において、ＲＯＭ
１４から出力されるパルス幅デ−タＰＤ7〜ＰＤ1 を、
全てイネ−ブルアドレスＡＣのｍ値より大に設定してお
くことで実現される。また、これらの実施例の他に、パ
ルス幅を一定にし、印加電圧を階調に応じて変化させる
ようにしても良く、これらの方法においても本願発明の
所期の目的効果が得られる。
【００３９】
【発明の効果】感熱記録装置の階調記録方法によれば、
各階調の発色記録タイミングがほぼ一致し、従来例の記
録方法に比べ、同一ライン上での記録ドットの位置ずれ
を少なくすることができる。また、特に請求項５記載の
発明によれば、上記効果に加えて電源の負担を軽減でき
る。
各階調の発色記録タイミングがほぼ一致し、従来例の記
録方法に比べ、同一ライン上での記録ドットの位置ずれ
を少なくすることができる。また、特に請求項５記載の
発明によれば、上記効果に加えて電源の負担を軽減でき
る。
【図１】本発明の方法が適用されるサ−マヘッドを制御
するためのブロック図である。
するためのブロック図である。
【図２】サ−マルヘッドの概略ブロック図である。
【図３】セレクタの概略構成図である。
【図４】図２における各回路に供給される信号のタイミ
ングチャ−トである。
ングチャ−トである。
【図５】各階調に対応した駆動パルスと、これらの駆動
パルスが印加された時の各発熱抵抗体の温度特性と、各
階調の有効記録期間の関係とを示した図である。
パルスが印加された時の各発熱抵抗体の温度特性と、各
階調の有効記録期間の関係とを示した図である。
【図６】第２実施例を説明するためのタイミングチャ−
トで、図４に相当する図である。
トで、図４に相当する図である。
【図７】第２実施例の図５に相当する図である。
【図８】第３実施例における各階調に応じた駆動パルス
を示した図である。
を示した図である。
【図９】第３実施例に係るタイミングチャ−トで、図４
に相当する図である。
に相当する図である。
【図１０】第４実施例における各階調に応じた駆動パル
スを示した図である。
スを示した図である。
【図１１】第４実施例におけるイネ−ブルパルスＥ1 ，
Ｅ2 のみを示した図である。
Ｅ2 のみを示した図である。
【図１２】従来のサ−マルヘッドの階調記録方法を説明
するための図である。
するための図である。
１１ メモリ（ＲＡＭ） １２ デ−タセレクタ １３ カウンタ １４ ＲＯＭ １５，２４ ラッチ １６ コンパレ−タ ２１ 発熱抵抗体群 ２２ トランジスタ群 ２３ シフトレジスタ ２５ ゲ−ト群２５ ＥＮ1 ，ＥＮ2 イネ−ブルパルス
【手続補正書】
【提出日】平成６年３月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【発明が解決しようとする課題】ところで、記録の高速
化と装置の低価格化とを考慮した場合、記録紙とヘッド
とを相対的に移動させながら記録する方法がより効率的
で、しかも、わざわざライン毎に記録紙を止めたりする
制御機構等も不要で、装置が簡略にでき、低価格に適し
ていると考えられる。
化と装置の低価格化とを考慮した場合、記録紙とヘッド
とを相対的に移動させながら記録する方法がより効率的
で、しかも、わざわざライン毎に記録紙を止めたりする
制御機構等も不要で、装置が簡略にでき、低価格に適し
ていると考えられる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】しかしながら、このような方式に、従来例
で述べた記録方法をそのまま採用すると、図１２（Ｊ）
及び図１２（Ｋ）〜（Ｑ）で示したように各階調の記録
有効期間ｔ１〜ｔ７の中心が異なり、同一ライン上に記
録されるべきドットの位置が階調毎にずれてしまい、画
質劣化を招いてしまう、という問題点が生ずる。
で述べた記録方法をそのまま採用すると、図１２（Ｊ）
及び図１２（Ｋ）〜（Ｑ）で示したように各階調の記録
有効期間ｔ１〜ｔ７の中心が異なり、同一ライン上に記
録されるべきドットの位置が階調毎にずれてしまい、画
質劣化を招いてしまう、という問題点が生ずる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】これによって、サーマルヘッドでは、ラッ
チ２４に保持されているデータＤ ２ が示す発熱抵抗体に
ＰＤ２１の期間通電が行われる。このサイクルＴ２もメ
モリ１１のデータを１ライン分読み出すとヘッドラッチ
パルスＬＴ１，ＬＴ２がそれぞれ出力され、データＤ１
とＰＤ１がそれぞれラッチ２４とラッチ１５とに保持さ
れる。
チ２４に保持されているデータＤ ２ が示す発熱抵抗体に
ＰＤ２１の期間通電が行われる。このサイクルＴ２もメ
モリ１１のデータを１ライン分読み出すとヘッドラッチ
パルスＬＴ１，ＬＴ２がそれぞれ出力され、データＤ１
とＰＤ１がそれぞれラッチ２４とラッチ１５とに保持さ
れる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】次に、Ｔ６以降のサイクルでは、メモリア
ドレスＡＡはこれまで通り０からｎまでのカウントアッ
プを繰り返すが、ラッチパルスＬＴ１及びＬＴ２は、そ
れぞれサーマルヘッドのラッチ２４にラッチされたヘッ
ドデータ（論理和）及びラッチ１５にラッチされたパル
ス幅データ（ＰＤｐ）を書き換えないために、次のライ
ンまでは出力されない。
ドレスＡＡはこれまで通り０からｎまでのカウントアッ
プを繰り返すが、ラッチパルスＬＴ１及びＬＴ２は、そ
れぞれサーマルヘッドのラッチ２４にラッチされたヘッ
ドデータ（論理和）及びラッチ１５にラッチされたパル
ス幅データ（ＰＤｐ）を書き換えないために、次のライ
ンまでは出力されない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】同様に、（Ｃ）は通電パルスＥＮ２のブロ
ックＢ２にある階調７の発熱抵抗体に供給されパルス列
であり、２２ビット〜２０ビットに対応して通電期間
ＰＤ２１（２）〜ＰＤ０（２）パルス幅の予熱用パルス
が、論理和に対しては、記録パルスＰＤ Ｐ１（２） 〜Ｐ
ＤＰ５（２）が順次印加される。
ックＢ２にある階調７の発熱抵抗体に供給されパルス列
であり、２２ビット〜２０ビットに対応して通電期間
ＰＤ２１（２）〜ＰＤ０（２）パルス幅の予熱用パルス
が、論理和に対しては、記録パルスＰＤ Ｐ１（２） 〜Ｐ
ＤＰ５（２）が順次印加される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正内容】
【００３８】更に、図１０は第４実施例に係る記録方法
を説明するための図で、各階調に応じた駆動パルスを示
した図である。この場合には、階調に応じて予熱パルス
の幅を異ならせたものである。同（Ｂ）〜（Ｉ）は、階
調“０”〜“７”を表現するための駆動パルスを示した
ものである。これらの駆動パルスも、第３実施例と同様
に、データ転送期間Ｔ１〜Ｔ８に予熱パルスを印加し、
データ転送期間Ｔ９〜Ｔ１２に発色記録を行わせるため
の記録パルスを印加するようにしているものである。図
１１は、この時のイネーブルパルスＥＮ１，ＥＮ２のみ
を示した図で、これは第３実施例の回路構成において、
ＲＯＭ１４から出力されるパルス幅データＰＤ７〜ＰＤ
１を、全てイネーブルアドレスＡＣのｍ値より大に設定
しておくことで実現される。また、これらの実施例の他
に、パルス幅を一定にし、印加電圧を階調に応じて変化
させるようにしても良く、これらの方法においても本願
発明の所期の目的効果が得られる。
を説明するための図で、各階調に応じた駆動パルスを示
した図である。この場合には、階調に応じて予熱パルス
の幅を異ならせたものである。同（Ｂ）〜（Ｉ）は、階
調“０”〜“７”を表現するための駆動パルスを示した
ものである。これらの駆動パルスも、第３実施例と同様
に、データ転送期間Ｔ１〜Ｔ８に予熱パルスを印加し、
データ転送期間Ｔ９〜Ｔ１２に発色記録を行わせるため
の記録パルスを印加するようにしているものである。図
１１は、この時のイネーブルパルスＥＮ１，ＥＮ２のみ
を示した図で、これは第３実施例の回路構成において、
ＲＯＭ１４から出力されるパルス幅データＰＤ７〜ＰＤ
１を、全てイネーブルアドレスＡＣのｍ値より大に設定
しておくことで実現される。また、これらの実施例の他
に、パルス幅を一定にし、印加電圧を階調に応じて変化
させるようにしても良く、これらの方法においても本願
発明の所期の目的効果が得られる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の方法が適用されるサーマヘッドを制御
するためのブロック図である。
するためのブロック図である。
【図２】サーマルへッドの概略ブロック図である。
【図３】セレクタの概略構成図である。
【図４】図２における各回路に供給される信号のタイミ
ングチャートである。
ングチャートである。
【図５】各階調に対応した駆動パルスと、これらの駆動
パルスが印加された時の各発熱抵抗体の温度特性と、各
階調の有効記録期間の関係とを示した図である。
パルスが印加された時の各発熱抵抗体の温度特性と、各
階調の有効記録期間の関係とを示した図である。
【図６】第２実施例の図４に相当するタイミングチャー
トである。
トである。
【図７】第２実施例の図５に相当する図である。
【図８】第３実施例における各階調に応じた駆動パルス
を示した図である。
を示した図である。
【図９】第３実施例に係るタイミングチャートで、図４
に相当する図である。
に相当する図である。
【図１０】第４実施例における各階調に応じた駆動パル
スを示した図である。
スを示した図である。
【図１１】第４実施例におけるイネーブルパルスＥ１，
Ｅ２のみを示した図である。
Ｅ２のみを示した図である。
【図１２】従来のサーマルヘッドの階調記録方法を説明
するための図である。
するための図である。
【符号の説明】 １１ メモリ（ＲＡＭ） １２ データセレクタ １３ カウンタ １４ ＲＯＭ １５，２４ ラッチ １６ コンパレータ ２１ 発熱抵抗体群 ２２ トランジスタ群 ２３ シフトレジスタ ２５ ゲート群２５ ＥＮ１，ＥＮ２ イネーブルパルス
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
Claims (5)
- 【請求項１】 一列に配設された複数個の発熱抵抗体か
ら構成される感熱ヘッドに、記録濃度の階調に応じた通
電パルスを印加することで、前記複数個の発熱抵抗体と
対向して相対的に移動する感熱紙に発色記録を行う感熱
記録装置の階調記録方法において、 前記記録濃度の階調を示すデ−タに応じて前記発熱抵抗
体に発色に至らない予熱パルスを印加し、この後に、前
記予熱パルスが印加された発熱抵抗体に発色に至る記録
パルスを一様に印加するようにしたことを特徴とする感
熱記録装置の階調記録方法。 - 【請求項２】 予熱パルスは複数パルスから成り、これ
らパルスは階調を示すディジタルデ−タの各ビットに対
応したエネルギ−が印加されるものであることを特徴と
する請求項１記載の感熱記録装置の階調記録方法。 - 【請求項３】 予熱パルスは複数パルスから成り、これ
らパルスは階調デ−タに応じて、そのパルス数を異なら
して印加するようにしたことを特徴とする請求項１記載
の感熱記録装置の階調記録方法。 - 【請求項４】 予熱パルスは単一パルスから成り、これ
らパルスは階調デ−タに応じて、そのパルス幅を異なら
して印加するようにしたことを特徴とする請求項１記載
の感熱記録装置の階調記録方法。 - 【請求項５】 複数個の発熱抵抗体を複数のブロックに
分割し、これらのブロック毎に時間を異ならして予熱パ
ルス及び記録パルスを印加するようにしたことを特徴と
する請求項１記載の感熱記録装置の階調記録方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13297993A JP2930088B2 (ja) | 1993-05-11 | 1993-05-11 | 感熱記録装置の階調記録方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13297993A JP2930088B2 (ja) | 1993-05-11 | 1993-05-11 | 感熱記録装置の階調記録方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06320777A true JPH06320777A (ja) | 1994-11-22 |
| JP2930088B2 JP2930088B2 (ja) | 1999-08-03 |
Family
ID=15093960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13297993A Expired - Lifetime JP2930088B2 (ja) | 1993-05-11 | 1993-05-11 | 感熱記録装置の階調記録方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2930088B2 (ja) |
-
1993
- 1993-05-11 JP JP13297993A patent/JP2930088B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2930088B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567488A (en) | Thermal head drive device | |
| US5548319A (en) | Gradation data method processing including repeated reading and recording of high density data | |
| US5934811A (en) | Line printer | |
| JPH06320777A (ja) | 感熱記録装置の階調記録方法 | |
| JP3020732B2 (ja) | サーマルプリント方法及びサーマルプリンタ | |
| JPH03193469A (ja) | サーマルヘッドの階調制御回路 | |
| JP3073359B2 (ja) | 画像印刷方法及びそれを用いたノンインパクトプリンタ | |
| JP2927395B2 (ja) | 感熱ヘッドの通電パルス印加方法 | |
| KR0138136B1 (ko) | 열전사헤드와 이 열전사헤드를 내장한 열전사프린터장치 및 그 방법 | |
| JP2555105B2 (ja) | 印刷装置 | |
| US6798432B2 (en) | Printing method for interpolating gray levels | |
| JP3057091B2 (ja) | 記録装置 | |
| JPH11115234A (ja) | サーマルヘッド駆動装置およびサーマルプリンタ | |
| JP2927387B2 (ja) | 多階調感熱記録装置 | |
| JPH058427A (ja) | プリンタ装置 | |
| JPH03230965A (ja) | 熱記録装置 | |
| JPH028064A (ja) | サーマルヘッドの階調駆動方法 | |
| JPH07156434A (ja) | プリント装置 | |
| JPH04179556A (ja) | 記録装置 | |
| JPH0361054A (ja) | 感熱記録装置 | |
| JPH03268956A (ja) | サーマルヘッドの階調制御回路 | |
| JPH03270951A (ja) | 感熱ヘッドの駆動装置 | |
| JPH01249468A (ja) | サーマルヘッド駆動装置 | |
| JPH04358852A (ja) | 感熱プリンタ | |
| JPH08207341A (ja) | 記録ヘッドの駆動方法 |