JPH03268956A - サーマルヘッドの階調制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３′産業上の利用分’Ｊ［ 本発明はサーマルヘッドの１智調制御回路に関するもの
である。

〔従来の技術〕

第２図は、特開昭５７−４８８６８号公報に開示された
階調印字が可能な従来のサーマルヘッドの制御回路の構
成図である。

同図において、２０ａ〜２０ｃは発熱体、２３ａ〜２３
ｃは発熱体２０ａ〜２０ｃを駆動させるスイッチング素
子、３３はシフトレジスタ、３５はラッチ回路であり、
以上で２値記録回Ｆ！？Ｉ３８を構成している。また３
１は基準信号発生回路、３２はデータセレクタであり、
以上で階調記録回路３４を構成している。

上記階調記録回路３４において、階調データが端子２１
を介してデータセレクタ３２に入力されると、データセ
レクタ３２はその階調データに対応した信号を基準信号
発生回路３１で生じる信号の中から選択し、シフトレジ
スタ３３に出力する。

基＄１８号九〜生回路３１から出力される信号は、特定
の時間のみハイレベル（以下、Ｈレベルという）となる
信号であり、対応する発熱体ごとにＨレベルに保持され
る時間が異なる。

２値記録回路３８においては、シフトレジスタ３３に入
力される信号が全てローレベル（以下、Ｌレベルという
）になるまで、端子３６にシフトクロック信号を与え、
シフトレジスタ３３内のデータが階調数と同じ回数だけ
書き変えている。う・ｙチロ＃Ｉ３５は端子３７にラッ
チ信号が与えられたときに、シフトレジスタ３３のデー
タを記憶し、そのデータがＨレベルの時のみ対応するス
イッチング素子２３ａ〜２３ｃを動作させ、発熱＃−２
０ａ〜２０ｃに通電し発熱させる。

このように、上記構成においては、２値の画信号により
発熱体２０ａ〜２０ｃを選択的に駆動させる動作を、各
印字画素につき、階調数回ずつ繰り返すことにより、発
熱体から記録紙へ伝達されるエネルギーを制御し、階調
印字を行うものである。

〔光明乃・解決しようとする課題〕

しり）しながら、上記従来例においては、１画素を印字
する場合、階調数と同じ回数だけシフトレジスタ３３に
データを伝送する必要がある。このため、例えば６４０
ビット画素で６４階調を表現させると、１ラインの印字
スピードは（６４０Ｘ６４）／（シフトクロック周波数
）となり、シフトクロック周波数が４ＭＨｚの場合には
１０．２４ｍ５を要することになる。また、６４０ドツ
ト画素で２５６５６階調現するためには４０．９６ｍ５
要することになる。従って、１ラインの印字時間を数ｍ
ｓ程度とする高速印字に適用できず、適用するためには
階調数を下げなければならない問題があった。

そこで、本発明は上記した従来技術の課題を解決するた
めになされたものであり、その目的とするところは、階
調数を下げることなく高速印字を実現できるサーマルヘ
ッドの階調制御回路を提供することにある。

〔課題を解決するための手段〕

本発明に係るサーマルへ・ソドの１智訴１制ａｌ１１回
路は、複数の発熱体を有し、上記複数の発熱体のそれぞ
れに通電して記録媒体に階調印字記録を行うサーマルヘ
ッドにおいて、上記複数の発熱体の階調ビット数と同じ
ビット数の階調ビット信号を受けるシフトレジスタと、
上記シフトレジスタからの階調ビット信号をデータとし
て入力し、この階調ビット信号のビット数を所定の周期
で減算したデータを出力する減算カウンタと、上記減算
カウンタか階調ビット数の減算を開始してから所定値に
なるまでの時間を判定データとして出力する判定回路と
、上記判定回路が出力する判定データに応じて上記複数
の発熱体のそれぞれの通電時間を制御するスイッチング
素子とを有することを特徴としている。

〔作　用〕

本発明においては、シフトレジスタは複数の発熱体の階
調ビット数と同じビット数の階調ビット信号を受ける。

減算カウンタはシフトレジスタからの階調ビット信号の
ビット数を所定の周期で減算した（複数の発熱体のそれ
ぞれに対応したそれぞれのビット数から減算する）デー
タを出力する。

そして、判定回路からは減算カウンタが１昔調ビ・ソト
数の減算を開始してから所定値になるまでの時間が出力
され、スイッチング素子はこの時間に応じた時間だけ発
熱体に通電する。従って、発熱体の発熱量は通電時間に
応じて変わり印字に階調を持たせることができる。また
、階調データを減算カウンタに転送した後の印字中には
、次のラインの階調データをシフトレジスタに入力でき
るので、１ラインの印字終了後に直ぐ次のラインの印字
かできる。

〔実施例〕 以下に、不発明を図示の実施例に基づいて説明する。

第１図は本発明に係るサーマルヘッドの階調制御回路の
一実施例を示す構成図である。同図において、■は３８
４０ビツト（階調数６ビツト×画素数６４０ドツト）シ
フトレジスタ、２は６ビツト構成×６４０組減算カウン
タ、３は６ビツト構成Ｘ６４０組シ１定器、４は６４０
４Ｉｉスイツチング素子であり、以上の構成により発熱
体５ａ〜５ｎの６４０画素について６４階調の表現を行
う借訓制御回路を構成している。

上記構成においては、シフトレジスタ１にはデータ端子
１１から階調データ（Ｆ！Ｍ調ビット信号）がクロック
端子１２に入力されるクロック信号に同期して入力され
、クロック端子１２に入力されるタロツク信号によりシ
フトレジスタ１の内部へデータを順次伝送する。

６ビツトＸ　６４０Ｍ減算カウンタ２にはシフトレジス
タ１内のデータをカウンタ初期データとしてとり入れる
信号がデータロード端子１３から入力される。ここでは
、例えば６階調データを転送後、印字中には次のライン
のｉｈデータをデータ端子１１、タロツク端子１２を通
してシフトレジスタ１へ伝送しておき、階調印字が終わ
ると同時に次のラインの印字ができるようにしておく。

６ビツトＸ６４０組減算カウンタ２には、カウント端子
１４より６ビツト構成のデータを１ずつ減らづ一信づ°
が入力され、６ビットＸ６４０紹′判定器３へ６ビツト
φ位で出力されており、６ヒ・ｖ　トｘ６４０組判定器
３では６ビット単位でデータをチエツクし、６ビツト全
てのデータかＯになるまで６４０組スイッチング素子４
の対応した特定のスイッチング素子を動作させるための
信号を６４０組スイッチング素子４へ送出する。６４０
組スイッチング素子４内の特定のスイッチング素子かオ
ンとなると、それに対応した発熱体５ａ〜５ｎへ駆動電
力が与えられ、発熱体５ａ〜５ｎが発熱する。

尚、イネーブル端子１５に信号が与えられていると全て
の発熱体への通電が停止される。

第３図乃至第６図は、本実施例の階調動作が８階調（３
とットデータ）である場合について説明するものであり
、第３図は階調制御回路の構成図、第４図はシフトレジ
スタ１へ入力するデータの説明図、第５図は減算カウン
タの出力波形図、第６図（ａ）乃至（ｃ）は減算カウン
タへのカウント入力と判定器への出力を示す波形図であ
る。

第３図の階調制御回路の動作の説明をすると、第４図に
示すように、シフトレジスタ１にはクロック信号に同期
して、３ビツトの階調データが、第１ドツトデータから
順に伝送される。始めの３ビツトが第１ドツト用データ
、次の３ビツトか第２ドツト用データ、最後の３ビツト
が第３ドツト用データとなる。そしてこの階調データは
減算カウンタ２の初期データとして減算カウンタに記憶
される。一方、減算カウンタ２には一定周期の信号が入
力され、第５図に示すような（Ｌ）（Ｍ）（Ｈ）信号が
判定器３へ出力される。判定器３は、減算カウンタ２よ
り入力される（Ｌ）＜Ｍ）（Ｈ）の信号のどれか１つで
もＨレベルならばＨレベルを出力し、（Ｌ）（Ｍ）（Ｈ
）の信号が全てＬレベルになるまでＨレベルを出力する
０判定器３の出力は、発熱体５ａ〜５ｃを駆動させるス
イッチング素子に印加され、例えば、第６図（ａ＞乃至
（ｃ）に示されるようにスイッチング素子の駆動出力を
減算カウンタ２のカウント入力の１周期に相当する階調
レベル１．４周期に相当する階調レベル４．８周期に相
当する階調レベル８のように、８１若調の表現を可能と
している。

本実施例においては、シフトレジスタ１は発熱体ｎｌ借
訓ｊヒ・ソト数と同じ３ビツトの１智８制ヒツト信号を
受け、’ＡＸカウンタ２はシフトレジスタ１がらの階調
ヒツト信号を初期カウンタデータとして記憶し、判定器
３は減算カウンタ２からの出力を判定する。具体的には
、判定器３は減算カウンタ２の減算開始と、カウント値
が全てＬレベルになる時を判定し、スイッチング素子４
は減算開始からＬレベルになるまでの間だけ発熱体に通
電する制御を行う。この制御により階調ビット信号に応
じて、発熱体へ通電させる時間は調整され、この通電時
間に応じて発熱体の発！ＩＬ、量は変わり、印字に階調
を持たせることができる。

また、本実施例においては、階調データの伝送は、１画
素につき１度でよく第２図の従来例のように、階調数と
同回数のデータ伝送をする必要がなく、階調数を上げて
も高速印字ができる。

さらに、サーマルヘッドの発熱体抵抗値を個々にコード
化して、予めＲＯＭ等に書き込んでおけは、ＲＯＭから
データを引き出し、それを階調データの一部として用い
ることによって、サーマルヘッドの発熱体抵抗値バラツ
キを補正することができ、画像の高画質化を達成するこ
ともできる。

さらにまた、感熱記録媒体の印字濃度が印字パルスに対
して非直線であっても、減算カウンタのカウント入力信
号周期を変化させることによって印字パルス幅を自由に
変えることができるので、階調入力信号に対して忠実な
階調印字記録が可能である。

尚、総ドツト数６４０、階調数６４（６ビツト）のデー
タ伝送の場合データ伝送スピードは、周波数５ＭＨｚで
（６４０ｘ６）／４ＭＨｚで０．９６ｍ５階調数２５６
　＜８ビツト）としても１．２８ｍ５であり、従来の１
０．２４ｍ５，６４０ドツト画素で２５６階調を表現し
ようとすれば、４０．９６ｍ５より高速印字が実現でき
る。

〔発明の効果〕

以上説明したように、本発明によれば、減算カウンタの
データを判定し、スイッチング素子を動作可能とする信
号を出力するようにしたことにより、従来のような階調
数と同じ回数のデータの伝送は必要なくなり、また、階
調データを減算カウンタに転送した後に次のラインの階
調データをシフトレジスタに入力でき、■ラインの印字
終了後に直ぐ次のラインの印字ができるので、高速な階
調印字記録が実現できるという効果を有する。

【図面の簡単な説明】

第１図は本発明に係るサーマルヘッドの階調制御回路の
一実施例を示す構成図、 第２図はｔ＋＝調印字が可能な従来のサーマルヘッドの
制御回路の構成図、 第３図は階調制御回路の構成図、 第４図はシフトレジスタへ入力するデータの説明図、 第５図は減算カウンタの動作説明図、 第６図（ａ）乃至（Ｃ）は減算カウンタへのカウント入
力と判定器への出力を示す波形図である。 １・・・３８４０ビツトシフトレジスタ２・・・６ビツ
ト構成×６４０組減算カウンタ３・・・６ビ・ット梢成
Ｘ６４０組判定器、４・・・６４０組スイッチング素子 ５ａ〜５ｎ・・・発熱体

Claims (1)

1. 【特許請求の範囲】 複数の発熱体を有し、上記複数の発熱体のそれぞれに通
   電して記録媒体に階調印字記録を行うサーマルヘッドに
   おいて、 上記複数の発熱体の階調ビット数と同じビット数の階調
   ビット信号を受けるシフトレジスタと、上記シフトレジ
   スタからの階調ビット信号をデータとして入力し、この
   階調ビット信号のビット数を所定の周期で減算したデー
   タを出力する減算カウンタと、 上記減算カウンタが減算を開始してから階調ビット数が
   所定値になるまでの時間を判定データとして出力する判
   定回路と、 上記判定回路が出力する判定データに応じて上記複数の
   発熱体のそれぞれの通電時間を制御するスイッチング素
   子とを有することを特徴とするサーマルヘッドの階調制
   御回路。