JPS5980969A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS5980969A JPS5980969A JP19215382A JP19215382A JPS5980969A JP S5980969 A JPS5980969 A JP S5980969A JP 19215382 A JP19215382 A JP 19215382A JP 19215382 A JP19215382 A JP 19215382A JP S5980969 A JPS5980969 A JP S5980969A
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- substrate
- type
- conductivity type
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000005669 field effect Effects 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 5
- 239000002344 surface layer Substances 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052796 boron Inorganic materials 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron silicon ions Chemical class 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ソース電極とドレイン′亀惚と紮それぞれ基
板の上面と下面に取出した縦型ＭＯ８電界効果トランジ
スタの製造方法に関する。
板の上面と下面に取出した縦型ＭＯ８電界効果トランジ
スタの製造方法に関する。
従来、縦型ＭＯ８電界効果トランジスタを形成するため
に、第１図（ａ）［示すように、−導電型例えばＮ型基
板ｌに、熱酸化膜２を成長させ、フォト・リングラフィ
技術により窓あけ全行ない、基板と反対導電型のＰ型不
純物のイオン注入もしくは拡散にエフ、第１のＰ型不純
物領域３を形成し、さらに、第１図（ｂ） ［示すよう
にｗ、ｌＯＰ型不純物領域３内に、第２のＰ型不純物領
域４を形成する。
に、第１図（ａ）［示すように、−導電型例えばＮ型基
板ｌに、熱酸化膜２を成長させ、フォト・リングラフィ
技術により窓あけ全行ない、基板と反対導電型のＰ型不
純物のイオン注入もしくは拡散にエフ、第１のＰ型不純
物領域３を形成し、さらに、第１図（ｂ） ［示すよう
にｗ、ｌＯＰ型不純物領域３内に、第２のＰ型不純物領
域４を形成する。
さらに、ｍ１図（ｃ）に示すように素子部全面酸化膜を
除去し１ゲート酸化膜５を約５００〜２０００Ａを成長
させ、さらにその上に、ポリシリコン？約１０００〜６
０００Ａ成長させ、フォト・リングラフィ技術ＶＣ工９
．パターン全形成し、ポリシリコンを、例えば７レオン
でドライエツチングし、が〈シテ形成したゲートｍ、極
としてのポリシリコン電極６ａおよびダミーの’ｉｔ極
６ｋｌマスクとして基板と反対のＰ導ｔｍの不純物のイ
オン注入により、第３のＰ型不純物領域７を形成し、さ
らに、同じポリシリコンロａ、６ｂＷｒマスクトシテ、
基板と同じＮ導電型の不純物をイオン注入もしくは、拡
散により第１Ｎ型不純物飴域（ソース領域）ｆ：形成し
、第１図（ｄ）に示すように不要のダミーポリシリコン
電極６ｂｔ？除去し、その上に、例えば、ＣＶＤ酸化膜
９を成長させ、さらに、フォト・リソグラフィ技術によ
り窓あけを行ない酸化農工。
除去し１ゲート酸化膜５を約５００〜２０００Ａを成長
させ、さらにその上に、ポリシリコン？約１０００〜６
０００Ａ成長させ、フォト・リングラフィ技術ＶＣ工９
．パターン全形成し、ポリシリコンを、例えば７レオン
でドライエツチングし、が〈シテ形成したゲートｍ、極
としてのポリシリコン電極６ａおよびダミーの’ｉｔ極
６ｋｌマスクとして基板と反対のＰ導ｔｍの不純物のイ
オン注入により、第３のＰ型不純物領域７を形成し、さ
らに、同じポリシリコンロａ、６ｂＷｒマスクトシテ、
基板と同じＮ導電型の不純物をイオン注入もしくは、拡
散により第１Ｎ型不純物飴域（ソース領域）ｆ：形成し
、第１図（ｄ）に示すように不要のダミーポリシリコン
電極６ｂｔ？除去し、その上に、例えば、ＣＶＤ酸化膜
９を成長させ、さらに、フォト・リソグラフィ技術によ
り窓あけを行ない酸化農工。
チを行ない例えばアルミ蒸；１ｒｔｒ行ない、ソース電
極としてのアルミを極１（ｌ形成する◎しかし、この工
程金柑いると、例えば基板かＮ型とすると、第３のＰ型
不純物領域７を形成する時第２図に示すように例えばポ
ロンヶ不純物とすると表面濃度的ｌθ 〜１０ ３ と
して、しきい値電圧を制御している。また、拡散窓から
横方向拡散距離ｅｘとすると、（第１図（ｃ）参照）、
ボロン拡散グロファイルは、第２図に示す曲＠２２のよ
うに、ソース領域８のプロフィルは曲ｌＩ！２４のよう
ｉｃなる。しきい値電圧のばらつきの少ない、安定した
特性を得るために、ボロンの拡散７゛口ファイルは、な
だらかでなければならないが、このようｌ’（なだらか
にすると、横方向拡散距離Ｘが大きくなる０従って、横
方向拡散距離Ｘ＃″ｌｔ、およそ、チャンネル長Ｌ’に
決めるので、チャンネル長が長くなり、チャンネル長に
比例してチャンネル抵抗Ｒａｈ が大きくなる上、相互
コンダクタンスｇｍがチャンネル長に逆比例して小さく
なり、特注が悪くなる。
極としてのアルミを極１（ｌ形成する◎しかし、この工
程金柑いると、例えば基板かＮ型とすると、第３のＰ型
不純物領域７を形成する時第２図に示すように例えばポ
ロンヶ不純物とすると表面濃度的ｌθ 〜１０ ３ と
して、しきい値電圧を制御している。また、拡散窓から
横方向拡散距離ｅｘとすると、（第１図（ｃ）参照）、
ボロン拡散グロファイルは、第２図に示す曲＠２２のよ
うに、ソース領域８のプロフィルは曲ｌＩ！２４のよう
ｉｃなる。しきい値電圧のばらつきの少ない、安定した
特性を得るために、ボロンの拡散７゛口ファイルは、な
だらかでなければならないが、このようｌ’（なだらか
にすると、横方向拡散距離Ｘが大きくなる０従って、横
方向拡散距離Ｘ＃″ｌｔ、およそ、チャンネル長Ｌ’に
決めるので、チャンネル長が長くなり、チャンネル長に
比例してチャンネル抵抗Ｒａｈ が大きくなる上、相互
コンダクタンスｇｍがチャンネル長に逆比例して小さく
なり、特注が悪くなる。
本発明は、ゲート酸化膜成長後、素子部表面に基板と同
じ導電型の不純物層イオン注入して表］ｊ濃足分上げ、
ｋＩ型ｔｖｌＵｓ電界効果トランジスタ會製造すること
忙特叡とし、その目的は、チャンネル長を短くすること
により、チャンネル抵抗を小さくシ、相互コンダクタン
スを大きくすることのできる製造方法ケ提供するにある
。
じ導電型の不純物層イオン注入して表］ｊ濃足分上げ、
ｋＩ型ｔｖｌＵｓ電界効果トランジスタ會製造すること
忙特叡とし、その目的は、チャンネル長を短くすること
により、チャンネル抵抗を小さくシ、相互コンダクタン
スを大きくすることのできる製造方法ケ提供するにある
。
つぎに本発明を冥癩例によＶ説明する〇第３図（ωない
しくｄ）Ｖｉ本発明の一実施例全説明するための製造工
程順の仕掛品基板の断面図である。
しくｄ）Ｖｉ本発明の一実施例全説明するための製造工
程順の仕掛品基板の断面図である。
まず、第３図（−のように、−導電型、例えばＮ型シリ
コン基板ｌの一生面１ＩｌｌｌＣ１表面に形成された酸
化膜２にあけられた窓を通して、基板と反対導電型の多
数の第１のＰ型不純物領域３，３全形成し、さらに、各
組１のＰ型不純物領域３Ｖ′３［第２のＰ型不純物領域
４ｔ−形成する。つぎに、第３図（ｂ）のように、表面
の酸化膜２會除去した後で、ゲート醒化膜５ヶ５００〜
２０００Ａ成長させ、それから、基板と同じＮ型の不純
物、例えばリンをイオン注入し、表面濃度的１０１８〜
１０１７♂の表層部Ｎ型不純物層１１を形成する。つぎ
に、第３図（ｅ）のように、ゲート酸化膜５の上にポリ
シリコンを極６ａ、６ｂｆ形成し、これら電極をマスク
として、Ｐ型の不純物、例えばボロンケイオン注入し、
ペース領域となる＠３のＰ型不純物領域７を形成する。
コン基板ｌの一生面１ＩｌｌｌＣ１表面に形成された酸
化膜２にあけられた窓を通して、基板と反対導電型の多
数の第１のＰ型不純物領域３，３全形成し、さらに、各
組１のＰ型不純物領域３Ｖ′３［第２のＰ型不純物領域
４ｔ−形成する。つぎに、第３図（ｂ）のように、表面
の酸化膜２會除去した後で、ゲート醒化膜５ヶ５００〜
２０００Ａ成長させ、それから、基板と同じＮ型の不純
物、例えばリンをイオン注入し、表面濃度的１０１８〜
１０１７♂の表層部Ｎ型不純物層１１を形成する。つぎ
に、第３図（ｅ）のように、ゲート酸化膜５の上にポリ
シリコンを極６ａ、６ｂｆ形成し、これら電極をマスク
として、Ｐ型の不純物、例えばボロンケイオン注入し、
ペース領域となる＠３のＰ型不純物領域７を形成する。
第２図の曲線２２ｔｉ第３のＰ型不純物領域７の横方向
プロフィルを示すもので、同図の横線２１は表層Ｎ歴年
純物層１１０表面濃度を示している。
プロフィルを示すもので、同図の横線２１は表層Ｎ歴年
純物層１１０表面濃度を示している。
従来は、ポロン拡散の第３のＰ歴年純物軸域７のプロフ
ィル２２と、第２図の水平直線２３で示す基板の＃凝に
よりチャンネル長Ｌ′が決められていたのに対し、本発
明では、ボロン拡散プロフィル２２と、基板ｒＩｋ度２
３エク大きい表層Ｎ型不純物層１１のプロフィル２１［
エフ決定ｉれるチャンネル長りの万がチャンネル長Ｌ′
より短くなる。
ィル２２と、第２図の水平直線２３で示す基板の＃凝に
よりチャンネル長Ｌ′が決められていたのに対し、本発
明では、ボロン拡散プロフィル２２と、基板ｒＩｋ度２
３エク大きい表層Ｎ型不純物層１１のプロフィル２１［
エフ決定ｉれるチャンネル長りの万がチャンネル長Ｌ′
より短くなる。
さらに、纂３図（幻に示すＮ型ソース領域８を、ポリシ
リコン電極６ａ、６ｂ全マスクにして形成し、つぎに第
３図（ｄ）のように、不要のダミーポリシリコン電極６
ｂを除去してから、全面［ＣＶＤ酸化膜９を成長させ、
７オトリソグラフイ技術により窓あけを行って、例えば
アルミの前着により各細包累子に並列なソース電極とな
るアルミ＊、＠１０を、さらに基板裏面側に共通ドレイ
を極となるアルミ電極１３を被着する。
リコン電極６ａ、６ｂ全マスクにして形成し、つぎに第
３図（ｄ）のように、不要のダミーポリシリコン電極６
ｂを除去してから、全面［ＣＶＤ酸化膜９を成長させ、
７オトリソグラフイ技術により窓あけを行って、例えば
アルミの前着により各細包累子に並列なソース電極とな
るアルミ＊、＠１０を、さらに基板裏面側に共通ドレイ
を極となるアルミ電極１３を被着する。
このような本発明方法では、基板上面にゲート酸化膜を
形成後、このゲート酸化膜￥ｒ透過して、基板と同じ４
鴇型の不純ｗＪケ基板表層部にイオン注入する仁とＶ′
ｃ工９・チャンネル部分の拡紋プロフィルをなだらかに
し、エフで、チャンネル長が短くされ、したがって、チ
ャンネル抵抗が小さく、鈍い相互コンダクタンスを備え
ている縦型ＭＯ８電界効果トランジスタが侍られる＠ なお、上側では、−導電型ｔ−Ｎ型、反対導電型ＴｈＰ
型として説明したが、ＰとＮを入替えた場合も不発明が
そのまま適用できるのはいうまでもない。
形成後、このゲート酸化膜￥ｒ透過して、基板と同じ４
鴇型の不純ｗＪケ基板表層部にイオン注入する仁とＶ′
ｃ工９・チャンネル部分の拡紋プロフィルをなだらかに
し、エフで、チャンネル長が短くされ、したがって、チ
ャンネル抵抗が小さく、鈍い相互コンダクタンスを備え
ている縦型ＭＯ８電界効果トランジスタが侍られる＠ なお、上側では、−導電型ｔ−Ｎ型、反対導電型ＴｈＰ
型として説明したが、ＰとＮを入替えた場合も不発明が
そのまま適用できるのはいうまでもない。
第１１ン１（−〜（ｄ）は従来の縦型Ｍｏ５ｔ界効果ト
ランジスタの製造方法を説明するための製造工程に口の
仕掛品基板の断１１図、＠２図４基板表面のチャンネル
の形成部における横方向不純物拡散プロフィルを承すク
ラ７、第３図（ＩＬ）〜（ｄ）は本発明の一実施例を説
明するための製造工程１１１！ｊの仕掛品基板の断面図
である・ １・・・・・・Ｎ型シリコン基板、２・・・・・・シリ
コン酸化膜、３・・・・・・第１のＰ型不純物領域、４
・・・・・・第２のＰ型不純物領域、５・・・・・・ゲ
ート酸化膜、５ ａ 、 ６ｂ・・・・・・ポリシリコ
ンを極、７・・・・・・第３のＰ型不純物領域（ペース
）、８・・・・・・第１のＮ型不純物領域（ソース）、
９・・・・・・ＣＶＤ［化膜、１０・・・・・・ツース
電極、ｌｌ・・・・・・表層Ｎ減不純物ｊ−％１３・・
・・・・ドレインｍ＆。 邦防向抹散距蔭Ｃパ広１−− 第２ 圀
ランジスタの製造方法を説明するための製造工程に口の
仕掛品基板の断１１図、＠２図４基板表面のチャンネル
の形成部における横方向不純物拡散プロフィルを承すク
ラ７、第３図（ＩＬ）〜（ｄ）は本発明の一実施例を説
明するための製造工程１１１！ｊの仕掛品基板の断面図
である・ １・・・・・・Ｎ型シリコン基板、２・・・・・・シリ
コン酸化膜、３・・・・・・第１のＰ型不純物領域、４
・・・・・・第２のＰ型不純物領域、５・・・・・・ゲ
ート酸化膜、５ ａ 、 ６ｂ・・・・・・ポリシリコ
ンを極、７・・・・・・第３のＰ型不純物領域（ペース
）、８・・・・・・第１のＮ型不純物領域（ソース）、
９・・・・・・ＣＶＤ［化膜、１０・・・・・・ツース
電極、ｌｌ・・・・・・表層Ｎ減不純物ｊ−％１３・・
・・・・ドレインｍ＆。 邦防向抹散距蔭Ｃパ広１−− 第２ 圀
Claims (1)
- 一導電型（Ｐ型またはＮ型）の半導体基板の一主面側に
第１の反対導電型（Ｎ型またはＰ型）不純物領域ｔ−選
択的に形成し、さらに骸基板の一生面上にゲート酸化膜
を形成し、つぎｖｃ前前舵−ト酸化膜を透過した一導電
型の不純物のイオン注入により前記基板の表層部に一導
１．型不純物層を形成し、つぎに前記ゲート酸化族の上
にゲートを極となるポリシリコン電極を形成し、つぎに
、前記ポリシリコン電極をマスクとして＃記纂１の反対
導電型不純物領域の両側に張り出した第２の反対導電型
不純物領域を形成し、さらに前記ポリシリ゛コン電極ケ
マスクとしてソース領域となる第１の一導電型不純物領
域を前記＠２０反対導電型不純物領域内に形成し、しか
る後前記Ｉｌｌの一導電型不純物領域ｌＣｆ１ｉ続して
ソースを極、前記基板裏面にドレイン電極を設けること
全特徴とする電界効果トランジスタの製造方法・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19215382A JPS5980969A (ja) | 1982-11-01 | 1982-11-01 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19215382A JPS5980969A (ja) | 1982-11-01 | 1982-11-01 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5980969A true JPS5980969A (ja) | 1984-05-10 |
Family
ID=16286575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19215382A Pending JPS5980969A (ja) | 1982-11-01 | 1982-11-01 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5980969A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173372A (ja) * | 1987-01-13 | 1988-07-16 | Nissan Motor Co Ltd | 縦型ｍｏｓトランジスタの製造方法 |
| JPS648673A (en) * | 1987-06-30 | 1989-01-12 | Rohm Co Ltd | Manufacture of semiconductor device |
| JPH01189174A (ja) * | 1988-01-23 | 1989-07-28 | Matsushita Electric Works Ltd | 二重拡散型電界効果半導体装置の製法 |
| US4879254A (en) * | 1987-06-10 | 1989-11-07 | Nippondenso Co., Ltd. | Method of manufacturing a DMOS |
| JPH04256368A (ja) * | 1991-02-08 | 1992-09-11 | Nec Yamagata Ltd | 半導体装置 |
-
1982
- 1982-11-01 JP JP19215382A patent/JPS5980969A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63173372A (ja) * | 1987-01-13 | 1988-07-16 | Nissan Motor Co Ltd | 縦型ｍｏｓトランジスタの製造方法 |
| US4879254A (en) * | 1987-06-10 | 1989-11-07 | Nippondenso Co., Ltd. | Method of manufacturing a DMOS |
| JPS648673A (en) * | 1987-06-30 | 1989-01-12 | Rohm Co Ltd | Manufacture of semiconductor device |
| JPH01189174A (ja) * | 1988-01-23 | 1989-07-28 | Matsushita Electric Works Ltd | 二重拡散型電界効果半導体装置の製法 |
| JP2643966B2 (ja) * | 1988-01-23 | 1997-08-25 | 松下電工株式会社 | 二重拡散型電界効果半導体装置の製法 |
| JPH04256368A (ja) * | 1991-02-08 | 1992-09-11 | Nec Yamagata Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS624867B2 (ja) | ||
| JPS6249750B2 (ja) | ||
| JPS63219152A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS5980969A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6360549B2 (ja) | ||
| JPH0147016B2 (ja) | ||
| JPS6110996B2 (ja) | ||
| JPS6159672B2 (ja) | ||
| JPH0481327B2 (ja) | ||
| JPS5874070A (ja) | 半導体装置の製造方法 | |
| JPS5836505B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JPS6211516B2 (ja) | ||
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JPH05243564A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPS6074478A (ja) | 半導体装置の製造方法 | |
| JPS63308385A (ja) | 埋込みゲ−ト型電界効果トランジスタの製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| KR100360392B1 (ko) | 스태틱랜덤엑세스메모리부하저항제조방법 | |
| JP2876732B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS60171760A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60134465A (ja) | 半導体装置の製造方法 | |
| JPS59210659A (ja) | Ｍｏｓ半導体装置の製造法 | |
| JPS60171761A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS63269575A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 |