JPS5926265U - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5926265U JPS5926265U JP12107582U JP12107582U JPS5926265U JP S5926265 U JPS5926265 U JP S5926265U JP 12107582 U JP12107582 U JP 12107582U JP 12107582 U JP12107582 U JP 12107582U JP S5926265 U JPS5926265 U JP S5926265U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating film
- mos
- utility
- model registration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図a、 bは従来のB1CMOSプロセスの断面図
、第2図a、 bは、従来のB1CMOSプロセスのバ
イポーラ素子部の断面図、第3図a、 b。 Cは、従来のバイポーラ素子のエミッタ形成法の断面図
、第4図a、 bは従来のポリシリコンエミッタ用い
たバイポーラ素子の断面図、第5図は、第3図B1CM
OSプロセスに適用した場合の断面図、第6図a、
b、 c、 d、 eは、本考案の実施例の断面図
、第7図は、第6図のエミッタ部分の拡大図、第8図a
、 b、 c、 dは本考案の他の実施例の断面
図である。
、第2図a、 bは、従来のB1CMOSプロセスのバ
イポーラ素子部の断面図、第3図a、 b。 Cは、従来のバイポーラ素子のエミッタ形成法の断面図
、第4図a、 bは従来のポリシリコンエミッタ用い
たバイポーラ素子の断面図、第5図は、第3図B1CM
OSプロセスに適用した場合の断面図、第6図a、
b、 c、 d、 eは、本考案の実施例の断面図
、第7図は、第6図のエミッタ部分の拡大図、第8図a
、 b、 c、 dは本考案の他の実施例の断面
図である。
Claims (1)
- 【実用新案登録請求の範囲】 1 シリコンゲートを備えたMOS)ランジスタおよび
バイポーラトランジスタを同一基板上に配置した半導体
装置において、前記バイポーラトランジスタのエミツタ
層が露出している表面に、絶縁膜を介してポリシリコン
層を前記エミツタ層の露出する領域より大きく、かつ1
.その領域の周辺のみを取り囲むように設置したことを
特徴とする半導体装置。 2 実用新案登録請求の範囲第1項において、前記ポリ
シリコン層の上にさらに絶縁膜を設け、その絶縁膜に設
けたエミッタ電極取出し用のコンタクト窓を前記ポリシ
リコン領域内に設けたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12107582U JPS5926265U (ja) | 1982-08-11 | 1982-08-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12107582U JPS5926265U (ja) | 1982-08-11 | 1982-08-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5926265U true JPS5926265U (ja) | 1984-02-18 |
Family
ID=30277240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12107582U Pending JPS5926265U (ja) | 1982-08-11 | 1982-08-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5926265U (ja) |
-
1982
- 1982-08-11 JP JP12107582U patent/JPS5926265U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5936262U (ja) | 半導体メモリ素子 | |
JPS5926265U (ja) | 半導体装置 | |
JPS6099553U (ja) | 半導体装置 | |
JPS6018558U (ja) | 薄膜トランジスタ素子 | |
JPS60942U (ja) | 半導体装置 | |
JPS6142863U (ja) | Mos半導体装置 | |
JPS60125748U (ja) | ラテラル型トランジスタ | |
JPS59119045U (ja) | 高出力高周波トランジスタ | |
JPS60153548U (ja) | ラテラル型トランジスタ | |
JPS6130260U (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
JPS6066051U (ja) | 薄膜トランジスタ | |
JPS5858360U (ja) | プレ−ナ型半導体素子 | |
JPS588962U (ja) | 薄膜トランジスタ | |
JPS60116255U (ja) | 半導体装置 | |
JPS58180646U (ja) | 電界効果トランジスタ | |
JPS59164254U (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
JPS5945941U (ja) | シヨツトキバリアゲ−ト電界効果トランジスタ | |
JPS59187155U (ja) | 静電誘導トランジスタ | |
JPS6142860U (ja) | 相補型mos半導体装置 | |
JPS585358U (ja) | 半導体装置 | |
JPS6134733U (ja) | 半導体ウエハ | |
JPS5954961U (ja) | 半導体装置 | |
JPS5860951U (ja) | 半導体装置 | |
JPS60153549U (ja) | 半導体装置 | |
JPS5877065U (ja) | 集積回路装置 |