JPS6130260U - 絶縁ゲ−ト型電界効果トランジスタ - Google Patents
絶縁ゲ−ト型電界効果トランジスタInfo
- Publication number
- JPS6130260U JPS6130260U JP11393384U JP11393384U JPS6130260U JP S6130260 U JPS6130260 U JP S6130260U JP 11393384 U JP11393384 U JP 11393384U JP 11393384 U JP11393384 U JP 11393384U JP S6130260 U JPS6130260 U JP S6130260U
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- insulated gate
- gate field
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第−１図は従来型の断面構造図、第２図及び第３図は本
考案の実施例である。 図において１は半導体基体、２は絶縁膜、３はゲート電
極、４はソース領域、５はドレイン領域、６はオフセッ
トゲート、７は段差部、Ｓはソース、Ｄはドレイン、Ｇ
はゲートである二
考案の実施例である。 図において１は半導体基体、２は絶縁膜、３はゲート電
極、４はソース領域、５はドレイン領域、６はオフセッ
トゲート、７は段差部、Ｓはソース、Ｄはドレイン、Ｇ
はゲートである二
Claims (3)
- （１）半導体基体の一表面に該基体と逆導電型のソース
領域を形成し、絶縁膜を介し、且つ、一端が該ソース領
域上にまたがるようにゲート電極を設け、該ゲート電極
の他端直下の基体表面から斜面又は曲面をなすように段
差部を設け、該段差部に該基体と逆導電型のドレイン領
域を形成し、且つ、前記他端直下のドレイン領域の不純
物濃度を段差部下方よりも小ならしめたことを特徴とす
る絶縁ゲート型電界効果トランジスタ。 - （２）段差部におけるドレイン領域の不純物濃度を上方
から下方にほぼ連続的に増加した実用新案登録請求の範
囲第（１）項の絶縁ゲート型電界効果トランジスタ。 - （３） ドレイン領域をイオン注入層で形成した実用
新案登録請求の範囲第（１）項又は第（２）項の絶縁ゲ
ート型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11393384U JPS6130260U (ja) | 1984-07-26 | 1984-07-26 | 絶縁ゲ−ト型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11393384U JPS6130260U (ja) | 1984-07-26 | 1984-07-26 | 絶縁ゲ−ト型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6130260U true JPS6130260U (ja) | 1986-02-24 |
Family
ID=30672959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11393384U Pending JPS6130260U (ja) | 1984-07-26 | 1984-07-26 | 絶縁ゲ−ト型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130260U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52136582A (en) * | 1976-05-11 | 1977-11-15 | Toshiba Corp | Mos type semiconductor device |
| JPS55153370A (en) * | 1979-05-18 | 1980-11-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacturing method of semiconductor device |
-
1984
- 1984-07-26 JP JP11393384U patent/JPS6130260U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52136582A (en) * | 1976-05-11 | 1977-11-15 | Toshiba Corp | Mos type semiconductor device |
| JPS55153370A (en) * | 1979-05-18 | 1980-11-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5936262U (ja) | 半導体メモリ素子 | |
| JPS6130260U (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPS59119045U (ja) | 高出力高周波トランジスタ | |
| JPS6018558U (ja) | 薄膜トランジスタ素子 | |
| JPS60166158U (ja) | メモリーセル | |
| JPS60153548U (ja) | ラテラル型トランジスタ | |
| JPS5926265U (ja) | 半導体装置 | |
| JPS60125748U (ja) | ラテラル型トランジスタ | |
| JPH0377463U (ja) | ||
| JPS60160558U (ja) | 基板型トランジスタ | |
| JPS58180646U (ja) | 電界効果トランジスタ | |
| JPS59187155U (ja) | 静電誘導トランジスタ | |
| JPS60153550U (ja) | ラテラル型トランジスタ | |
| JPS58180647U (ja) | 接合形電界効果トランジスタ | |
| JPS6099553U (ja) | 半導体装置 | |
| JPS6139958U (ja) | 電界効果トランジスタ | |
| JPS588962U (ja) | 薄膜トランジスタ | |
| JPS60153549U (ja) | 半導体装置 | |
| JPS60151152U (ja) | ラテラル型トランジスタ | |
| JPS5860951U (ja) | 半導体装置 | |
| JPS6343456U (ja) | ||
| JPS59119047U (ja) | 高出力高周波トランジスタ | |
| JPS6312861U (ja) | ||
| JPS6022849U (ja) | プレ−ナ型半導体装置 | |
| JPS60151154U (ja) | トランジスタ |