JPS59188774A - グラフイツク情報の発生装置及びその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデータ処理装置及びその方法に関し、詳細には
プログラム可能ダラフインク・ジェネレータを有するマ
イクロプロセッサを基本にしたデータ・プロセッサ及び
プロセス方法に関する。

〔発明の背景〕

近年マイクロエレクトロニクスの分野の電子工業の発展
はめざましく、今日の市場において多く出回っている卓
上コンピュータは種々の計算能力を有している。この発
展は一般消費者用マイクロプロセッサすなわち本来非常
に小型のコンピュータについても言え、さらに電子レン
ジ制御から電子ゲームのような種々の消費製品でもそう
である。

現在、この新しい工業は確立されつつある。商業的に使
用できるマイクロプロセッサ、たとえばＭＯ３Ｔｅｃｈ
ｎｏｌｏｇｙ　Ｉｎｃ、製の部品番号ＭＣ８６５０００
マイクロ・コンピュータを基にした家庭用又は（小規模
の）ビジネス用の能率的な小型データ処理装置が一般に
行き渡っている。これらマイクロプロセッサデータ処理
装置はユニットに伴うソフトウェア（プログラミング）
、つマリプログラムされたインストラクション、チェッ
クリストの貸借光１通信リストの分類や書き換えからゲ
ームに至るまでのソフトウェアに基づき、用いる人の様
々な使い方に適用できるようになっている。

データ・プロセッサ・システムにより出力される情報は
、ある種のプリンタすなわちビデオディスプレイ装置を
介して見る人に提供てれる。プリンタは半永久的な形態
の情報を与えるという利点を有する。ディスプレイ装置
は、この装置がオンの間のみ情報をディスプレイするが
、ビデオ・ディスプレイ装置の重要な利点は、世間のほ
とんどがテレビ受信機の形態の装置を有していることで
ろる。このようにすでにテレビ受信機が保有はれている
ので、マイクロプロセッサをベースにしたデータ処理装
置には多くの潜在的買手があり、よって装置と人とのコ
ミニケーションは簡単に行なえる。従って、すべてとは
言わないがほとんどのマイクロ・コンピュータ・データ
処理装置は、ラスター走査型ビデオ装置（すなわちテレ
ビ受信機）と結合するように構成嘔れる。

昨今のマイクロ・コンピュータ装置は、細部においては
非常に簡単になっているが、全体のオペレーションとし
てみるときわめて複雑になっている。これらマイクロ・
コンピュータは、多くの簡単なオペレーションを行なう
ことにより、比較的複雑な仕事ができる。このように、
ゲームや数の計算のようなデータを処理する時、マイク
ロ・コンピュータは実際かなりの数のこれら簡単なオペ
レーションを行う。このデータ処理機能に加えて、マイ
クロ・コンピュータはビデオ・ディスプレイ装置への情
報伝送を有効に制御しなければならず、これには、どん
な情報をディスプレイするか、及び、情報をどのように
ディスプレイするかも含まれる。それ故、マイクロ・コ
ンピュータはこれら２つの機能、すなわち、データ処理
及び情報ディスプレイ制御の間で、そのオペレーション
時間を共有しなければならない。一方の機能がマイクロ
・コンピュータ装置に時間のかかる要求をすると、他方
の機能がこれの犠牲となる。

その結果、多くのマイクロプロセッサをベースにしたデ
ータ処理装置は、複雑な仕事の結果をユーザに与えるの
に、いく分速度が落ちる。この問題を軽減するためいく
つかの試みが行なわれてきた。しかしながらその結果は
十分満足のいくものではなかった。たとえば１つの解決
法に、比較的複雑でないマイクロ・コンピュータにより
実行されるタスクを保持するものがある。より簡単なタ
スクを行なうのに必要とされるオペレーションの数はよ
り少く、従って短時間になる。しかし、あいにくこの解
決法はマイクロプロセッサ及び装置の処理能力をかなり
制限してしまう。時間問題に対する他の解決法は、マイ
クロプロセッサの規模を増加することでおる。これは、
マイクロプロセッサが動作できるデータ・ワードの犬き
て（たとえば、ピント数）を増加することである。たと
えば、マイクロプロセッサが８−ビット・データ・ワー
ドを処理するように構成でれている場合（大抵の現在使
用できるマイクロプロセッサがそうであるように）、マ
イクロプロセッサは１２又は１６−ビット・ワードを処
理できるように作られる。

しかしながら、マイクロプロセッサにより処理はれるワ
ードの大きさが増加すると、マイクロプロセッサは、通
常これに比例して複雑で高価となりかつ大きくなってし
まう。現在用いられている大規模、シングルチップのプ
ログラム可能なマイクロプロセッサの現在の利点、すな
わちノくワフルで安価で使用しやすいという利点は九わ
れでしまう。

〔発明の概要〕

本発明は、インストラクション・リストの実行が可能で
プログラム可能なオブジェクト・グラフインク・ジェネ
レータを有する、マイクロプロセッサを基本にしたデー
タ、処理装置から成り、ここで上記インストラクション
は、どのグラフィック情報がいかにしてビデオ・ディス
プレイ装置にディスプレイされるかを指示するものでめ
る。

本発明のデータ処理装置は、マイクロプロセッサ、メモ
リ装置、オブジェクト・グラフインク・ジェネレータ、
及び、装置の各構成要素を相互結合するデータバス及び
アドレスバスを備えたシステムバスとから成る。オブジ
ェクト・グラフィック・ジェネレータは、どのグラフィ
ックが発生されるか及びグラフインクがどのようにデイ
スプレィはれるかを指示するディスプレイ・インストラ
クションのために、メモリ装置を順次アクセスするのに
適している。このディスプレイ・インストラクションの
指示のもとで、オブジェクト・グラフィック・ジェネレ
ータは、付加メモリ装置アクセスを実行して記憶された
グラフィック情報を得る。このグラフィック情報は予定
特性のビデオ情報に変換される。ビデオ情報は、好まし
くはテレビ受信機のような情報をディスプレイするディ
スプレイ装置に送られる。

オブジェクト・グラフィック・ジェネレータは、アドレ
シング信号を発生するメモリ・アドレシング装置、イン
ストラクション・レジスタ、制御装置、一時グラフィッ
ク記憶装置、及び、可動オブジェクト・ジェネレータ装
置とを含む。アドレシング装置は、各々アドレス信号を
発生できる４つのカウンタ回路を含む。ディスプレイ・
リスト・カウンタは、メモリ装置からのディスプレイ・
リスト・インストラクションを連続してアクセスするの
に用いられるアドレス信号を発生する。メモリ走査カウ
ンタは、オブジェクト・グラフィック・ジェネレータ制
御装置の管理と制御の下で、ディスフレイ装置へ送られ
るグラフィック情報ヲ含むメモリ場所の連続的に配列さ
れたス）　ＩＪングをアクセスするためのアドレス信号
を発生する。キャラクタ・アドレシング信号は、メモリ
場所の選択されたブロックに含壕れているグラフィック
情報をメモリ装置からディスプレイ装置へ送るため、ア
ドレシング信号を出力する。メモリ場所の各ブロックは
、アルファニュメリッ゛り・キャラクタ又は同様のオブ
ジェクト用のグラフインク情報を含んでいる。最後に、
可動オブジェクト・カウンタは、可動オブジェクト・グ
ラフインク・ジェネレータへ送られかつ一時的に記憶さ
れる可動オブジェクト・グラフィックをアクセスするた
め、アドレス信号を出力する。

可動オブジェクト・ジェネレータ装置は、可動オブジェ
クトがディスプレイ装置にディスプレイされるべき水平
位置を決定するため及びグラフィック情報をディスプレ
イ装置に送るだめの水平位置回路及びグラフインク伝送
回路とを含んでいる。

グラフィック情報は、オブジェクト・ビデオを含む垂直
列としてグラフィック情報が示されるように、可動オブ
ジェクト・ジェネレータを介してディスプレイ装置へ送
られる。列のディスプレイの水平位置は、マイクロプロ
セッサから可動オブジェクト・ジェネレータに送られる
位置情報により決定てれる。列すなわちオブジェクトの
水平移動は、マイクロプロセッサからの新しい位置情報
を受取ることにより行なわれる。ディスプレイされる可
動オブジェクトの垂直移動は、メモリ装置に記憶された
列グラフィック情報で新しい場所にオブジェクト・グラ
フインク情報を消去しかつ書き直すことによりマイクロ
プロセッサにより行なわれる。

本発明の他の実施例は、複数のオーディオ・サウンドを
発生できるオーディオ・ジェネレータを含む。オーディ
オ・ジェネレータは、多環式カウンタ、Ｎ分割（ｄｉｖ
ｉｄｓ−ｂｙ−Ｎ）カウンタ、及び、４つのオーディオ
制御装置とを含む。多項カウンタは、広帯域周波数を有
する信号を出力する。Ｎ分割カウンタは、周期パルス列
を発生し、その周波数はマイクロプロセッサにより選択
される。オーディオ制御装置は、オーディオ・トランス
デユーサ（スピーカ）装置にどの信号すなわち周波数の
内容及び犬き烙が送られるかを選択する。

本発明は多くの利点を有する。先づ、プログラム可能な
グラフィック・ジェネレータにより、マイクロプロセッ
サは、グラフインク発生責任からのがれる。グラフィッ
ク・ジェネレータが、今グラフインク情報を求めてメモ
リ装置をアクセスし、ディスプレイ用グラフィックをフ
ォーマットしかつアクセスされたグラフィック情報をデ
ィスプレイ装置へ送るタスクを引受けるから、マイクロ
プロセッサにはデータ処理機能を行なうためより長い時
間が与えられる。

本発明による利点は、式らに可動オブジェクト発生にも
見られる。可動オブジェクト・ジェネレータは、グラフ
ィック情報の水平場所を決定することのみを必要とする
ので、水平位置回路のみが必要とされる。すなわち垂直
位置回路を省略できる。従って可動オブジェクトの垂直
ディメンションは用いられる回路により制限されない。

オブジェクト・グラフィック情報が垂直列を発生するた
めのグラフィック情報中に配置されるので、オブジェク
トの垂直寸法はディスプレイの垂直高さによりのみ制限
でれる。

〔実施例〕

第１図は、本発明のデータ処理システムの構成装置を示
す。

システム１０は、コンソール１２．プリンタ１４゜小型
フロッピーディスク１５．カセット周辺装置１６、ゲー
ム制御袋！（ジョイスティック）１Ｂ。

ディスプレイ装！（好ましくは通常のテレビ受信機）　
２２　ヲ含す。コンソール１２は、ディスプレイ装置２
２のテレビ・アンテナ端子（図示せず）に、ライン２０
でテレビ・チャンネルの１つに相当する適当なラジオ周
波数信号を接続する。

システム１０は、オペレーションの２つの基本モードを
有する。第１モードではシステム１０はプログラム可能
なはん用コンピュータとして働き、第２モードではシス
テム１０はビデオゲーム装置として働くものである。第
１モードにおいて、パーソナル・ホーム・データ処理シ
ステムは、多くの情報管理タスクのために用いられるよ
うになっている。たとえば、適当なプログラミングを用
いてシステムは、チェックブックをバランスすること、
食事のプラン、資産や在庫有価証券の管理、家族や友人
の郵便リストを保持する等のタスクを行なう。これらタ
スクは、システムの情報管理能力のほんのいくつかにす
ぎない。その上、音響とともにディスプレイ装置にテキ
スト及び図表をディスプレイすることにより、種々の相
互教育材料を提供できる。キーボード２４とディスプレ
イ装置２２を用いて、ユーザとシステム間の対話が行な
える。このモードでシステム１０を動作する一方、ユー
ザは１つ又はそれ以上の周辺装置１４〜１６を用いて情
報を記憶又は探すことができる。

ディスプレイ装置２２は、ユーザに、系統だでて表わさ
れたグラフインク情報（代表的にはアルファニュメリン
ク・ディスプレイ）を与える。この情報は、伝達ライン
２０を経てコンソール１２に含まれる電子装置によって
、ディスプレイ装置２２に伝送される。

第２基本モードにおいて、システム１０はビデオゲーム
装置として動作され、１人又はそれ以上のプレーヤーに
よってプレイされるゲームを提供する。コンソール１２
は、ユーザがディスプレイ装置２２上に見ることのでき
るディスプレイ・オブジェクトを発生するに必要な回路
を有している。

ディスプレイ・オブジェクトのいくつかは、ユーザによ
るプレーヤー・コンソール１８の操作に応じて、動かし
たり加減できるものであり、これらを以後“可動オブジ
ェクト°′と呼ぶ。他のオブジェクトは、たとえば、ア
ルファニュメリツク（アルファベットと数字）グラフイ
ンク、境界線等の比較的固定したものである。これら後
述のオブジェクトを以後“プレイフィールド・オブジェ
クト′と呼ぶ。

ディスプレイ装置２２は、複数の連続的に走査される水
平ラインに沿ってスクリーンを横切る映像形成ビームを
用いているタイプのラスク走査ディスプレイである。ビ
ームの動きは、水平及び垂直帰線区間を形成する信号を
含む通常の水平及び垂直同期信号によって、コンソール
１２が供給するビデオ・データに同期される。

上述のオペレーションの２つの基本モード間の選択は、
システム１０に適当なプログラムを与えることにより行
なわれる。これは２つの方法で行なわれる。最初に、あ
るプログラムがららかしめ作られて、たとえばディスク
装置１５又はカセット装置１６に記憶される。コンソー
ル１２の電子回路は、ユーザが記憶された情報を呼び出
せるのに十分なレジデント・インストラクションを含む
メモリを有しており、それによってコンソール１２に位
置するランダム・アクセス・メモリ（ＲＡＭ）・セクシ
ョンに、要求されたオペレーティング・プログラムをロ
ードする。

一方、オペレーティング・モードの選択は、要求された
オペレーティング・プログラムを含むリード・オンリー
・メモリ（ＲＯＭ）・カートリッジをシステム１０に与
えることにより行なわれる。第・２図にはコンソール１
２の取りはずし可能な上部分３０を取りはずしてＲＯＭ
カートリッジ３３を収容するための収容部分３２が示さ
れている。をらニ、コンソール１２には、システム１０
のメモリを拡大するだめの付加メモリ・パンケージ３６
を収容するメモリ収容部分３４が設けられている。

コンソール１２の１つ又は両収容部分３２に挿入された
ＲＯＭカートリッジ３３に含まれているプログラムに従
って、システム１０はプログラム可能なはん用コンピュ
ータ・システム又はビデオ・ゲーム装置として用いられ
る。

システム１０のブロック図が第３図に示されている。シ
ステムのコンソール１２に含まれている部分（第３図の
点線部分）は、マイクロプロセッサ装置（ＭＰＵ）　４
０　、メモリ装置４２．オブジェクト・グラフィック４
４．オーディオ・ジェネレータ４６２周辺インターフェ
ース装置５０を含んでいる。さらに、コンソール１２は
、オブジェクト・グラフィック・ジェネレータからの色
、輝度及び合成同期情報を受信しかつ組合わすビデオ合
計装置（ｓｕｍｍｅｒ）　５２を含み、Ｒ，Ｆ、モジュ
レータ５４に送られる合成信号を生ずる。Ｒ，Ｆ、モジ
ュレータは、又オーディオ・ジェネレータ４６によって
発生されたオーディオ信号を受信し、かつ、グラフィッ
ク及びオーディオ情報を含む適当な無線周波信号を作り
、この信号を信号ライン２０を経てディスプレイ装置２
２に送る。

ＭＰＵ４０　　、メモリ装置４２．ジェネレータ４４゜
４６及び周辺インターフェース装置５０は、双方向に伝
達するデータバス６０及びアドレスバス６２によって相
互接続されており、それら間で直接データやインストラ
クションを伝送できるようになっている。バス６０．６
２に結合された各装置は、制御セクションを含み、デー
タ・バッファ・レジスタ、選択用アドレス・デコーディ
ング回路、及び、装置の制御・情報利用などに必要な他
の回路素子を含む。これら制御セクションの詳細につい
ては後述する。後述されている種々のクロック信号を含
むタイミング信号は、タイミング装置５８により発生さ
れて必要に応じて用いるためコンソール１２内の種々の
装置に送られる。

メモリ装置４２は、ＲＯＭカートリッジ３３と付加メモ
リパッケージ３６とを含むＲＯＭ型及びＲＡＭ型の両メ
モリを含む。メモリ装置は、最大６４にキャラクタをメ
モリできる。各キャラクタは、１バイト（８ビツト）で
ある。それ故、最大メモリ能力に対して十分なアドレシ
ング能力を与えるため、アドレスバス６２は１６ビツト
幅を有する。むろんデータバス６０は、８ビツト幅であ
る。

ＭＰｕ　４０　　とオブジェクト・グラフインク・ジェ
ネレータ４４は双方とも、メモリ装置４２をアクセスす
ることができる。しかしながら、これらの装置によ・つ
て同時にメモリをアクセスするのを避けるため、メモリ
・アクセス・プライオリティ（優先順位）は、オブジェ
クト・グラフィック・ジェネレータに与えられる。これ
は次のように行なわれる。ジェネレータ４４によるメモ
リ読出しサイクルに先だって、ＨＡＬＴコマンドがライ
ン６４でＭＰＵ４０に伝達される。このラインに現われ
る信号は、すぐ後に続くメモリ・サイクル・タイム中、
ＭＰＵ４０がメモリ装置４２をアクセスするのを妨げる
ものである。

データ及びアドレスバス６０　、６２又ＨＡＬＴライン
６４に加えて、インタラブド（割込み）・バス６６によ
り、オブジェクト・グラフインク・ジェネレータ４４と
周辺インターフェイス装置５０とをＭＰＵ４０に接続す
る。インクラット・バス６６は、インタラブド要求をＭ
ＰＵ４０に伝達し、割込みの発生を示すか又はＭＰＵ４
０がある動作を行なうことを要求する。たとえば、イン
タラブド信号は、周辺インターフェイス装置５０によっ
てインタラブド・バス６６を経てＭＰＵ４０へ伝達され
、周辺装置１４〜１６の１つからの情報が受信てれたこ
とを示す。このインタラブド信号は、適当なバッファ・
レジスタで使用され得る。一方、周辺装置５０によって
発生された信号は、ＭＰＵ４０へ伝達てれ、周辺インタ
ーフェイス装置５０から周辺装置１４〜１６の１つへの
データ伝送が終ったことを示す。その上、周辺インター
フェイス装置５０は、ＭＰＵ４０へインクラブド信号を
伝達して、キーボード・スイッチ２４の１つが押でれた
ことを示し、かつ押をれたスイッチの情報はＭＰＵ４０
によってサンプリングするのに使用できることを示す。

オブジェクト・グラフィック・ジェネレータ４４からイ
ンタラブド・バス６６によって伝達きれたインタラブド
信号は、ビデオ・ブランク・タイムの状態に関する情報
又は他のディスプレイ・タイミング情報をＭＰＵ４０に
与える。

コンソール１２と周辺装置１４〜１６間での情報転送は
、周辺インターフェース装置５０の通常の管理のもとで
、７リアルＩ１０バスγ０により、行なわれる。以下の
説明で明らかなように、情報はバス７０によって、多く
の選択モード、データ・レートで伝達でれる。

（２）オブジェクト・グラフィック・ジェネレータ第４
Ａ及び４Ｂ図にはオブジェクト・グラフィック・ジェネ
レータ４４が示されており、これにはプレイフィールド
・オブジェクト・ジェネレータ４４Ａ（第４Ａ図示）と
可動オブジェクト・ジェネレータ４４Ｂ（第４Ｂ図示）
とが含まれる。プレイフィールド・オブジェクト・ジェ
ネレータ４４Ａは、アドレス・デコード装置８０を経て
アドレスバス６２に接続てれている。アドレス・デコー
ド装置８０は、あるカウンタとデータ・レジスタとが、
データバス６０若しくはアドレスバス６２から情報を受
は取ること又はバス６０若しくは６２へ情報を出すこと
を選択的に可能とするに適当な信号を、認識し、デコー
ドし、かつ発生するのに必要な論理回路を含んでいる。

第４Ａ図のプレイフィールド・オブジェクト・ジェネレ
ータ４４Ａの１つの機能は、メモリ装置４２からオブジ
ェクト・グラフィック・ジェネレータ４４へのビデオ・
グラフィック情報の転送を含む多くのキャラクタ発生負
担をＭＰＵ４０から軽減することである。従って、プレ
イフィールド・オブジェクト・ジェネレータ４４Ａは、
プログラム可能で、ダイレクト・メモリ・アクセス（７
Ａ）　　・オペレーションを行なう、すなわち、ＭＰＵ
４０による介入なしでメモリ装置４２からオブジェクト
・グラフインク・ジェネレータ４４ヘゲラフイツク情報
を転送する能力を含んでいる。このよりなｌオペレーシ
ョンは、メモリ装置４２に記憶されていて、グラフィッ
ク発生中プレイフィールド・オブジェクト・ジェネレー
タ４４Ａにより連続的にアクセスされる１セツトのイン
ストラクションにより指示される。これらＤＭＡオペレ
ーションに必要なアドレスは、３つの相互排他源の１つ
、すなわちディスプレイ・リスト・カウンタ８２、メモ
リ・スキャン・カウンタ８４、又は、可動オブジェクト
ＤＭＡカウンタ８６から得られる。実施例では、各カウ
ンタ８２，８４．８６はマルチビット・バッファ・ラン
チを含み、これはアドレスの最上位ビット（ＭＳＢｓ）
とともに、アドレスの残部（これはプリセット可能なデ
ィジタル・カウンタ・セクションに含まれる）を保持す
る。各カウンタ・セクションは、順次アドレス能力を備
えている。

ディスプレイ・リスト・カウンタ８２は、メモリ装置４
２の記憶場所をアクセスするアドレス信号を供給し、メ
モリ装置４２は、インストラクションの一連のリストを
含んでいる。このインストラクションは、グラフインク
情報が、（メモリ装置４２の）どこに記憶されているか
、及び、それがどのように且何時ディスプレイてれるか
を表わす情報を、プレイフィールド・オブジェクト・ジ
ェネレータ４４Ａに与える。各インストラクションは、
それがデコードされる間、一時的に保持される８ピツト
・インストラクション・（バッファ）レジスタ８８に、
データバス６０を経て転送される。インストラクション
・レジスタ８８の内容は、レジスタ出力ライン９２によ
りＤＭＡ制御装置９０に供給される。ＤＭＡ制御装置９
０は、インストラクショング及び制御信号を発生する。

以下に述べるように、各インストラクションは、ディス
プレイ装置２２上に見えるように、グラフィック情報の
１つ又はそれ以上の水平ラインを発生させる。新しいイ
ンストラクションは、インストラクション・レジスタ８
８に現在保持されているインストラクションによってそ
の発生がコマンドてれているグラフインク情報の水平ラ
インが終了するまで、メモリ装置４２からフェッチでれ
ることはない。従って、各インストラクションによって
、すなわちこれに応じて、発生式れる水平ラインの数は
計数てれなければならない。これはラインカウンタ９６
によって行なわれる。発生されるべきプレイフィールド
・ディスプレイの水平ラインの正確な数を表わす情報は
、インストラクションの４ビツト部分に含まれている。

この情報はＲＯＭ９４に送られ、ＲＯＭ９４は、この４
ビツト部分を、発生されるべきラインの実際の数に変換
する。ライン・カウンタ９６によって生じたライン・カ
ウンタは、ライン・カウンタの内容をＲＯＭ９４によっ
て供給される総数（発生てれるべきライン数）と比較す
るディジタル比較回路９８に供給される。ライン９６の
カウントが、発生されるべきライン数と等しい場合、最
終（ラスト）ライン信号が、比較回路９８によって作ら
れて信号ライン１００によりＤＭＡ制御装置９０に送ら
れる。それによって、イ仏制御装置９０は、インストラ
クション・レジスタ８８に現在保持されているインスト
ラクションがその目的にかなったことを、−また新しい
インストラクションがメモリ装置４２から７エツチサレ
、インストラクションレジスタ８８に転送されるべきこ
とを知らてれる。

第４Ａ図において、一対のバンファレジスタ１０２．１
０４は、データバス６０に接続をれている。

Ｈ−スクロール・レジスタ１０２．！：Ｖ−スクロール
・レジスタ１０４は、水平、垂直スクローリング中用い
られる情報を保持する。レジスタ１０２に含まれる水平
スクロール情報は、信号ライン１０５によりＤＭＡ制御
装置９０に伝達される。■−スクロール・レジスタ１０
４に含まれる情報は、マルチプレクサ回路１０８に送ら
れ、マルチプレクサ回路はラインカウンタ９６をプリセ
ントするためこのカウンタ９６に■−スクロール情報を
送る。

プレイフィールド・オブジェクトを発生するのに用いら
れるグラフィック情報は、２種の構成の一方の構成でメ
モリ装置４２に記憶される。第１の構成では、グラフイ
ンク情報は、多くの順次配置された８ビツト・バイトに
含まれている。これらの８ビツト・バイトは、各水平ラ
インのアクティブ走査中、プレイフィールド・オブジェ
クト・ジェネレータ４４Ａによって、一度に１バイト直
接的にアクセスてれる。第２の構成では、グラフィック
情報は、順次配置された８ビツト・′バイトのキャラク
タ・ブロックに含はれている。この各ブロックは、代表
的にはアルファニュメリツク・キャラクタ又は同様のデ
ィスプレイ・オブジェクト用のグラフインク情報を含ん
でいる。各ブロックの１バイトは、連続水平走査中、プ
レイフィールド・オブジェクト・ジェネレータ４４Ａに
転送される。この後者の構成は、必要な時キャラクタ用
グラフィック情報を呼出すと、同じキャラクタをどのデ
ィスプレイ・フィールド中でも何度も発生できるのでよ
り融通性がある。この後者の特徴をフルに生かすため、
キャラクタ・グラフィック情報のブロックは、メモリ装
置４２のキャラクタ・ブロックを含む部分を示すキャラ
クタ・ベース部分と、メモリの部分において特定のキャ
ラクタ・ブロックを示すキャラクタ・ネーム部）分と、
キャラクタ・ブロックの特定バイトを選択するラインカ
ウンタ９６とから形成妊れるアドレスを用いて、メモリ
装置４２からアクセスされる。

このようにプレイフィールド・オブジェクト。

ジェネレータは、キャラクタ・ブロック・アドレスのネ
ーム部分及びベース部分を保持するためのキャラクタ・
ネーム・レジスタ１１０とキャラクタ・ベース・レジス
タ１１２とを有する。後述するように、アクティブ走査
中メモリ走査カウンタ８４は、メモリ装置４２をアクセ
スするために、キャラクタ・アドレスのキャラクタ・ネ
ーム部分を得べく順次アドレス信号を供給する。キャラ
クタ・ネーム部分は、キャラクタ・ネーム・レジスタ１
１０に転送される。キャラクタネームレジスタの内容は
、キャラクタ・ベース・レジスタ１１２およびラインカ
ウンタ９６の内容と結合されてメモリ装置４２をアクセ
スしてグラフィック情報を求める。

第１水平ラインのアクティブ走査中キャラクタ・ネーム
・レジスタ１１０に連続的に転送される（上述のように
グラフィック情報を得るために用いられる）情報は、予
定数の連続するラインで用いられる。このようにメモリ
がラインごとにアクセスはれるのでなく、第１ライン中
に得られる情報は、ディスプレイＲＡＭ１１４に記憶さ
れ、かつ、そこから連続的にアクセスされ、さらに、キ
ャラクタやオブジェクトの水平ブロックの連続する水平
ラインを発生するためキャラクタ・ネーム・レジスタ１
１０に転送される。

グラフインク情報は、２つの信号源の１つから出力され
たアドレス信号を用いて、メモリ装置４２から得られて
プレイフィールド・オブジェクト・ジェネレータ４４Ａ
に送られる。アドレス信号は、メモリ走査カウンタ８４
から発生され、又は、キャラクタ・ベース・レジスタ１
１２、キャラクタ・ネーム・レジスタ１１０及びライン
カウンタ９６から発生される。どちらの場合も、グラフ
インク情報は、アクティブ水平ライン走査中１度に１バ
イトだけ転送される。

以下に詳細に述べるように、１つの水平ラインにディス
プレイされるグラフインク情報が、１つ又はそれ以上の
すぐ次のラインにディスプレイされるべき時がある。そ
のような場合、第１水平ライン用のグラフインク情報は
、ＲＡＭアドレスカワンタ１１６により指定された連続
した場所でアクセスできるように、ディスプレイＲＡＭ
１１４に一時記憶される。すぐ次のライン用のグラスイ
ンク情報がディスプレイＲＡＭ１１４から得られ、それ
によってＭＰＵ４０が利用できるようにメモリ装置４２
をフリーにしておく。

メモリ装置４２の種々のメモリ場所に置かれたブロック
からのグラフィック情報が、アクセスされる場合、それ
は、キャラクタ・ネーム・レジスタ１１０に引き続いて
転送される情報で、かつ、多くの引き続くライン用に用
いられる記憶されたグラフィック情報のアドレスの一部
として用いられる情報である。この場合、アドレス情報
の各バイトがキャラクタ・ネーム・レジスタ１１０　Ｋ
転送されると、このバイトはディスプレイＲＡＭＩ　１
４に送られて一時記憶はれる。第１水平ラインにすぐ続
く水平ライン中、アドレス情報はディスプレイＲＡＭ１
１４からキャラクタ・レジスタ１１０に転送てれる。

グラフィック情報をアクセスするためのアドレス信号を
送る前記方法のどちらかを用いて、グラフィック情報は
、マルチプレックス１２０に送られ、かつ、そこを経て
プレイフィールド・グラフィック・シフトレジスタ１２
２に送られる。グラフィック情報が、メモリ走査カウン
タ８４により出力されたアドレス信号に応じてメモリ装
置４２から得られる場合、グラフインク情報は、下記の
ようにＤＭＡ制御装置９０の管理と制御の下で、プレイ
フィールド・グラフィック・シフトレジスタ１２２に転
送される。グラフィック情報の各バイトは、データバス
６０を経てそれが一時的に記憶されるディスプレイＲＡ
Ｍ１１４に最初送られる。グラフィック情報は、直ちに
ディスプレイＲＡＭ１１４がら、マルチプレクサ１２０
を経てプレイフィールド・グラフィック・シフトレジス
タ１２２に伝達される。

アドレス情報がディスプレイＲＡＭ１１４に一時的に記
憶される場合、メモリ装置４２がらのグラフィック情報
の転送は、次の通りである。ディスプレイされるべきグ
ラフィックの列の第１水平ライン中、メモリ走査カウン
タ８４は、キャラクタ・ネーム・レジスタ１１０に転送
されるべきアドレス情報のメモリ場所の順次アドレス信
号を供給する。

このようなアドレス情報の各バイトは、データバス６０
を経て、この情報が一時的に記憶されるディスプレイＲ
ＡＭ１１４に伝達される。たった今記憶されたバイトは
、ディスプレイＲＡＭ１１４から読み出されてキャラク
タ・ネーム・レジスタ１１０に転送される。キャラクタ
・ベース・レジスタ１１２とキャラクタ・ネームレジス
タ１１０とラインカウンタ９６の内容によシ形成された
アドレス信号は、アドレスバス６２に供給されてメモリ
装置４２からグラフィック情報をアクセスするのに用い
られる。このようにアクセスされたグラフィック情報は
、データバス６０を経てマルチプレクサ１２０に伝達さ
れ、そこを経てさらにプレイフィールド・グラフィック
・シフトレジスタ１２２に伝達される。

グラフィック情報はこの第１ラインにすぐ続く水平ライ
ン中同様にして転送きれるが、キャラクタ・ネーム・レ
ジスタ１１０に伝達されるアドレス情報はディスプレイ
ＲＡＩＪ１１１４から得られる。

このようにプレイフィールド・グラフィック・シフトレ
ジスタ１２２に転送されたグラフィック情報は、レジス
タ制御装置１２１により供給されるクロック信号に応じ
て、プレイフィールド・エンコード論理装置１２４に伝
達される。タイミング装置５８から２ＣＬＫ信号（約７
．２ＭＨｚ）を受信したレジスタ制御装置１２１は、Ｄ
ＭＡ制御装置９０の管理のもとで、この２ＣＬＫ信号又
は２ＣＬＫ信号の３つの２分割の１つ（すなわち、はぼ
３．６ＭＨｚの２ＣＬＫ、／２すなわちＣＬＫ信号、又
はほぼ１．８．ＭＨｚのＣＬＫ／２信号、又はほぼ０．
９ＭＨｚのＣＬＫ／４信号）をプレイフィールド・グラ
フインク・シフトレジスタ１２２に伝達する。４つの信
号２ＣＬＫ、　ＣＬＫ、　ＣＬＫ／２　、　ＣＬＫ／４
の１つがプレイフィールド・グラフィック・シフトレジ
スタ１２２に伝達される場合、含まれているグラフィッ
ク情報は、そこからプレイフィールド・エンコード論理
装置１２４に、レジスタ制御装置１２１によりプレイフ
ィールド・グラフィック・シフトレジスタ１２２に供給
される各クロック・パルスごとに１ピント又は２ビツト
ずつシフトされる。これを以下に詳しく説明する。プレ
イフィールド・グラフィック・シフトレジスタから、そ
の内容が、一度に１ビツト送られる場合、その情報は信
号ライン１２３ａを経てプレイフィールド・エンコード
論理装置１２４に送られる。この時、信号ライン１２３
ｂは論理ゼロに保持されている。プレイフィールド・グ
ラフインク・シフトレジスタから、その内容が、一度に
２ビツト送られる場合には、信号ライン１２３ａと１２
３ｂの両方が用いられる。

以下に述べるように、これらシフトオペレーションの一
方か他方かの選択は、インストラクション・レジスタ８
８が受信するインストラクションに応じてＤＭＡ制御装
置９０により発生される管理信号により行なわれる。信
号ライン１２３ａと１２３ｂの情報信号に応じて、プレ
イフィールド・エンコード論理装置は、４つの信号ライ
ンＰＦＯ、ＰＦｌ　、ＰＦ２・ＰＦ３の１つを選択し、
ビデオ情報をオブジェクト・グラフインク・ジェネレー
タ４４の可動オブジェクト、ジェネレータ４４Ｂ（第４
Ｂ図）に伝達する。以下に述べるように選択された信号
ラインＰＦＯ〜ＰＦ３とそこに現われる情報は、ディス
プレイ装置２２（第３図）にディスプレイされるプレイ
フィールド・オブジェクトに対応する８つの輝度値の１
つと１６のカラー値の１つとを選択するのに用いられる
。

第４Ｂ図は、プレイフィールド・オブジェクト・ジェネ
レータ４４Ａとともに第３図示のオブジェクト・グラフ
インク・ジェネレータ４４を構成する可動オブジェクト
・ジェネレータ４４Ｂを示している。本実施例では、８
つの可動オブジェクトを発生することができる。ディス
プレイ装置２２にディスプレイされる時これら可動オブ
ジェクトの相対水平位置及び水平位置は、プレーヤ・コ
ンソール１８又はキーボード及びコンソール・スイッチ
２４からのユーザによシ発生てれる入力信号に応じて変
えることができる。８つの可動オブジェクトの４つは、
システム１０がゲーム・モードにある場合、プレーヤ・
オブジェクトでラシ、残りの４つの可動オブジェクトは
ミサイル・オブジェクトで、プレーヤ・オブジェクトの
各々に１つのミサイル・オブジェクトが対応する。

各プレーヤ・オブジェクト用のグラフィック情報は、メ
モリ装置４２（第３図）に記憶されかつ多くの順次オー
ダーでれるバイトに含まれる。ここで、各バイトは、デ
ィスプレイ装置２２の水平ライン走査の少くとも各１つ
に対応する。同様に、各ミサイル・オブジェクト用のグ
ラフィック情報は、メモリ装置４２に記憶された多くの
順次オーダーされるバイトに記憶されるが、各バイトは
、各ミサイル・オブジェクト用のグラフィック情報の２
つのビットを含んでいる。可動オブジェクト・ジェネレ
ータ４４Ｂは、各プレーヤ・オブジェクトに対応するグ
ラフィック情報の順次オーダーされるバイトを、ディス
プレイ装置２２のディスプレイ・スクリーン（図示せず
）に図示（ｍａｐ）する。

グラフインク情報のこの図示（ｍａｐｐｉｎｇ）は、垂
直コラムとして表われる。同様にして、ミサイル・オブ
ジェクト・グラフィック情報が、ディスプレイてれる。

各垂直コラムがディスプレイ装置２２によりディスプレ
イされるべき水平位置は、プレーヤ・コンソール１８又
はキーボード及びコンソール・スイッチ２４によυ与え
られる情報信号に応じて、ＭＰＵ４０によって計算され
る。ＭＰＵ４０は、各可動オブジェクト用の水平位置情
報を可動オブジェクト・ジェネレータ４４Ｂに供給する
。この水平位置情報は、アクティブ水平ライン時間中、
正しい時刻に可動オブジェクト・グラフィック情報をデ
ィスプレイ装置２２に有効に伝達するのに用いられる。

これは以下に詳細に述べられている。

第４Ｂ図には、可動オブジェクト・ジェネレータ４４Ｂ
が、複数の接続素子により、データノくス６０に接続さ
れているのが示されている。データノくス６０は、最初
８つの可動オブジェクト位置（）＜ソファ）レジスタ１
４０の各々に接続される。各レジスタ１４０は、そこに
ＭＰＵ４０から転送され、ディスプレイ装置２２にディ
スプレイされるべき対応オブジェクトの水平位置を表わ
す情報を、一時的に記憶する。各位置レジスタ１４０の
内容は、８つの信号ライン１４４の対応するラインを経
て、８つのディジタル比較器１４２の対応する比較器に
伝達される。シンク（ｓｙｎｃ）・ジェネレータ装置１
４６により発生された水平カウント信号も、信号ライン
１４８を経て比較器１４２に伝達される。

シンク・ジェネレータ装置１４６は、入力端子１５０に
おいて、タイミング装置５８（第３図）により与えられ
た２ＣＬＫ信号を受信する。シンク・ジェネレータ装置
１４６は直列に接続された複数の通常のデジタル・カウ
ンタを含み、このカウンタはタイミング装置５８により
発生された２　ＣＬＫ信号をカウントし、水平および垂
直のシンク信号を作る。水平および垂直のシンク信号は
、結合はれて複合シンクを作る。水平及び垂直のシンク
・カウンタは、結合論理回路から成る通常のデコード回
路に接続され可動オブジェクト・ジェネレータ４４Ｂの
種々の論理装置及び回路構成のタイミングをと９かつ制
御をするのに用いられる予定の水平及び垂直（Ｈ−カウ
ント及びＶ−カウント）信号を発生する。

第４Ｂ図において、データノ（ス６０は、８つの通常の
並列−直列グラフィック・シフトレジスタ１５２に接続
されている。グラフィック・シフトレジスタ１５２の４
つは、４つのプレーヤ・オブジェクト・グラフインク情
報で、各々の大きさは８ビツトである。残りの４つのグ
ラフインク・シフトレジスタ１５２は、２ピントの大き
さで、ミサイル・オブジェクト・グラフィック情報用で
ある。これらグラフインク・レジスタ１５２はデータノ
くス６０から並列にグラフインク情報を受は取り、その
情報を直列ビデオ信号に変換する。４つのプレーヤ・グ
ラフィック・シフトレジスタ１５２の各々からのビデオ
信号は、４つの信号ライン１５４＆の各々に現われる。

信号ライン１５４ａはプレーヤ・グラフィック・シフト
レジスタ１５２の各々に対応し、同様に４つの信号ライ
ン１５４ｂの１つはミサイル・グラフインク・シフトレ
ジスタ１５２０１つに対応する。

グラフインク・レジスタ制御装置１５６は、８つのグラ
フインク・レジスタ１５２の選択でれた１つに供給でれ
るシフト・パルスを、信号ライン１５８に発生する。シ
フト・パルスが受信石れると、シフトレジスタ１５２は
その内容をその対応ビデオ信号ライン１５４ａ又は１５
４ｂに順次シフトする。

信号ライン１４８の水平カウント信号（ディスフ。

レイ装置２２を走査する電子ビームの水平位置に対応ス
る）が、位置レジスタ１４０のどれかの水平位置情報に
等しい場合、シフトレジスタ・コマンド信号が、適当な
比較器１４２によりレジスタ制御装置１５６に伝達され
る。次いで、レジスタ制御装置１５６ハ、シフトパルス
を対応するグラフインク・レジスタ１５２に供給し、選
択式れたグラフィック・レジスタは、その内容を信号ラ
イン１５４ａ（プレーヤ・グラフィックの場合）又は１
５４ｂ（ミサイル・グラフィックの場合）の１つに順次
供給する。

グラフインク・レジスタ１５２に含まれているグラフィ
ック情報は、ビデオ・データに変換烙れて信号ライン１
５４ａ　−１５４ｂで衝突検出装置１６４と優先エンコ
ーダ１６６とに伝達される。また衝突検出装置１６４と
優先エンコーダ１６６Ｋ、プレイフィールド・グラフイ
ンクが、信号ラインＰＦＯ−ＰＦ３を経て供給される。

８つのビデオ信号ライン１５４＆および１５４ｂと、４
つのプレイフィールド・グラフィック・ビデオ信号ライ
ンＰＦＯ−ＰＦ３とは、どれか２つのラインでのビデオ
・データの同時発生を検出する衝突検出装置１６４によ
り、互いに比較される。このようにして可動オブジェク
トのいずれか間の衝突や可動オブジェクトとプレイフィ
ールド・オブジェクトのいずれか間の衝突が検出される
。このような衝突が検出された場合、衝突を表わす信号
は、１６個の４−ピット・バッファ・レジスタ１６５の
１つに伝達される。このレジスタに、前記信号は、ＭＰ
Ｕ４０によってアクセスされるまで、一時的に記憶され
る。

可動オブジェクトの１つが、他の可動オブジェクト又は
プレイフィールド・オブジェクトに重なるような場合、
優先エンコーダ１６６は、同時に発生するオブジェクト
のどちらが他のオブジェクトの上に現われる（すなわち
他のオブジェクトの前にディスプレイ装置２２に現われ
る）かを決定する。このように可動オブジェクト（たと
えば飛行機）は、まるでそれらがプレイフィールド・オ
ブジェクト（たとえば雲）の背後に移動し、それらによ
って消去されるが、他のものの前面に現われるようにな
っている。この決定は、ＭＰＵ４０によシデータバス６
０を経て優先レジスタ１６８に送られる情報に応じて行
なわれる。優先レジスタ１６８は、他のレジスタ同様デ
ータバス６０に接続はれているが、以下に述べるように
、レジスタ選択装置２００により発生されたレジスタ選
択信号に応じて情報を受信する。

プレーヤ・オブジェクトとそれに対応するミサイル・オ
ブジェクト間では、このよう々決定は必要ない。すなわ
ち、プレーヤ・オブジェクトとそれに対応するミサイル
・オブジェクトは、通常互いに間隔があけられているか
らである。逆に言って、以下に詳細に記載するように、
プレーヤ・オブジェクトとそれに対応するミサイル・オ
ブジェクトは、たとえそれらが重々つでも区別−する必
要がないので同じ色で同じ輝度特性を有している。

従って、４つのプレーヤ・グラフィック信号ライン１５
４ａの各々は、ＯＲゲート１７０によりそれと対応する
ミサイル・グラフインク・ライン１５４ｂとＯＲ結合で
れている。ゲート１７０により行なわれる論理ＯＲ結合
により、４つのライン１７２を経て優先エンコード１６
６に伝達烙れる。

優先エンコード１６６は、そこに供給てれる８つの入力
ライン（すなわち、４つのプレイフィールド・グラフイ
ンク・ラインＰＦＯ−ＰＦ３と４つの可動オブジェクト
・グラフインク・ライン１７２）をモニタし、ラインの
どれにグラフインク・ビデオが現われるかにより、前記
エンコード１６６は、ライン１７２又はＰＦＯ−ＰＦ３
の１つだけを選択して相互排他エンコーダ出カライン１
−８を経て色−輝度選択装置１７８に伝達する。よって
優先エンコーダは、２つ又はそれ以上の同時発生オブジ
ェクト・ビデオのどれをディスプレイすべきかを決定す
る。グラフィック情報が優先エンコーダ１６６に供給き
れない場合、又はＰＦＯ信号ラインのみがアクティブな
場合、エンコーダ出カライン１はアクティブとなり色−
輝度情報を選択する。

色−輝度レジスタ選択装置１７８は８つの色−輝度（バ
ッファ）レジスタ１７６の１つを選択するように働く。

各色−輝度レジスタ１７６は、ＭＰＵ４０によってデー
タバス６０を経て送られてきた情報、すなわち、ディス
プレイ装置２２にディスプレイされるオブジェクトの輝
度（８つの選択し得ルレベルを与える３ビツト）及び色
（１６の選択し得る色を与える４ピツト）を表わす情報
を含んでいる。

色−輝度レジスタ選択装置１７８により選択でれた色−
輝度レジスタ１７６は、レジスタ選択装置１７Ｂによっ
て（周知の方法により）アナログ電圧レベルに変換され
るべき輝度を表わす３ビツト部分を有している。この電
圧レベル（輝度）は、輝度ライン１８０を経てビデオ合
計装置５２に伝達てれ、最終的にはＲ，Ｆ、モジュＶ−
夕５４（第３図）を経てディスプレイ装置２２に送られ
る。

色を表わす選択されたレジスタ１７６の４ビツトの内容
は、装置１７８により４つの信号ライン１８４を経て遅
延ラインタップ選択装置１８２に伝達芒れる。タップ選
択装置１８２は、４−１６デコーダである。信号ライン
１８４に現われる情報は、タップ選択装置１８２の１６
の相互排他出力ライン１８６０１つを選択する。

アナログ・ディレィ・ライン回路１９０は、タイミング
装置５８（第３図）により発生芒れた色クロック信号を
、入力端子１９１で受信する。遅延ライン回路１９０は
、多くの周知アナログ遅延装置を含み、入力端子１９１
で受信した信号の相対位相シフトを行なう。位相をシフ
トチれた信号は、遅延ライン回路１９０の１６の出力ラ
イン１９２に現われる。各出力ラインは、色クロックや
他の出力ラインに関して、予定量だけシフトされた位相
の信号を有している。これら出力ライン１９２はＮ０ゲ
ート１９４に供給される。各出力ライン１９２は、タッ
プ選択出力ライン１８６の対応する１つとＡＮＤ接続さ
れており、よって位相シフトされた信号の１つを選択す
る。これらの仄ゲート１９４は、ＯＲゲ−ト１９６に接
続され、続いて、選択きれた信号をビデオ合計装置５２
に送る。色信号は、ライン１８０に現われる輝度信号と
シンク・ジェネレータ１４６によって発生された合成シ
ンク信号と組み合わされて複合ディスプレイ信号を形成
し、この信号はＲ，Ｆ、モジュレータ５４と端子ライン
２０とを経てディスプレイ装置２２に送られる。

ＭＰＵ４０から可動オブジェクト・ジェネレータに送ら
れる情報は、レジスタ選択装置２００によって管理され
る。通常、選択でれるべきレジスタを示すアドレスは、
アドレスバス６２からレジスタ選択装置２００へ接続さ
れ、そこでアドレスがデコードでれる。選択装置２００
ば、デコードされたアドレスとＭＰＵ４０からの読出し
一書込み（Ｒ／’Ｗ）信号とを結合して、データを、選
択てれたレジスタへ書込み又はレジスタから読み出す。

たとえば、Ｒ７Ｗ信号の第１バイナリ・レベルで指定さ
れる“書込み″コマンドの場合、データバス６２のアド
レスにより指定されたレジスタ（たとえば水平位置レジ
スタ１４０の１つ）は、レジスタ選択装置２００によっ
て、データバス６０に存在する情報を、’Ｒ／Ｗ信号が
そのま１である間、受信しかつ記憶するようにされる。

又、第２バイナリレベルの〜實信号によって指定でれる
“読出し″′コマンドの場合、選択されたレジスタ（た
とえば１６個の衝突検出レジスタ１６５の１つ）の内容
は、データバス６０によりＭＰＵ４０に送られる。

グラフィック情報は、前述のようにＭＰＬＪ　４０によ
って及びＭＰＵ４０　とは無関係に、プレイフィールド
・オブジェクト・ジェネレータにより各グラフインク・
レジスタ１５２に転送される。一般に、ＭＰＵ４０　と
は無関係の場合は次のとおりに行なわれる。水平帰線消
去期間それぞれの中に、プレイフィールド・ジェネレー
タがメモリ装置４２がらグラフィック・レジスタ１５２
に、グラフインク情報の転送を行なうために、５つの予
定の期間が設定されている。この期間のうちの４・っは
、４つのプレーヤ・レジスタへグラフインク・データを
転送するだめのもので、残りの１つの期間では、４つの
２−ビット・ミサイル・グラフィック・レジ予タヘ並列
に１−バイト（８ビツト）の転送が行なわれる。ＤＭＡ
制御装置９０（第４Ａ図）は、シンク・ジェネレータ装
置４６からのデコードされた水平カウント情報に対して
、ＨＡＬＴ信号をＭＰＵ４０とＤＭＡレジスタ選択論理
装置２０２とに供給する。ＨＡＬＴ信号は、メモリ装置
４２のすぐ次のメモリ・丈イクル時間にプレイフィール
ド・オブジェクト・ジェネレータによるフェッチが行な
われることを、ＭＰＵ４０に知らせる。従って、可動オ
ブジェクト・ジェネレータのＤＭＡレジスタ選択論理装
置２０２は、）ＩＡＬＴコマンドを水平カウンタ（Ｈ−
カウンタ）デコード信号と組み合わせて用い、前記の予
定の期間に対応するレジスタがデータバス６０に現われ
る情報を受は入れることができるようにする。その後Ｄ
ＭＡ制御装置９０は、可動オブジェクトＤＭＡカウンタ
８６の内容をアドレスバス６２に供給し、かつ、メモリ
装置４２に読出シコマンドを出すことにより、メモリ“
フェッチ′″ルーチンを開始する。それによりメモリ装
置４２は、アドレスバス６２に現われるアドレスにより
示てれるメモリ場所の内容を、データバス６０に送る。

同時に、ＤＭＡレジスタ選択論理装置２０２は、５つの
選択ラインの１つに信号を発生し、それをＯＲ論理装置
２０４を経て選択てれたグラフインク・レジスタ１５２
に送り、選択てれたグラフインク・レジスタはデータバ
ス６０に現われる情報を受は入れて一時的に記憶する。

（３）オーディオ・ジェネレータ 第５図は、本発明のオーディオ・ジェネレータ４６を示
している。オーディオ・ジェネレータは、たとえば、信
号音のような多くの可聴音を発生するために用いられる
。このような音は、たとえば銃声、爆発音、モータ、ゴ
ング等の効果を出す。

オーディオ・ジェネレータ４６は、多項式カウンタ・セ
クション２１０１と、Ｎ分割（ｄｉｖｉｄｅ−ｂｙ−Ｎ
）カウンタ・セクション２１２と、オーディオ制御装置
２１４ａ　−２１４ｄと、データバス６０を経てＭＰＵ
４０によシ情報が供給きれる８ピント・データ・レジス
タ２１６トを含んでいる。データ・レジスタ２１６の内
容はオーディオ・ジェネレータ４６にょυ発生されるべ
き特定のオーディオを選択するのに用いられる。

多項式カウンタセクション２１０は３つの多項式カワン
タ２２０　、２２２　、２２４を含み、これらは各々４
゜１７．５段階多項弐カクンタで、各々ノイズジェネレ
ータとして用いられる。各カウンタは、タイミング装置
５８（第３図）によシ入力端子２２６へ供給式れるＣＬ
Ｋ／２信号（約１．８ＭＨｚ　）により駆動てれる。各
カウンタ２２０　、２２２　、２２４は、各々ゲート２
２０ａ、２２２ａ、２２４ａ　　を含むフィードバック
ルーズを有する。各カウンタは、本質的には、ゲー）　
２２０ａ−２２４ａに接続でれた２段階を伴ったシフト
レジスタである。好ましくはゲート２２０ａ　−２２４
ａに接続をれるべき前記段階は、カウンタが最大数のカ
ウント段階２−１を得るように選択σれる。ここでＮは
カウンタ段階の数である。たとえば４一段階カウンタ２
２０は最終の２段階が用いられるのに対して、５一段階
カウンタ２２４は最終と第３（すなわち中間）段階が用
いられる。１７一段階カウンタ２２２では最終段階と最
終段階から第５番目（すなわち１２番目）の段階がゲー
）　２２２ａに接続されている。さらに１７一段階多項
式カウンタ２２２は、レジスタ２１６のビットＤＩがバ
イナリ１０時、力２ンタ（シフトレジスタ）２２２の内
側段階の１つの入力へのゲー）　２２２ａの接続により
、フィードバック・ループを短かくするスイッチ２２２
ｂを、そのフィードバック・ループに有している。各多
項式カウンタの出力は、各オーディオ制御装置２１４ａ
　−２１４ｄに供給される。

Ｎ分割カウンタ・セクション２１２は、本質的に同一の
４つのＮ分割カウンタ回路２２６ａ　−２２６ｄを含ん
でいる。各回路は、Ｎ分割カウンタ２２Ｂを有し、この
カウンタ２２８０分割は、ＭＰＵ４０からの情報を受信
するためデータバス６０に接続てれた８−ビット・デー
タ・レジスタ２３０により制御される。各データ・レジ
スタ２３０は、それに対応するカウンタ２２８に接続さ
れて自己の内容を供給し、カウンタの最終周波数出力を
決定する。

各Ｎ分割カウンタ２２８を駆動するのに用いられるクロ
ック周波数は、選択スイッチ２３１ａ　−２３１ｄによ
り選択される。これらのスイッチは、レジスタ２１６の
出力Ｄ３　、　Ｄ４　、　Ｄ５　、　Ｄ６　のバイナリ
状態により制御をれる。たとえば回路２２６ａのＮ分割
カウンタ２２８は、（データ・レジスタ２１６のＤｏ　
とＤ３出力が論理ゼロの時）クロック入力ライン２３２
に供給されるクロック−Ａ（ＣＬＫ−Ａ）信号によって
駆動され得る。また、入力端子２２６のＣＬＫ／２信号
は、レジスタ２１６のＤ３出力が論理１の時、カウンタ
回路２２８を駆動するため選択でれる。本実施例では、
ＣＬＫ−Ａ信号は約６４ＫＨｚで、一方クロック−Ｂ、
（ＣＬＫ−Ｂ）信号は約１５ＫＨｚである。ＣＬＫ−Ａ
とＣＬＫ−Ｂ信号とは、タイミング装置５８（第３図）
から供給される。

各Ｎ分割回路２２６ａ　−２２６ｄの最終周波数出力は
、各々ライン２３６ａ　−２３６ｄを経て図示のように
１つ又はそれ以上のオーディオ制御装置２１４ａ　−２
１４ａに接続される。各オーディオ制御装置２１４ａ−
２１４ｄに供給される信号は、選択的に混合され、オー
ディオ信号ライン２１８を経てＲ，Ｆ、モジュレータ５
４（第３図）に送られる。各オーディオ制御装置の構造
と機能は、以下に詳細に記載てれている。

オーディオ・ジェネレータ４６は、アドレスバス６２と
Ｒ／Ｗ信号ラインの信号を入力として受信するアドレス
・デコード装置２３８を含んでいる。

アドレス・デコード装置゛２３８□は、アドレスをデコ
ードし、レジスタ選択装置２００が行なうのと同じよう
にデータバス６０からの情報の指定されたレジスタへの
転送を管理する。アドレス及ヒＲ／Ｗ信号はアドレス・
デコード装置２３８により用いられ、オーディオ・ジェ
ネレータのデータ・レジスタの１つ（たとえば８−ビッ
ト・データ・レジスタ２３０の１つ）を選択し、かつ、
選択されたレジスタは、データバス６０の情報を受信し
かつ記憶する。

第６図は、より詳細なオーディオ制御装置２１４ａを示
している。各オーディオ制御装置２１４ａ−２１４ｄの
構造は、本質的に等しいので、オーディオ制御装置２１
４ａの説明は、他のオーディオ制御装置にも適用できる
。もつとも、オーディオ制御装置２１４ｃと２１４ｄの
回路構造は、互いに等しいが、以下に指摘するように、
オーディオ制御装置２１４ａ　。

２１４ｂの構造とは少々異っている。

第６図のオーディオ制御装置２１４ａは、出力ライン２
４０ａ　−２４０ｈを有する８−ビットデータレジスタ
２４０を含んであり、前記ラインにより前記レジスタの
内容は種々の制御回路へ送られる。多項式カウンタ２２
０−２２４　（第５図）は、各々信号ライン２４２，２
４４，２４６により、オーディオ制御装置２１４ａに接
続されている。入力ライン２４２　、２４４は、２路選
択スイッチ２４８に接続され、−力信号ライン２４６は
、Ｄ−タイプ・フリップフロップ２５０のデータの）入
力に接続てれている。Ｎ分割回路２２６ａ（第５図）か
らのローパス・クロック周波数は、信号ライン２３６ａ
を経て、フリップフロップ２５０のクロック（Ｃ）入力
に供給される。フリップフロップ２５０のＱ出力は、２
路選択スイッチ２５４を経てかのゲート２５２に送られ
る。信号ライン２３６ａに現われるローパス・クロック
信号を他の入力として有するゲート２５２は、Ｄ−タイ
プ・フリップ７０ツブ２５６のクロック（Ｃ）入力に接
続される。フリップ７０ツブ２５６のデータの）入力は
、２路選択スイッチ２５８に接続てれている。

バイパス・クロックは、Ｎ分割回路２２６Ｃから信号ラ
イン２３６Ｃによりオーディオ制御装置２１４ａに送ら
れ、フリップ７０ツブ２６０のクロック（Ｃ）入力に送
られる。フリップフロップ２６０のデータの）入力は、
フリップ７０ツブ２５６のＱ出力に接続されている。フ
リップフロップ２６０のＱ出力は、ゲ−）　２６２，２
６４を経てボリューム制御回路に接続されている。ここ
がオーディオ制御装置２１４ａ、２１４ｂとオーディオ
制御装置２１４ｃ、２１４ｄとの相違点である。特にオ
ーディオ制御装置２１４ｃ、２１４ｄ　ハ、ノ・イパス
・クロック入力、フリップフロップ２６０　、ゲ−）　
２６２、又はスイッチ２６６を有していない。すなわち
、フリップフロップ２５６の出力（ロ）は、ゲート２６
４に直接送られる。

ゲート２６４は、ＭＯ８型トランジスタ２６８ａ　−２
６８ｄを駆動するＮ０ゲー）　２６６ａ　−２６６ｄか
ら成るボリューム制御回路に、接続されている。ボリュ
ーム制御回路は、振幅を制御するのに選択的に用いられ
るゲートと抵抗Ｒ，２Ｒ，４Ｒ，８Ｒの組合せを用いた
有効なディジタル−アナログコンバータであって、ディ
ジタル入力に応じてアナログ出力を腕ゲート２６６ａ　
−２６６ｄに供給する。選択は、信号ライン２４０ａ　
−２４０ｄを経てＡＮＤゲート２６６ａ−２６６ｄに伝
えられるデータ・レジスタ２４０の当該部分の内容に、
依存して行われる。

カウンタ２２０，２２２，２２４のような多項式カウン
タの出力は、非常に広帯域な周波数スペクトルを有し、
一般に“ホワイト″ノイズを供給する。最初にオーディ
オ制御装置２１４ａ　−２１４ｄは、ローノくス・フィ
ルタとして働き、オーディオ・ライン２１８に供給され
る信号の周波数内容を選択的に限定する。クリップフロ
ップ２５０，２５６に関連し信号ライン２３６ａに現わ
れるローパス・クロックは、入力ライン２４２，２４４
，２４６に現われる多項式カウンタ信号を、“サンプル
°′するように働く。客フリップフロップ２５０，２５
６の出力（Ｑ）は、サンプリング速度（すなわちローパ
ス・クロック）より速く変えることはできない。従って
フリッフロップによりゲート２６４に送られる周波数は
、ノリツブフロップがクロックされる速度により限定さ
れる。この速度はＮ分割回路２２６ａによって決定式れ
る。さらに、全オーディオ制御装置は、このローパス・
フィルタ機能を有し、オーディオ制御装置２１４ｂ−２
１４ｄのサンプリング速度はＮ分割カウンタ回路２２６
ｂ　−２２６ｄにより各々供給される。

ざらにオーディオ制御回路２１４ａ、２１４ｂは、フリ
ップフロップ２６０とゲート２６２とから成るバイパス
・フィルタを有している。フリップフロップ２５６のＱ
出力は、信号ライン２３６ｂに現われるバイパス・クロ
ック信号により決定される速度で、クリップフロップ２
６０によりサンプルされる。さらに、フリップ７０ツブ
２５６，２６０のＱ出力は、排他ＯＲゲート２６２に供
給でれる。クリップフロップ２６０のデータ（Ｄ）入力
に供給される信号がクロックＣＣ）入力に供給式れる信
号よりかなり速く変わる場合、ゲート２６２は、データ
入力（すなわちクリップフロップ２５６のＱ出力）を選
択スイッチ２６６に送る。しかしながら、フリップフロ
ップ２６０のクロック（Ｃ）入力に供給される信号が、
そのデータ（Ｄ）入力（すなわちフリップフロップ２５
６のＱ出力）に供給される信号より高い周波数の場合、
フリップフロップ２６０のＱ出力は、そのデータ（９）
入力に続く傾向にあり、排他ＯＲゲート２６２の両人力
はほとんど等しいので非常に少ない出力を出す。フリッ
プフロップ２６０の回路と排他ＯＲゲート２６２は、単
一のバイパスフィルタとして働き、ノイズを通す。前記
ノイズの最小周波数は、信号ライン２３６ｂに現われる
バイパス・クロック信号によりセットサれる。λ−−デ
ィオ制御装置２１４ａ、２１４ｂだけが、このようなＩ
・イパス・フィルタを有している。

各オーディオ制御装置２１４ａ　−２１４ｄ　（第５図
）により選択された信号は、４チヤンネル・オーディオ
・ライン２１８に送られる。４チヤンネル・オーディオ
・ライン２１８は、選択された信号をＲ，Ｆ。

モジュレータ５４（第３図）に送る。Ｒ，Ｆ’、モジュ
レータ５４は、複合ビデオ信号と茅−デイオ信号を受信
してラジオ周波数信号を形成し、ビデオ情報とオーディ
オ情報をディスプレイ装置２２に送る。前記信号がディ
スプレイ装置２２に送られると、オーディオ信号は、周
知方法でラジオ周波数から抽出されて通常のオーディオ
変換装置（たとえばスピーカー図示せず）に送られる。

オーディオ信号は、オーディオ変換装置（図示せず）に
より音に変換される。

（４）周辺インターフェース装置 第３図の周辺インターフェース装置５０は、ＭＰＵ４０
が情報信号を受信する準備ができるまで、プレーヤの制
御装置及びキーボードとコンソール・スイッチ、２４に
１９自己に送られる情報を、サンプルしかつ一時的にホ
ールドするように働く。

たとえばキーを押すことにより与えられる情報は、情報
が現在利用できる旨をＭＰＵ４０に知らせるのに周辺イ
ンターフェース装置を必要とする。従って、周辺インタ
ーフェース装置５０は、割込みバス６６を経てＭＰＵ４
Ｑに送られる割込み信号を発生する。その後ＭＰＵ４０
は、割込みルーチンを実行して割込みを行ない、かつ、
情報をホールドしている周辺インターフェース装置５０
の適当なバッファ・レジスタ（図示せず）を読む。

周辺インターフェース装置５０は、シリアル（Ｉｌｏ）
バスを経て周辺装置１４，１５．１６と周辺インターフ
ェース装置５０間で情報を転送するだめの論理回路を芒
らに含んでいる。

（５）メモリ装置 第７図は、メモリ装置４２０代表的な構成を示している
。アドレスは、アドレスバス６２によりメモリ装置に結
合されている。インストラクション又はデータは、デー
タバス６０を経てメモリ装置へ又はそこから転送される
。

メモリ装置４２は、リード・オンリー・メモリ（ＲＯＭ
）及びランダム・アクセス・メモリ（ＲＡＭ）の両方を
含むメモリ記憶セクション２８０を有している。一般的
には、上記のＲＯＭとＲＡＭ　　両タイプのメモリの一
部分が、システムに常駐している。

ＲＯＭタイプ・メモリの常駐部分は、ＲＯＭ場所２８２
に記憶されたオペレーティング・システム・インストラ
クションを含んでいる。これらオペレーティング・シス
テム・インストラクションは、周辺インターフェース装
置と、これに設けられた周辺装置１４−１６、または、
キーボード若しくはコンソール・スイッチ２４との間で
データを処理するのに必要々インストラクションを含ん
でいる。

この常駐ＲＯＭは、プログラムＲＯＭカートリッジ３３
（第２図）を補足し、このカートリッジ３３は、全シス
テムの特定の使用目的のためのオペレーティング・シス
テム・インストラクションを含んでいる。同様に、ＲＡ
Ｍセクション２８４は、ＲＡＭモジュール３６により補
足される常駐部分を有し、前記モジュール３６はメモリ
装置４２のメモリ容量を拡げるために加えられている。

でらに、これまで述べてきた種々の回路には、たとえば
、キャラクタ・ネーム及びベース・レジスタ１１０，１
１２　（第４Ａ図）、グラフィック・レジスタ１５２、
衝突検出レジスタ１６５（第４Ｂ図）及びオーディオ・
ジェネレータ４６の８−ビットデータレジスタ２１６，
２３０，２４０　（第５及び６図）のような多くのデー
タ・レジスタがある。ＭＰＵ４０からは、これらレジス
タは、あたかも特定の１６−ピント・アドレスにより各
々特定し得るメモリ装置４２の一部分のように見える。

それらのレジスタのいくつかはＭＰＵ４０からデータバ
ス６０により情報を受信でき、他はＭＰＵ４０により読
出され得、いくつかはデータバスを経てＭＰＵ４０から
情報を受信しかつＭＰＵ４０へ情報を転送できる。従っ
て、これらのレジスタは、メモリ装置４２の連続した各
メモリ場所のセクション２８１として第７図に示されて
いる。セクション２８１の各メモリ場所は、特定のアド
レスによυ％定できる。このようにＭＰＵ４０は、メモ
リ装置４２のセクション２８０へのデータの書込み及び
セクションからのデータの読出しと同様に、セクション
２８１のメモリ場所（すなわちレジスタ）への書込み（
メモリ場所へのデータの転送）又はメモリ場所からの読
出しくメモリ場所からのデータの転送）を行なう。

すなわちＭＰＵ４０によりアドレスバス６２に送られた
アドレスによってメモリ場所をアドレスし、■信号ライ
ン（第３図）により読出し又は書込みコマンドを送る。

メモリ装置４２のセクション２８０は、前述のようにＲ
ＯＭ及びＲＡＭ型メモリから成り、かつ、連続したメモ
リ場所のブロックすなわちグループに任意に分割でれて
関連したインストラクション、グラフインク又は他の情
報を順々に記憶する。たとえば、メモリ・ブロック２８
２から成るメモリ場所ハ、オペレーティング・プログラ
ム・インストラクションを含む。これらの場所は、一般
的には、ＭＰＵ４０によりアドレスされる。同様に、メ
モリ・ブロック２８４から成るメモリ場所は、ＤＭＡデ
ィスプレイ・インストラクションを記憶している。

すなわち、これらのインストラクションは、グラフィッ
ク・ジェネレータ４４のプレイフィールド・オブジェク
ト・ジェネレーター・セクションに用いられて、１フイ
ールドのディスプレイ・オブジェクト（すなわちキャラ
クタ等）を選択し、フォーマットし、かつ、ディスプレ
イ装置２２に送る。同様に、実際のグラフィック情報、
すなわち、プレイフィールド・オブジェクト・グラフィ
ック、可動オブジェクト・グラフィック及びキャラクタ
・グラフィックは、メモリ・ブロック２８６　、２８８
　。

２９０を各々形成している連続したメモリ場所へ記のメ
モリ場所をアドレスするのにプレイフィールド・ジェネ
レータによって用いられるキャラクタ・ネームのリスト
は、メモリ・ブロック２９２として表わされる連続した
メモリ場所に記憶されている。これらのメモリ場所は、
一般的には、ＭＰＵ４０によるのと同様にプレイフィー
ルド・オブジェクト・ジェネレータ（第４Ａ図）によっ
てアドレスされる。

メモリ装置４２の種々のＲＡＭメモリ場所すなわち種々
のデータ・レジスタは、情報をメモリ装置の特定の場所
へ又はこの場所から転送するため、通常の方法で操作さ
れる。たとえば１６ピント・アドレスがアドレスバス６
２にゲートされ、８ビツト・データ・ワードがデータバ
ス６０に送られ、かつＲ／Ｗ信号ラインが書込み状態に
置かれた場合、情報はメモリ装置４２に転送される。同
様に、読出シ（スなわち“フエツテパ）オペレーション
はほぼ同様に行なわれる。読出しが、オブジェクト・グ
ラフインク・ジェネレータ４４（すなわち、プレイフィ
ールド・オブジェクト・ジェネレータ）により行なわれ
るときは、この読出しにＨＡＬＴ信号ラインの信号が先
行して、ＭＰＵ４０により同時ニ読出しオペレーション
が起らないようにする。

（６）　　シリアル（Ｉｌｏ）データバス第３図に示す
周辺装置１４−１６と周辺インターフェース装置５０は
、シリアル（Ｉｌｏ）ノ（スフ０により相互に接続され
ている。このバスは、情報がこのバスにより各装置へ又
は装置から転送されるような可逆導通バスである。第８
図にさらに詳細に示すように、バスγ０は、特定の目的
のだめのいくつかの信号ワイヤから成る。ワイヤ３００
と３０２は、周辺装置からの割込み信号を周辺インター
フェース装置５０を経てＭＰＵ４０へ転送する。

信号ワイヤ３０４は、テープ１駆動モータ（図示せず）
を作動するため、モータ制御信号をカセット周辺装置１
６に送る。オーディオ信号ワイヤ３０６は、カセット周
辺装置１６からの電子オーディオ信号を周辺インターフ
ェース装置５０へ送る。

残りの信号ワイヤは、バス７０に接続でれた周辺インタ
ーフェース装置５０と周辺装置１４−１６間でディジタ
ル・データと状態情報を直列状態で、ＭＰＵ４０又は周
辺装置のどれかにより選択されたデータ速度（ボー）で
送る。特に、信号ワイヤ３０８は、第１バイナリ状態の
コマンド信号を周辺装置１４．１５に送り、シリアル（
Ｉｌｏ）バス７０のコマンド・データ情報の存在を周辺
装置１４゜１５に知らせる。信号ワイヤ３１０は、周辺
インターフェース装置５０と周辺装置１４−１６間で、
可逆データ・クロック信号を送る。信号ライン３１０に
より送られる可逆データ・クロック信号は、周辺装置１
４−１６で生じ、周辺インターフェース装置５０によっ
て送られる。信号ワイヤ３１２は、周辺装置１４−１６
からの直列データを周辺インターフェース装置５０に送
る。信号３１６の直列データを周辺装置１４−１６へ転
送する際に用いるため、信号ライン３１４は、データ・
クロック信号を周辺装置１４−１６へ送る。最後に、Ｒ
ＥＡＤＹ信号を周辺装置１４−１６へ送り、周辺インタ
ーフェース装置５０が周辺装置１４−１５からの情報を
受ける状態にあることを示す。

Ｂ、オブジェクト・グラフィック・ジエネレ−本発明を
十分に理解するため、オブジェクト・グラフインク・ジ
ェネレータ４４の動作のインストラクション・セントに
ついて先ず説明する。谷インストラクションはオペレー
ション・コード、いくつかのフラッグ・ビット、及び２
−ノくイト・アドレス（らるインストラクションからは
省略されている）から成り、これは、メモリの他の（デ
ィスプレイ・インストラクション又はグラフインク情報
を更に含む）セクションに、オブジェクト・グラフイン
ク・ジェネレータを直結するのに用いられる。これらイ
ンストラクションによりオブジェクト・グラフインク・
ジェネレータ４４は、ＭＰＵ４０に実質的に何ら依存せ
ずに、グラフインク情報を生じる。ディスプレイ・イン
ストラクションのオペレーション、アドレス・モート及
ヒクラフインク・ジェネレーイヨン・コードは、互いに
関連し、インストラクションがデコード妊れる時プレイ
フィールド・オブジェクト・ジェネレータのＤＭＡ制御
装置９０の主信号を構成する。

１、ディスプレイ・インストラクションディスプレイ・
インストラクションは、グラフインク・ジェネレータ４
４のみによって、作用されて実行される。これらは、マ
イクロプロセッサ・インストラクションではない。これ
らのインストラクションで適切にプログラムされると、
オブジェクト・グラフインク・ジェネレータ４４は、デ
ィスプレイ装置２２に表示のための所望のディスプレイ
・フォーマットを生じる。ライン、境界。

キャラクタ等のプレイフィールド・オブジェクトは、グ
ラフィック発生過程においてあったとしてもほんの少し
のＭＰＵ４０の介入で、ディスプレイ装置２２にディス
プレイされ得る。その結果、ＭＰＵ４０は、その通常の
オブジェクト・グラフインク発生の仕事から解放をれ他
の処理オペレーションを行なえる。

インストラクションは、１バイト又は３バイトである。

１バイト・インストラクションは、プレイフィールド・
オブジェクト・グラフインク情報がディスプレイ装置２
２によりディスプレイされる方法、モードを決定するの
に使用されるもので、代表的には、ディスプレイ・モー
ド制御インストラクションである。３バイト・インスト
ラクションハ、代表的には、１バイトのインストラクシ
ョンに、ジェネレータ４４が“ジャンプ″する他のリス
トのディスプレイ・インストラクションの場所、又は、
メモリ装置４２中のグラフィック情報の場所を、オブジ
ェクト・ジェネレータ４４に指定するアドレス情報の２
バイトが続いたものである。特定のインストラクション
が、インストラクション・レジスタ８８へ送られ、ＤＭ
Ａ制御装置９０（第４Ａ図）によりデコードてれると、
出力信号が発生されて、メモリ装置４２の予定のメモリ
場所からビデオ合計器５２へのグラフインク情報の選択
及び転送を制御する。その後この情報は、Ｒ，Ｆ。

モジュレータ５４によりディスプレイ装置２２へ送られ
る（第３図）。

インストラクションは、表１に示すように形成されてい
る。

Ａ、ディスプレイ・モード・インストラクション： これらインストラクションは、グラフィック情報がメモ
リ装置４２から（すなわちキャラクタ・ネームを用いて
間接的にアドレスすることにより又は直接的にアドレス
することにより）得られてプレイフィールド・オブジェ
クト・ジェネレータ（第４Ａ図）へ送られ更にディスプ
レイ装置２２へ送られるが、その方法を決定するもので
ある。

ディスプレイ・モード・インストラクションは、レジス
タ制御装置１２１によりグラフインク・シフトレジスタ
１２２に供給δれるクロック信号を選択し、それにより
グラフインク情報の水平ラインがディスプレイ装置２２
の多数水平ラインとしてディスプレイてれるか、又は、
グラフィック情報がグラフィック・レジスタ１２２から
プレイフィールド・エンコード論理回路１２４へ１度に
１ビット若しくは１度に２ビツト転送されるかする。イ
ンストラクション番号１は、１又はそれ以上の帰線消去
水平ラインを発生する。インストラクション番号２−９
は、メモリ装置４２からディスプレイ装置２２ヘゲラフ
イツク情報を直接送ることにより、プレイフィールド・
オブジェクトを発生する。インストラクション番号１０
−１５は、間接アドレス方法で、キャラクタ・ネームの
リストラ用いて、キャラクタの水平ブロックを発生する
。包含的なデータビットＤＯ−Ｄ３は、インストラクシ
ョンのオペレーション・コードを形成している。インス
トラクションの何れかのビット位置の［刈は、そのビッ
トが問題にされていないが又は他の用途を有するかを表
わしている。

インストラクション煮１ データ・ビット：　Ｄ７　ＤＳ　ＤＳ　Ｄ４　Ｄ３　Ｄ
２　ＤＩ　ＤＯＸＮＮＮＯ０００ 説　明：　このインストラクションは、ブランク・ビデ
オの１乃至８つの水平ラインを発生する。水平ラインの
数は、データ・ビットＤ４−Ｄ６によシ示される。（た
とえば０　（１ｆ）は１水平帰線消去ラインで、１１１
は８つの水平帰線消去ラインである）。各ラインの色と
輝度は、色−輝度レジスタに含ｌれる情報により決定さ
れる。色−輝度レジスタは、プレイフィールド・オブジ
ェクト・ジェネレータ４４Ａ　（ＩＥＪＡ図）から可動
オブジェクト・ジェネレータ４４Ｂ（第４Ｂ図）へ送ら
れるラインＰＦＯの信号により、選択される。プレイフ
ィールド・エンコード論理回路１２４（第４Ａ図）から
優先エンコーダ１６６（第４Ｂ図）へは、グラフィック
情報は送られない。この状態で、可動オブジェクト・グ
ラフィックがない場合、優先エンコーダ１６６は、その
出力９をして、発生てれるべきライン数に対応してバン
クグランド色−輝度レジスタ（レジスタ１１６の１つ）
を連続的に選択する状態にする。

インストラクション煮２ ｆ　−タ・ビット：Ｄ７　　Ｄ６　Ｄ５　Ｄ４　Ｄ３　
■以西ＸＸＸＸＩ　　１　１　１ 説　明、グラフインク情報は、メモリ装置４２（第３図
）からプレイフィールド・オブジェクト・ジェネレータ
のプレイフィールド・グラフインク・シフトレジスタ１
２２　（第４Ａ図）へ、水平ラインのアクティブ走査中
に１度に１バイト転送烙れる。その後情報は、シフトレ
ジスタから１度に１ビツトずつシフトチれ信号ライン１
２３ａのビデオ・データとして現われ、プレイフィール
ド・エンコード論理回路１２４から優先エンコーダへＰ
ＦＯ又はＰＦ１信号ラインを経てデータ・ビットの論理
状態に従って転送きれる。シフトレジスタへ送られるり
ｏツク信号は、２−ＣＩ、Ｋ（はぼ７．２ＭＨｚ　）で
ある。

インストラクション煮３ データ・ビット：工ｌヅ　μｓ　廻　卯　囚思　凶ＸＸ
ＸＸＩ　　１　１　０ 説　明：このインストラクションは、グラフィック・シ
フトレジスタ１２２がレジスタ制御装置１２１によりそ
こに供給されるＣＬＫを有していること及びグラフイン
ク情報がレジスタ１２２からＩＬに２ビツト転送てれる
ことを除いては、本質的には前述のインストラクション
煮１と同じである。このようにプレイフィールド・エン
コード論理回路１２４の４つの出力ラインＰＦＯ−ＰＦ
３のどれかがアクティブになる。

インストラクションＡ４ データ・ピント：　Ｄ７　Ｄ６　Ｄ５　Ｄ４　　Ｄ３　
　Ｄ２　　ＤＩ　　ＤＯＸ　　Ｘ　　Ｘ　　Ｘ　　１　
１　０　１説　８Ａ：１つの水平ラインすべてのための
グラフィック情報が、第１水平ラインの発生中にグラフ
ィック・シフトレジスタ１２２へ送られるように、ディ
スプレイＲＡＭＩ　１４に記憶されていることを除けば
、−−イ ンストラクション屋４は、インストラクション扁２とほ
ぼ同じである（す々わち、シフト・クロンクーＣＬＫ　
；データはシフトレジスタ１２２から１度に２ビツトシ
フトされる）。すぐ後に続く水平ライ；／は、ディスプ
レイＲＡＭに記憶されたグラフィックを用いて発生され
る。

インストラクション屋５ データ・ピッｌ−：Ｄ７　四　亜　聾　嬰　囚　甲　則
ＸＸＸＸｌ１００ 説　明：データを１度に１ビツト送ることを除けば、本
質的にインストラクションＡ２と同じである。

インストラクション屋６ データ・ビット：酊四　因　卵　競囚　世　四Ｘ　　Ｘ
　　Ｘ　　Ｘ　　Ｉ　　Ｄ　　１　１説　明：シフト・
クロック−ＣＬＫ　；データは、１度に１ビツトシフト
され、２つの連続水平ラインにディスプレイをれる。

インストラクション煮７ デーダビツ）：Ｄ７　　ヅ　μｓ尾廖　四辺　典Ｘ　　
Ｘ　　Ｘ　　Ｘ　　Ｉ　　０　１　０説　明：シフト・
クロック−ＣＬＫ／２　；データは、１度に２ピントシ
フトきれ、４つの連続ラインにディスプレイをれる。

インストラクション盃８ データ・ビット：　Ｄ７　　Ｄ６　　Ｄ５　　Ｄ４　　
Ｄ３　　Ｄ２　　ＤＩ　　Ｄ。

Ｘ　　Ｘ　　Ｘ　　Ｘ　　Ｉ　　Ｉ）　　０　１説　明
：シフト・クロツクニＣＬＫ／２　ｉデータは、１度に
１ビツトシフトをれ、４つの連続水平ラインにディスプ
レイされる。

インストラクション煮９ データ・ビット二Ｄ７　　Ｄ６　　Ｄ５　　Ｄ４　　Ｄ
３　Ｄ２　ＤＩ　　ＤＯｘ　　ｘ　　ｘ　　ｘ　　ｌ　
　＋）　　ｏ　　　。

説　明：シフト・クロンク＝ＣＬＫ／４ｉデータは、１
度に２ビツトシフトきれ、８つの水平連続ラインにディ
スプレイ烙れる。

インストラクションＡ１０ データ・ピット：　Ｄ７　Ｄ６　Ｄ５　Ｄ４　Ｄ３　Ｄ
２　ＤＩ　　Ｄ。

ＸＸＸＸ０　１　１　１ 説　明：これとこれに続くイン２トラクシヨン＆１】乃
至１５によｐ１インストラクション煮２−９と同様に、
メモリ装Ｒ４２からグラフインク・ジェネレータ４４に
転送でれるグラフインク情報は変換でれる。インストラ
クションＡ１０１５は、メモリ装置４２からグラフイン
ク情報を得るのに用いられる手順においては、前のイン
ストラクションとは異なる。本質的には、これとインス
トラクション１０−１５は、ディスプレイ装置２２にデ
ィスプレイきれるビデオの水平列（ｓｗａｔｈ）を発生
するのに用いられる。各水平列は２０又は４０キヤラク
タを含み、各キャラクタ列（ｓｗａｔｈ）は８，１０又
は１６の垂直ラインの高さである。さらに、これらイン
ストラクションは、（前述のインストラクション應２−
９と同様に）グラフィック・シフトレジスタ１２２（第
４Ａ図）に対してクロック速度を指定、し、かつ、情報
がレジスタ１２２からエンコード論理回路１２４へ１度
に１ピント又は２ピツ１送られるかどうかを指定する。

インストラクションＡＩＯ１５は、メモリ装置４２から
以下に述べる可逆アドレス構成を経てグラフィック情報
をアクセスする。インストラクション屋１０によ、？、
（１）グラフィック・シフトレジスタ１２２にＣＬＫ信
号を送シ、（２）レジスタ１２２から信号ライン１２３
ａを経て情報を一度に１ビット送り、（３）水平列（ｓ
ｗａｔｈ）当り２０キヤラクタを発生し、（４）各列に
対して１６の連続水平ラインをディスプレイし、（５）
グラフィック・ディスプレイの２つの連続水平ラインを
同じにする。（たとえば、一対のラインのうちの第２ラ
インは、第１ラインと同じグラフィックビデオを含む。

） インストラクション／ｉ１１ データ・ピット：　Ｄ７　　Ｄ６　Ｄ５　　Ｄ４　　Ｄ
３　　Ｄ２　Ｄｉ　　ＤＯＸＸＸＸＯ１１０ 説　明；このインストラクションは、グラフィック情報
のどの水平ラインも対罠なっていないことを除けば、イ
ンストラクション應１０と同じである。このインストラ
クションは、列（ｓｗａｔｈ）　ａす８−′：）の連続
水平ラインしか用いていない。

インストラクションＡ　１２ データ・ビット二ｙ　ヅ秒　卵　凶　凶嬰　凶Ｘ　　Ｘ
　　Ｘ　　Ｘ　　（）１　０　１説　明：シフト・クロ
ック＝　ＣＬＫ　；グラフィック情報は、グラフインク
・レジスタ１２２から１度に２ビツト送られる。各２つ
の連続水平ラインは同じである。１６の連続水平ライン
がディスプレイてれる。

データ・ピントニア四　鍾因聾囚　甲　邦Ｘ　　Ｘ　　
Ｘ　　Ｘ　　Ｏ１００ 説明：このインストラクションは、グラフィック情報の
どの水平ラインも重複になっていないことを除けば、イ
ンストラクション扁１２と同じである。８つの連続水平
ラインのみがディスプレイされる。

データ・ピット：舅摂　亜　熟線　凶艶　則Ｘ　　Ｘ　
　Ｘ　　Ｘ　　（ｌ　　Ｏ１１説　明：シフト・クロッ
ク＝　２ＣＬＫ　ｉグラフィック１青報は、１度に１ビ
ツトシフトされる。

１０連続水平ラインがディスプレイされる。

Ｘ　　Ｘ　　Ｘ　　Ｘ　　（ｌ　　０　１　　＋）説　
明：シフト・クロック＝　２ＣＬＫ　ｉグラフィック情
報は１度に１ビツトシフトされ、８連続水平ラインがデ
ィスプレイされる。

インストラクション＆１６ データ・ビット：Ｄ７　Ｄ６　　Ｄ５　Ｄ４　Ｄ３　Ｄ
２　　ＤＩ　　ＤＯＸ　　Ｘ　　Ｘ　　Ｘ　　０　０　
０　１説　明；これは３バイト・インストラクションで
ある。オペレーション・コードを含むバイトには、更に
２バイトが続き、この２バイトは、グラフインク・ジェ
ネレータ４４により実行てれるべき次の連続インストラ
クションを含む（メモリ装置４２の）メモリ場所のアド
レスを構成する。ＤＭＡ制御装置９０（第４Ａ図）によ
りデコード烙れる時、制御及びタイミング信号がそこか
ら出て、そのインストラクションに続く２つのバイトは
メモリ装置４２からディスプレイ・リスト・カワンタ８
２に送られる。

Ｃ，フラッグ・ビット いずれのインストラクションのデータ・ビットＤ７−Ｄ
４　モ、オペレーション・コード（データ・ビン）Ｄ３
−ＤＯ）により指定される動作に加えて、インストラク
ションのピッ）Ｄ７−Ｄ４の論理状態に従ってさらに別
の動作をとることを指示する。

フラッグ・ビットは、ブランク・インストラクション（
インストラクション煮１）と、ジャンプ・インストラク
ション（インストラクションＡ１６）では、無視されて
いる。

データ・ビットＤ４＝１ 説明：ディスプレイの水平スクローリングを開始する。

データ・ピントＤ５−１ 説明゛ディスプレイの垂直スクローリングを開始する。

データ・　ビットＤ６＝１ 説明゛ディスプレイ・モード・インストラクションＡ２
１５の１つが用いられる場合、このフラッグ・ビットは
、３バイト・インストラクションとしてのインストラク
ションを表わし、かつ、インストラクション・バイト（
フラッグ・ビットを含む）に連続して続く２バイトがメ
モリ走査カワンタ８４に送られることを表わす。ジャン
プ・インストラクション（インストラクション屓１６の
み）が用いられる場合、論理１（ＤＢ＝１．）は、ジャ
ンプが行なわれた後、メモリ装置４２からの次のインス
トラクションをインストラクション・レジスタ８８（第
４Ａ図）へ送る前に、次の垂直帰線消去期間の終了まで
オブジェクト・ジェネレータ４４が待つことを表わす。

データ・ビットＤ７二１ 説明ニゲラフインク・ジェネレータによシ発生される割
込みをエネーブルにする。

２、ディスプレイ・グラフインク発生 インストラクション・データ・ビットのこの概説に加え
て、オブジェクト・グラフィック・ジェネレータ４４に
より稲々のインストラクションに応じて発生されるグラ
フィックについてより詳細に説明する。

ａ、プレイフィールド・オブジェクト発生一般に、イン
ストラクション・セットに応じて、かつ、その管理下で
発生されるのは、プレイフィールド・オブジェクトだけ
である。インストラクションは、ディスプレイ装置２２
に送られるべきグラフインク情報がメモリ装置４２のど
こに配置されるか、又、転送がどのような方法で行なわ
れるか、又情報がいかにディスプレイ芒れるがを指令す
る。代表的には、プレイフィールド・オブジェクト（た
とえば、アルファベント、水平及び垂直ライン等）は、
２つの異なる方法の１つを用いて発生される。以下にオ
ブジェクト・グラフィック発生のこれら２つの方法は“
メモリマツプ″及び“キャラクタ′°ディスプレイ・モ
ードとして説明される。

本質的には１両ディスプレイ・モードは、メモリ装置４
２に記憶されるグラフインク情報゛を用いる。両ディス
プレイ・モードによりグラフィック情報は、メモリ装置
からプレイフィールド・ジェネレータ４４Ａに送られ、
プレイフィールド・ジェネレータにおいてプレイフィー
ルド・グラフインク・シフトレジスタ１２２（第４Ａ図
）により直列ビデオ情報に変換される。しかしながら、
グラフィック情報がメモリ装置４２からアクセスされる
方法において技術が異っているので、別々に説明する。

グラフインク情報は、たとえば、プレイフィールド・グ
ラフィック・ブロック２８６（第７図）のような連続ア
ドレス可能メモリ場所のブロックで、メモリ装置４２に
記憶される。第４Ａ図において、プレイフィールド・オ
ブジェクト・ジェネレータ・オペレーションＢ、ＭＰＵ
４０　　（第３図）カティスプレイ・リスト・カウンタ
８２に２−バイト（１６−ピント）アドレスを書込む時
開始する。

又ＭＰＵ４０は、ＤＭＡ制御レジスタ１０１に８ビツト
・データ・ワードを転送し、プレイフィールド・オブジ
ェクト・ジェネレータ４４Ａはエネーブルになり動作を
開始する。

ＭＰＵ４０によりディスプレイ・リスト・カウンタ８２
へ送られるデータは、第１インストラクシヨンを含む（
メモリ装置４２の）メモリ場所のアドレスである。一旦
プレイフィールド・オブジェクト・ジェネレータがエネ
ーブルされると、ＨＡＬＴ信号を発生するように制御及
びタイミング信号がＤＭＡ制御装置から出をれ、引きつ
づいて、読出しオペレーションが、ディスプレイ・リス
ト・カウンタ８２により出てれたアドレスで指定をれた
メモリ場所の内容を、データバス６０を経てインストラ
クション・レジスタ８８へ送る。代表的には、この第１
インストラクシヨンにより、多くの帰線消去水平ライン
（すなわちインストラクション煮１）が発生される。各
水平ラインが発生でれると、ラインカウンタ９６は、」
仏制御装置９０によりインクリメントされる。インスト
ラクションにより発生が指定てれた最後の水平ラインの
終了において、インストラクションのデータ・ピットＤ
６−Ｄ４とラインカウンタ９６間の比較が比較回路９８
により行われる。（データ・ピットＤ６−Ｄ４は、ＤＭ
Ａ制御装置９０からの信号の制御及び管理下で、マルチ
プレクサ（ＭＰＸ）　　９５を経て比較回路９８に送ら
れる。）比較回路９８はラスト・ライン信号を出力し、
この信号は信号ライン１００を経てＤＭＡ制御装置９０
へ送られる。最後に発生された水平ラインにすぐ続く水
平帰線消去区間中、ＤＭＡ制御装置９０は信号を発生し
、この信号は、ディスプレイ・リスト・カウンタ８２の
内容を１つだけインクリメントし、メモリ装置４２をア
ドレスし、丁度完了したブランク・インストラクション
に続く茨の順次インストラクションヲ得る。

代表的には、プレイフィールド・オブジェクト・インス
トラクションがディスプレイてれる場合、次のインスト
ラクションは、論理１にセントされたフラッグ・ピット
Ｄ６　を伴うインストラクション＆２−６のうちの１つ
である。そのインストラクションにより、２つのことが
指定される。ＤＭＡ制御装置９０は、インストラクショ
ンがインストラクションレジスタ８８にいつ送られ、か
つ、制御装置９０によりいクデコードされるかを認識し
始メル。（１）インストラクションは、メモリ装置４２
中で今送られたインストラクション・バイトのメモリ場
所にすぐ続くメモリ場所に配置されており、２つの付加
バイトを伴った３−バイト・インストラクションである
。（２）これら２つのバイトは、ディスプレイされるグ
ラフィック情報を含み、多くの他のメモリ場所が連続し
て続くメモリ場所を示している。一旦インストラクショ
ンが３−バイト、メモリマツプ・モード・インストラク
ションに決定式れると、ディスプレイ・リスト・カウン
タ８２は適切にインクリメントされ、そして、第１イン
ストラクシヨンに続くデータの２−バイトは、メモリ装
置４２からデータバス６ｏを経てメモリ走査カウンタ８
４へ連続して転送きれる。ディスプレイ・リスト・カウ
ンタのインクリメントを含む、２バイトの転送はＤＭＡ
制御装置９ｏにより発生された信号の制御と管理下で行
なわれ、またこの転送に先立って、ＨＡＬＴコマンドが
行なワレテいる。

メモリ走査カウンタ８４は、グラフィック・データを含
むバイトの一連のリストの第１のアドレスを含む。Ｄ！
ｖＩＡ制御装置９０は、メモリ走査カウンタ８４の内容
を（アドレスバス６２を経てメモリ装置４２に送られる
）アドレスとして用いて、メモリ読出しオペレーション
を開始する。そのようにアクセスされたインフォメーシ
ョンのバイトは、メモリ装置４２からデータバス６ｏを
経てディスプレイＲＡＭ１１４に送られ、このＲＡＭ１
１４に当該バイトが記憶される。同時に、ＤＭＡ制御装
置９゜の制御下で、情報は、マルチプレクサ１２０を経
てフｌ／イフィールド・グラフィック・シフトレジスタ
１２２に送られる。ＤＭＡ制御装置９０からの制御信号
に従って、レジスタ制御装置１２１は、シフトレジスタ
１２２へ送るため、４つのクロック信号の１つ（２ＣＬ
Ｋ、　ＣＬＫ、　ＣＬＫ／２　、又はＣＬＫ／４　′）
を選択する。

その後、グラフィック情報のバイトは、プレイフィール
ド・グラフィック・シフトレジスタ１２２からクロソク
アワトされ、かつ、信号ライン１２３ａ又は両信号ライ
ン１２３ａ、１２３ｂ　（１度に１又は２ビツトシフト
されるべきかどうかに依存する）を経てプレイフィール
ド・エンコード論理回路１２４へ送られる。プレイフィ
ールド・エンコード論理回路１２４で、そこに供給され
るピント又はバイトの状態に従って、４つの出力ライン
ＰＦＯ、ＰＦｌ　、　ＰＦ２又はＰＦ３の１つが活性化
される。

オペレーションは、次のように引き続き行なわれる。グ
ラフインク情報の一連に配列てれた複数のバイトは、メ
モリ装置４２からプレイフィールド・ジェネレータ４４
Ａに転送される。プレイフィールド・ジェネレータが各
バイトを受取ると、それはディスプレイＲＡＭ１１４（
各バイトが記憶される）を経てシフトレジスタ１２２に
配置され、そこで出力ラインＰＦＯ−ＰＦ３の１つに現
われるビデオ情報に変換される。このビデオ情報は優先
エンコーダ１４４（第４Ｂ図）に送られ、以下に詳細に
述べるように色−輝度レジスタ１７６の１つを選択する
のに用いられる。

実行はれているインストラクションが、メモリマツプ・
グラフインクの１つのラインだけを発生するインストラ
クション（たとえば、インストラクション屋２，３又は
５）の場合、新しいインストラクションは、完了した水
平ラインに続く水平帰線消去期間中インストラクション
・レジスタ８８に送られなければならない。一方、実行
でれているインストラクションが、ディスプレイの２，
４又は８ラインを必要とする場合（たとえばインストラ
クション扁４，６又は７−９）、ディスプレイＲＡＭ１
１４に現在含まれているグラフインク情報が用いられる
。この手順は第９図に示されている。

第４Ａ図及び第９図では、表■のインストラクション屋
８が実行きれていると仮定する。ざらにインストラクシ
ョンのフラッグ・ビット（Ｄ６）カ論理１に七ソｔｌれ
ていると仮定する。この論理１は、インストラクション
が３バイト・インストラクションで、２つの付加バイト
に、用いられるグラフィック情報のアドレスが含ぼれて
いることを示す。メモリ装置４２のセクション４２′に
配置てれているのは、多くの連続配列の１−バイト・メ
モリ場所で、このメモリ場所はメモリ場所３５０ａ−３
５０ｅを含み、各メモリ場所はグラフインク情報を含む
。インストラクションがインストラクション・レジスタ
８８に送られ、アドレスの２−バイトがメモリ走査カウ
ンタ８４に送られた後、プレイフィールド・オブジェク
ト・ジェネレータは、メモリ走査カウンタ８４により送
られたアドレス信号を用いて、メモリ装置４２の連続ア
クセスを開始スる。メモリセクション４２′のメモリ場
所の内容は、１度に１バイト、ディスプレイＲＡＭ１１
４に連続して送られ、かつ、そこに一時記憶される。

各バイトがディスプレイＲＡＭ１１４に送られると、バ
イトは、すぐ読出きれマルチプレクサ１２０を経てシフ
トレジスタ１２２に送られる。シフトレジスタ１２２は
、前述のように信号ライン１２３ａを経てプレイフィー
ルド論理回路１２４に情報を転送し、そこで第９図示の
コードを用いて出力ラインＰＦＯ又はＰＦｌの１つが選
択きれる。

グラフィック情報は、選択されたＰＦＯ又はＰＦ１ライ
ンにより特定された色−輝度値として、ディスプレイ装
置２２に現われる。一旦インストラクションの第１すな
わち最初の水平ライン３５４が完同様の配列で、ディス
プレイＲＡＭＩ　１４に記憶されたままとなる。次の３
つのライン３５６，３５８，３６０は、ディスプレイＲ
Ａ１１ｉｉ１１４からグラフインク情報を連続してアク
セスすることにより発生てれる。このように、ライン３
５６，３５８，３６０のアクティブ走査中、ディスプレ
イＲＡＭ１１４は、ＤＭＡ制御装置９０からの適当なタ
イミング及び制御信号に応じて、〜Ｗアクセス・カワン
タ１１６によりアドレス堰れる。

インストラクションにより発生される最終水平ライン３
６０の完了で、ラスト・ライン信号が比較回路９８によ
り発生され新しいインストラクションの７エツチを開始
する。

前述のように、インストラクション（インストラクショ
ン煮８）により、シフトレジスタ１２２から信号ライン
１２３ａを経てプレイフィールドンコード論理回路１２
４へ、グラフインクの各バイトが１度に１ビツトだけ送
られる。次に、エンコード論理回路１２４は、信号ライ
ンＰＦＯ又はＰＦｌを経て、グラフインクを優先エンコ
ーダ１６６ト衝突検出装置１６４（第４Ｂ図９へ送る。

ＰＦＯ又はＰＦｌのうち選択されるのは、信号ライン１
２３ａに現われる信号のバイナリ状態に依存する。４つ
の出力信号ライン１７２に可動オブジェクトを表わすグ
ラフィック情報がない時点を仮定すると、信号ラインＰ
ＦＯ又はＰＦｌに送られるプレイフィールドグラフイン
ク情報は、色−輝度レジスタ選択装置１７８のいずれか
を選択するのに用いられ、使用される色及び輝度の値を
得る。

第１０図は、プレイフィールド・グラフインク信号ライ
ンＰＦＯ　−　ＰＦ３に対応する色−輝度レジスタ１７
６ａ　−　１７６ｄを伴った、色−輝度選択装置１７８
の回路の１部を示している。第１０図は信号ラインＰＦ
Ｏ　−　ＰＦ３に用いられる選択論理回路のみを示して
いるが，可動オブジェクト・グラフィックやそれらに対
応する色−輝度レジスタ１７６用に、同じような論理回
路を用い得ることは明らかである。

第１０図の選択装置１７８は、レジスタ１７６ａ　−１
７６ｄの１つに含まれる色情報の４ピントを選択するの
に用いられるＡＮＤゲート３７２ａ　−　３７２ａを含
んでいる。同様に、各ＡＮＤゲー）　３７４ａ　−　３
７４ｄは、それぞれへ色−輝度レジスタ１７６ａ　−　
１７６ｄから送られる輝度情報の３ピントを有している
。簡単のために、第１０図に示されるＡＮＤゲート及び
ＯＲゲートは、個々のゲートとして表わされている。

しかしながら、当業者には明らかなように、前記側々の
ゲートは並列構成の多重ゲートでもよい。

たとえばＡＮＤゲート３７２ａが単一２−人力ＡＮＤゲ
ートとして表わをれているが、ＡＮＤゲート３７２ａは
４並列２ー人力ＡＮＤゲートでもある。これはかりゲー
）　３７２ｂ　−　３７２ｄにおいても同様である。

同様に、各瓜ゲート３７４ａ　−　３７４ｄは３並列２
人力に０ゲートである。各ＯＲゲート３７５ａ．３７５
ｂは同様に簡単化てれている。しかしながら、ＯＲゲー
ト３７５ａ，３７５ｂは、ＡＮＤゲート３７２ａ　−　
３７２ｄと３７４ａ　−　３７４ｄによって表わ芒れる
ような同様のエネープリング回路を経て、ブレイーヤ−
・ミサイル色−輝度レジスタ１７６ｅ　−　１７６ｈ　
（第１４図）からの情報を受ける。従って、ＯＲゲー）
　３７５ａは４並列８ー人力ＯＲゲートで、一方ＯＲゲ
ー）　３７６ｂは３並列８ー人力ＯＲゲートである。

瓜ゲー）　３７２ａ　−　３７２ｄは、色−輝度レジス
タの１つの４ビツト色情報をＯＲゲート３７５ａに選択
的に送り、その後４信号ライン１８４の色情報を遅延ラ
インタップ選択回路１８２に送る。同様に、ＮＯゲート
３７４ａ　−　３７４ａは、レジスタ１７６ａ−１７６
ｄの１つの輝度値を示す３ビツト内容をＯＲゲート３７
５ｂに選択的に送り、そこから３−ビット・ディジタル
−アナログ変換器（ＤＡＣ）３７６に送る。

ＤＡＣ３７６は３ビツト情報を電圧レベルに変換し、信
号ライン１８０を経てビデオ合計器５２に送る。

優先エンコーダ出カラインｌ−８の１つだけがいつでも
アクティブである。優先エンコーダ出カライン１−８の
何れがアクティブかは、受けとる情報に依存する。たと
えば、プレイフィールド・グラフィック信号ラインＰＦ
Ｏ　−　ＰＦＩのいずれかの情報により、優先エンコー
ダ出力１−４の１つがアクティブになる。次に、アクテ
ィブな優先エンコーダ出力は、ＮＯゲート３７２ａ　−
　３７２ｄを経て、どの色−輝度レジスタ１７６ａ　−
　１７６ｄの４−ビット部分（色情報を含む）が４信号
ライン１８４で遅延ラインタップ選択回路１８２に送ら
れるかを選択する。同様に、色−輝度レジスタ１γ６の
１つの３−ビット部分（輝度情報を含む）は、ＤＡＣ３
７６に送られ、信号ライン１８０に供給される輝度を表
わす電圧レベルに変換される。

プレイフィールド・グラフィック・ラインは、各々優先
エンコーダ出カライン１−４に対応する。

このように、第４Ａ図、第４Ｂ図、第９図、第１０図に
おいて、グラフィック情報が、グラフインク・シフトレ
ジスタ１２２から１度に１ピント送られる場合、プレイ
フィールド・グラフインク・ラインＰＦＯ又はＰＦｌの
１つが、アクティブになる。次に（再び、可動グラフィ
ック情報がないと仮定する）、信号ラインＰＦＯ又はＰ
Ｆｌに各々対応する優先エンコーダ１６６の出力ライン
１−２は、祁ゲ−）　３７２ａ、３７４ａ又は３７２ｂ
　、３７４ｂをエネーブルして対応レジスタ１７６ａ又
は１７６ｂの内容を選択する。

このように第９図の４デイスプレイ・ライン部分２７に
関して、グラフインク情報が論理ゼロの場合、ＰＦＯと
して示される色及び輝度は、ＰＦＯレジスタ１７６ａの
内容により指令呑れる。同様に、論理１は第９図のＰＦ
１’に示すようなオブジェクトをディスプレイし、この
オブジェクトはＰＦルジスる。

インストラクション（Ａ８　’）　（とインストラクシ
ョンＡ２，５．６）は、一度に１ビツト、ディスプレイ
装置２２に、メモリ装置４２のセクションを送りすなわ
ちマツプする。ここで各ピントは、ディスプレイされる
べき色及び輝度特徴を含む２つの対応するレジスタの１
つを示している。しかしながら表１の他のインストラク
ション（たとえばインストラクションム３，４．７．９
）も、このメモリ・マツプ・モードでプレイフィールド
・グラフインクを発生する。もつとも、この表に示すよ
うに、情報の各バイトは、一度に２ピント、プレイフィ
ールド・エンコード論理回路１２４に送られる。この内
容は第１１図に示されている。３つのパイ）　３７７＆
　−３７７ｃは、これらがメモリ装置（第３図）からシ
フト・レジスタ１２２（第４Ａ図）へ連続して送られる
ように示されている。すなわちパイ）　３７７ａが最初
に送られ、続いてバイト３７７ｂ、その後にパイ）３７
７ｃが送られる。プレイフィールド・オブジェクト・ジ
ェネレータ４４Ａが、現在光ｒのインストラクションＡ
３，４．７父は９のうち１つの制御下にある場合、各バ
イトは、グラフインク・シフトレジスタ１２２かラ一度
に２ビツト、データ３γ８ａ　−３７８ｃの圧縮した２
×４ブロツクトシて、フレイフィールド・エンコード論
理回路へ送られる。送られた個々のピントの論理状態に
依シ、出力ライン１２３ａ　、　１２３ｂに表われる論
理信号は、いつでも４つの可能な状態の１つになること
ができる。第１１図に示すように、これらの状態は、コ
ード化をれ、プレイフィールド・エンコード論理回路１
２４の４つの出力ラインＰＦＯ−ＰＦ３の１つを選択す
るのに用いられる。

次に、プレイフィールド・エンコード論理回路１２４（
第４図）に送られるグラフィック情報の各２−ビット・
セグメントは、そこ（１２４）から優先エンコーダ１６
６と色−輝度レジスタ選択装置１７８（第４Ｂ図及び１
０図）とに送られる。後者で情報は、色−輝度レジスタ
１７６の１つ（レジスタ１７６ｉＬ−１７６ｄの１つ）
の内容を、信号ライン１８４とＤＡＣ３７６へ送るのに
用いられる。ここで注目すべきことは、第９及び１１図
に示された両側において、論理ゼロは、１又は２ビツト
のいずれにしろ、ＰＦＯレジスタ１７６ａを選択すると
いうことである。インストラクション煮１が実行されて
いる時のように、水平ラインのアクティブ走査中、優先
エンコーダに可動又はプレイフィールド・オブジェクト
・グラフィック情報が送られない場合には、レジスタ１
７６ａの内容により指定される色−輝度特性がディスプ
レイされる。

本実施例では、ディスプレイ装置２２によりビデオの特
定の水平ラインの構成に用いられる連続基本ビーム位置
の数は、ＣＬＫ信号の１期間に対応する１６０に選択さ
れている。しかしながら、いくつかの画素はこの数字の
倍数又は約数（たとえば、３２（１，８０又は４０）か
ら成り、この目的のためＫ。

以下に述べるように複数の倍数クロック速度が使用でき
る。

情報は、プレイフィールド・グラフインク・シフトレジ
スタ１２２から、一度に１ビツト又は２ビント、４つの
可能速度の１つで、オブジェクト・ジェネレータ４４に
より実行されるインストラクションに従って送られる。

使用できる速度は、２ＣＬＫ　、　ＣＬＫ　、　ＣＬＫ
／２及びＣＬＫ／４であシ、そのうちＣＬＫは、タイミ
ング装置５８により発生され、各ビーム位置指定に関す
るタイミング信号である。

このように、どのアクティブ水平ラインも、色−輝度プ
レイフィールド情報の３２０　、１６０　、８０　又は
４０インクリメントをディスプレイする。−たとえば、
２ＣＬＫ周波数（約７．２ＭＨｚ　　）でのシフトレジ
スタ１２２からのデータ転送を指定するインストラクシ
ョン況２は、ディスプレイ装置２２に示でれる各アクテ
ィブ水平ライン中に、３２０色−輝度インクリメントを
生じ芒せる。一方、インストラクション煮３−６により
、シフトレジスタ１２２は、ＣＬＫ　（はぼ３．６　Ｍ
Ｈｚ　）周波数でデータを転送し、情報の１６０インク
リメントまでをディスプレイする。

インストラクション應７と煮８は、ＣＬＫ／２のデータ
転送速度を用いて、水平（アクティブ）ライン当り色−
輝度情報の（最大）８０インクリメントをディスプレイ
する。一方、ＣＬＫ／４を指定するインストラクション
煮９は、色−輝度情報の４０インクリメントまでをディ
スプレイ装置２２に送りディスプレイする。グラフィッ
ク情報がグラフィック・シフトレジスタ１２２がら転送
される速度と、水平ラインにおいて使用できる色−輝度
インクリメントの最大数との間の相互関係を考察する他
の方法は、ディスプレイ解像度によるものである。そう
すると、インストラクション屋２は、走査されるライン
当り３２０インクリメントの水平解像度を指定する。イ
ンストラクションＡ３　６は、ライン当り１６０インク
リメントの解像度を指定する。インストラクション煮７
とＡ８は、ライン当り８０インクリメントの解像度を指
定する。インストラクション厘９は、ライン当り４ｏイ
ンクリメントの解像度を指定する。

各インストラクションに対して発生されるライフ数は、
インストラクション・オペレーション・コードをデコー
ドすることにより決定される。従って、各インストラク
ションのオペレーション・コードはＲＯＭ９４に供給さ
れ、水平ディスプレイ・ラインの数をインストラクショ
ンについて指定するディジタル情報の４ビツトを含むＲ
ＯＭのメモリ場所をアドレスする。ＲＯＭ９４のアドレ
スされたメモリ場所の内容は、比較回路９８に送られる
。

各ラインが発生式れた後更新されるラインカウンタ９６
は、発生てれたラインの数を計数し、その計数を比較回
路に送る。一致が得られた時、ラスト・ライン信号が比
較回路９８によｐ発生され、これが、現在のインストラ
クションの実行が完了したこと、及び、新しいインスト
ラクションが、ディスプレイ・オペレーションを継続す
るのに得られなければならないことを示す。ラスト・ラ
イン信号は、信号ライン１００を経てＤＭＡ制御装置９
０へ送られ、それによってディスプレイ・リスト・カウ
ンタ８２の内容を１つだけインクリメントする。その後
ＤＭＡ制御装置は、メモリ装置４２からインストラクシ
ョン・レジスタ８８（第４Ａ図）への次に続くインスト
ラクションの転送−を管理する。そのインストラクショ
ンはデコードされ、タイミング及び制御信号はインスト
ラクションによって指定されるようにＤＭＡ制御装置９
０により発生され、プレイフィールド・グラフィック発
生を継続する。

表■のインストラクション／Ｆｘ２　　’１の１つヲ用
いるメモリ・マツプモードは、次の方法の１つ又はそれ
以上を用いることにより、ディスプレイ装置２２に表わ
れるプレイフィールド・オブジェクトの発生を指示する
ことができる。

ａ、グラフインクは、インストラクション（インストラ
クション＆　２　、３　、５　）当り１水平ライン、イ
ンストラクション（インストラクション７１１４，６）
当り２ライン、インストラクション（インストラクショ
ン＆　７　、８　）当９４ライン、又は、インストラク
ション（インストラクション應９）当り８ライン、メモ
リ装置４２からディスプレイ装置２２へ写像（ｍａｐ）
される。多重ライン発生において、後続ラインは、第１
水平ラインの複写である。

グラフィック情報は、第１ライン中ディスプレイＲＡＭ
１１４に記憶されかつ後続ラインのためにＲＡＭから引
き続き出される。

ｂ、メモリ装置４２からのグラフィック情報は、一度に
１ビツト又は一度に２ビツト、ビデオ情報に変換される
。前者の場合には、ディスプレイするため、２つの可能
な色−輝度特性の１つ（インストラクションＡ　２　、
５　、６　。

８）を選択するのに用いられる。後者の場合には、４つ
の可能な色−輝し％性の−１つ（インストラクションＡ
　３　、４　、７　、９　）を選択するのに用いられる
。

Ｃ，インストラクションに従って発生てれる各ラインの
水平解像度は、ライン（インストラクション屋１）当ｐ
　３２（１エレメント、ライン（インストラクションＡ
２６）当す１６０エレメント、ライン（インストラクシ
ョン屋７及び８）当り８０エレメント、又は、ライン（
インストラクションＡ　９　）　当り　４０エレメント
となる。

すべてのプレイフィールドは、メモリマツプ・モード・
インストラクションを用いてこれを発生することができ
る。しかしながら、アルファ二二メリンクのようなプレ
イフィールド・オブジェクトにおいては、メモリ装置４
２においてメモリ場所のアドレス可能なブロックに、グ
ラフィック情報を記憶することが好筐しい。ここで、各
ブロックは、ディスプレイされるべき予定のキャラクタ
を示ｆグラフィック情報を含む。このモードは“キャラ
クタ・ネーム″モードとして表ゎきれ以下に述べられて
いる。

（ｉｉ）　　キャラクタ・ネーム・モードフレイフィー
ルド・グラフ１ツク情報は、オペレーション・モードに
関係なく前述の方法でプレイフィールド・オブジェクト
・ジェネレータ４４Ａからディスプレイ装置２２へ送ら
れる。しかしながら、キャラクタ・ネーム・モードにお
いて、グラフインク情報をメモリ装置４２がらアクセス
する方法は、前述のメモリマツプ・モードにおいて用い
られる方法とはいくぶん異っている。きらに、キャラク
タ・ネーム・モードで用いられる各インストラクション
（たとえば、インストラクションＡ　１１）　−１５の
１つ）により、ディスプレイ装置２２上に１つの完全な
水平行（ｒｏｗ）アルファ二二メリンク・キャラクタ情
報をディスプレイすることができる。ディスプレイ妊れ
る水平行の各々は、少くとも８つの水平走査ラインから
成る。

第１２図は、このモードでのオブジェクト・ジェネレー
タ４４の動作の図表である。説明上、キャラクタ・イン
ストラクション゛３８０　（インストラクションＡ１０
１５の１つ）が、メモリ装置４２（たとえば、メモリ場
所２８４（第７図））に記憶てれたインストラクション
のリストの次に続くインストラクションで、アクティブ
水平走査がディスプレイ装置２２で丁度完了したと仮定
する。ラスト・ライン信号は、前述のように発生され、
ＤＭＡ制御装置９０（第４Ａ図）に送られる。ＤＭＡ制
御装置９０の管理と制御下で、水平ラインカウンタ９６
はクリアされ、そして、インストラクンヨ７３８０　ハ
、フェッチされ、インストラクション・レジスタ８８に
記憶され、かつ、デコード烙れて３−バイト・インスト
ラクション（たとえば、フラッグ・ビットＤ６は論理１
にセットされている。（表■参照）を得る。３バイト・
インストラクンヨ／が得られるのは、このインストラク
ションがインストラクション・リスト内で第１のタイプ
（たとえば、キャラクタ・モード）のトキテ、それは以
下の理由から明らかになろう。

ＤＭＡ制御装置９０の管理下で、がっ、ディスプレイ・
リスト・カウンタ８２の内容を用いてメモリ装置４２を
アドレスし、インストラクション・バイトにすぐ続いて
いる２バイ）　３８０ａ、３８０ｂは、１６−ビット・
メモリ走査カウンタ８４に送られる。２つのパイ）　３
８０ａと３８０ｂは、メモリ場所２９２（第７図）のブ
ロックのアドレス可能ム。ブロック２９２の、たとえば
ＣＮ−Ａとして示されているメモリ場所は、キャラクタ
・ネームと称されるデータ・ワードを含み、このデータ
・ワードは、メモリ装置４２からバイト３８２の連続し
て配列されたブロックを７エツチするため、プレイフィ
ールド・オブジェクト・ジェネレータ４４Ａにより用い
られる。バイト３８２は、ディスプレイ装置２２に送ら
れるグラフィック情報を含む。

次の水平ライン用のアクティブ走査が開始すると、メモ
リ・ブロック２９２をアドレスするためメモリ走査力９
ンタ８４の内容を用いて、メモリのパイ）ＣＮ−Ａは、
ＤＭＡ制御装置９０の管理下で、それが記憶されるディ
スプレイＲＡＭ１１４とキャラクタ・ネーム・レジスタ
１１０へ送られる。このインストラクションの開始前に
、ＭＰＵ４０は、情報をキャラクタ・ベース・レジスタ
１１２へ送る。今、ラインカウンタ９６、キャラクタ・
ネーム・レジスタ１１０、キャラクタ・ベース・レジス
タ１１２の組合わされた内容を用いて、第１ノ（イ）　
３８２ａは、メモリ装置４２からグラフインク・シフト
レジスタ１２２に送られ、かつ、そこから信号ライン１
２３ａでプレイフィールド・二ンコード論理回路１２４
へ送られる。

キャラクタ・ベース・レジスタ１１２ハベース・アドレ
スを含み、このベースアドレスは、メモリ装置４２のセ
クションであって、グラフインク情報のほぼ１２８個の
（８バイト・ブロック３８２のような）　８．ｌ　［１
又は１６−バイト・ブロック２９０（第７図）を含むセ
クションを、配置するのに用いられる。代表的にはアス
キ（ＡＳＣＩＩ）フォーマットにおいて、キャラクタ・
ネーム・レジスタ１１０は、特定のキャラクタを表わす
１２８個のブロック２９０の１つのアドレスを含む。最
後に、ラインカウンタ９６は、指定されたブロックのア
ドレスを完成させ、又たとえばブロック３８２のノ（イ
ト３８２ａ−３８２ｈのような各ブロックの８つの）（
イトの１つを指定するのに用いられる。

インストラクションの第１水平ラインのアクティブ走査
中、メモリ走査カウンタ８４は連続してインクリメント
され、キャラクタ・ネームは、メモリ装置４２から、記
憶のためにディスプレイＲＡＭ１１４と、キャラクタ・
ネーム・レジスタ１１０とへ送られ、かつ、レジスタ１
１０．１１２とラインカウンタ９６の内容により指定さ
れるメモリ場所の１バイトのグラフィック情報は、グラ
フィック・レジスタ１２２へ送られる。第１走査ライン
の完了で、ラインカウンタ９６はインクリメントされる
。

インストラクションにより要求される残りのディスフレ
イ・ラインの発生に用いられるキャラクタ・ネームはデ
ィスプレイＲＡＭ１１４に今連続して記憶きれる。この
ように（インストラクションの）残りの水平ライン走査
中、キャラクタ・グラフィック情報は、単にディスプレ
イＲＡＭ１１４の内容をアクセスすることによシ得られ
、キャラクタ・ネーム・レジスタ１１０を更新する。グ
ラフィック情報は、第１ラインと同様にして転送される
。各水平ラインの終りで、ラインカウンタ９６は、イン
クリメントきれる。

前記衣ＩのインストラクションＡ１０を実行すると仮定
すると、８つの連続水平ディスプレイ・ラインから構成
され、２０キヤラクタから成る水平列３８６が、ディス
プレイ装置２２にディスプレイされる。このインストラ
クションの完了で、次に続くインストラクション３８１
は、インストラクション・レジスタへ送られ、これは表
１のインストラクションの１つでよく、たとえば、他の
キャラクタ・モード・インストラクション＆１０でも゛
　よい。インストラクションのフラッグ・ビットが論理
セロ（１−バイト・インストラクション’に示す）にセ
ットされていると、キャラクタ・ネーム２９２のリスト
は、最終インストラクション３８０がなくなった点から
継続する。他方、インストラクション３８１がメモリ装
置４２のどこが他の場所に記憶された、配列されたキャ
ラクタ・ネームのリストを示す場合は、インストラクシ
ョンのフラッグ・ビットＤ６は論理１にセントされる。

これは、インストラクション３８１にすぐ続き、メモリ
走査カーウンタ８４へ送られる２バイトの存在を示す。

本発明のもう１つの特徴に注意されたい。すなわち、同
じアドレス及びグラフインク情報が、１つ以上のインス
トラクションにより操作され得る点であって、このとき
ディスプレイされるのは同じグラフィック情報だが、デ
ィスプレイ装置２２上の寸法が異なっている。たとえば
、キャラクタの水平列（ａｗｉｔｈ）　３８．６　　が
、インストラクションＡｌｌの実行により発生される場
合、列（ｓｗａｔｈ）３８６の垂直寸法は引き伸ばされ
得るので、同じ情報はディスプレイ装置２２に水平列３
８８として表わされる。グラフィック情報の各バイトハ
、１度だけディスプレイされる。これは、１行おきの水
平ラインごとに、ラインカウンタ９６を単にインクリメ
ントすることにより簡単に行なわれる。

オブジェクト・グラフィック・ジェネレータ４４（第３
図）は、ディスプレイ・リスト・カウンタ８２（第４Ａ
図）から出力のアドレス信号により示されたメモリ場所
に記憶のディスプレイ・インストラクションのリストを
、メモリ装置４２から連続的にアクセスする。オブジェ
クト・グラフィックのディスプレイ・フィールドの終り
が、通常底部水平ライン走査に又はこの近くに到達する
と、ディスプレイ・リスト・カウンタ８２は、オブジェ
クト・グラフインクの次のディスプレイ゛フィールドの
発生を開始するため、リストの第１デイスプレイ・イン
ストラクションに戻てれなければならない。従って、こ
の目的のために、ジャンプ・インストラクション（イン
ストラクションＡ　１６　）が用いられる。オブジェク
ト・グラフインク・ジェネレータ４４の直接動作用のデ
ィスプレイ・インストラクションのリストは、すべて、
その最終インストラクションが３−バイト・ジャンプ・
インストラクションである。最後の２−バイトは、この
リストの第１デイスプレイ・インストラクションのアド
レスを含む。ジャンプ・インストラクションの実行中、
２バイトのアドレスは、メモリ装置４２からディスプレ
イ・リスト・カウンタ８２のバッファレジスタ（図示せ
ず）に送られる。バッファ・レジスタの内容は、その後
ディスプレイ・リスト・カウンタ８２に送られて、アド
レス・カウンタ８２により出力されるアドレス信号とな
り、メモリ装置４２のメモリ場所をアドレスする。

このメモリ装置４２は、オブジェクト・グラフィックの
ディスプレイ・フィールドを発生し、かつ、これをディ
スプレイ装置２２にディスプレイするのに用いられるリ
ストの第１デイスプレイ・インストラクションを含んで
いる。

場合によりオブジェクト・グラフィックのディスプレイ
・フィールドが早く終ると、つ−よりいくつかの水平ラ
インが早く終了すると、論理１にセットきれたフラッグ
・ビン）Ｄ６を有す為ジャンプ・インストラクション（
インストラクション煮１６）が用いられる。この場合、
ジャンプは前述したように行なわれる。しかしながら、
オブジェクト・グラフィック・ジェネレータのそれ以上
のオペレーションは、ディスプレイ装置２２の垂直帰線
期間の終了−まで停止（ｈａ　１　ｔ　）きれる。−Ｄ
ＭＡ制御装置９０によるモニタによって垂直帰線期間の
終了が検出きれると、ＤＭＡ制御装置９０は、タイミン
グ及び制御信号を出力し始め、ディスプレイ・インスト
ラクション・リストを連続して送りかつこれを実行し、
再びオブジェクト・グラフィックのディスプレイ・フィ
ールドが発生される。

ｂ、可動オブジェクト発生 グラフインク情報は、ＭＰＵ４０又はメモリ装置４２の
何れかから、可動オブジェクト・ジェネレータ４４Ｂ（
第４Ｂ図）のグラフインク・レジスタ１５２へ、送られ
る。後者の場合、プレイフィールド・オブジェクト・ジ
ェネレータ４４Ａ（第４Ａ図）は、その転送を管理かつ
制御する。第４Ａ図、第４Ｂ図、第１４図において、可
動オブジェク）　ＤＭＡカクンタ８６（第１３図により
詳細に示されている）は、３つのセクションから成り、
このセクションの内容は、プレーヤ及びミサイル・グラ
フィック情報用にメモリ装置４２をアドレスするのに用
いられる１６ビント・アドレスを構成する。第１３図に
示すように、カウンタ８６は６−ビット・ラッチ８６ａ
１モジュロ−５カワンタ８６ｂ、７−ビット・カウンタ
８６Ｃとから成る。６−ピント・データ・ラッチ８６ａ
の内容は１６−ビット・アドレスの最上術ビットを構成
し、一方モジュロー５カクンタ８６ｂと７−ビット・カ
ウンタ８６ｅの内容は各々残りのアドレスを構成する。

カウンタは、モジュロ５カウンタ８６ｂを、５つの可能
論理状態、０１１０　、００１　、０１０　、　ｌ）　
１１．１００を通して、インクリメントするクロックパ
ルスを、信号ライン８７ａから受けることにより作動す
る。カウンタＢ６ｂが、その最大（ｉｏｏ）に到達しか
つ次の（初期）状態（０００）にインクリメントてれる
と、信号ライン８７ｂでケタ上げが行なわれ、７−ビッ
ト・カウンタの内容をインクリメントする。

プレーヤ及びミサイル・オブジェクト用グラフインク情
報は、メモリ装置４２のメモリ・セクション２８８に配
置妊れ、かつ、５つの連続配置はれた２５６−バイト・
ブロック２８８ａ　−２８８ｅに含まれる。各ブロック
２８８ａ　−２８８ｅ　　のバイトは、−ディスプレイ
装置２２の水平ライン走査に対応するように、連続的に
配列される。

前述の可動オブジェクト・カウンタ８６の構成は、次の
ように機能する。６ビツト・データ・ラッチ８６ａの内
容は、可動オブジェクト・グラフィックを含むメモリ装
置４２のメモリ場所の特定のセクション２８８（第７図
）を、アドレスする。モジュロで５カウンタ８６ｂは、
メモリ・セクション２８８の５個の２５６−バイト・ブ
ロック２８８ａ−２８８ｅの１つを順次選択し、一方７
−ビット・カウンタ８６ｃは特定のアドレスされたブロ
ックから使用できる２５６バイトの１つを順次選択する
。各ブロック２８８ａ　−２８８ｅの各バイトは、ディ
スプレイ装置２２の水平ライン走査に対応する。

２５６−バイト・ブロックの各バイトは、ミサイル・グ
ラフィック情報Ｍ１−Ｍ４の２−ビットを含む。２５６
−バイト・ブロック２８８ｂ　−２８８ｅの各々は、プ
レーヤ・オブジェクト４２０−４２６用のグラフインク
情報を含む。たとえば、全ブロック２８８ｂは、ディス
プレイ装置２２′に送られる。ブロック２８８ｂの各バ
イトは、配列された順序でディスプレイ逼れ、垂直列（
ｓｗａｔｈ）　４３０を形成する。プレーヤ・オブジェ
クト４２０を示すグラフインク情報は、ディスプレイ装
置２２′にオブジェク）　４２０’としてディスプレイ
きれ、２５６−バイト・ブロック２８８ｂのその位置に
対応する、ディスプレイ上の垂直位置を有する。プレー
ヤ・オブジェクト４２２゜４２４　、４２６についても
同様で、垂直列（ｓｗａｔｈ）　４３２゜４３４．４３
６に各々ディスプレイされる。

前述のように、各ミサイル・オブジェクトは、水平ディ
スプレイ・ライン当り２ピントだけを必要とする。この
ように、メモリ・ブロック２８８ａから成る各１−バイ
ト・メモリ場所は、ミサイル・オブジェク）Ｍｌ−Ｍ４
用の２ピツトのグラフィック情報を含む。プレーヤ・オ
ブジェクトのディスプレイと同様の方法で、ミサイル・
グラフィックＭ１−Ｍ４を示す２５６個の２−ピント部
分は、−垂直列（ｓｗａ　ｔｈ　）としてディスプレイ
される。第１３図では、プレーヤ・オブジェク）　４２
２’と４２６’　（ディスプレイ装置２２′上）のみが
、それらに対応するミサイルＭ２’とＭ４’を発射した
と仮定している。

従って、ミサイルＭ２’とＭ４’用のブロック２８８ａ
のメモリ場所に含まれているグラフインク情報は、各々
垂直列（ｓｗａｔｈ）　４３８，４４０としてディスプ
レイきれる。

第４Ａ図、第４Ｂ図、第１３図において、垂直帰線消去
期間中、可動オブジェクトＤＭＡカウンタ８６は、デー
タバス６０を経てＭＰＵ４０により初期アドレスが供給
きれる。その上、ＭＰＵ４０は、１バイトのデータを８
つの水平位置レジスタ１４０の各々に転送する。レジス
タ１４０の４つは、プレーヤ・オブジェクトの１つに対
応し、そして、レジスタ１４０の残りの４つは、ミサイ
ル・オブジェクトの各々に対応する。レジスタ１４０は
、ディスプレイ装置２２′上のプレーヤ又はミサイル・
オブジェクトの水平位置を示す情報を含んでいる。第１
水平アクテイブ・ライン走査に先立つ水平帰線消去期間
（及び後に続く全水平帰線消去期間）中、プレイフィー
ルド・オブジェクト・ジェネレータ４４Ａは、可動オブ
ジェク）　ＤＭＡカウンタ８６の内容をアドレスとして
用いて、メモリ装置４２の読出しを開始する。各読出し
は、水平帰線消去期間の予定時間中に行なわれ、かつ、
前記読出しに先立ってＤＭＡ制御装置９０によシ発生き
れるＴ（ＡＬＴコマンドが行なわれる。可動オブジェク
ト・ジェネレータ４４ＢのＤＭＡレジスタ選択論理回路
２０２ハ、シンク・ジェネレータ装置１４６により供給
されたＨ−カウンタからのデコードされた出力とともに
、ＨＡＬＴＡＬＴコマンド、５つの信号ラインの１つを
経て選択すなわちセレクト信号をＯＲゲート２０４を介
してグラフィック・レジスタ１５２ＫＩｌｌｌ発生する
。セレクト信号は、４つの８−ビット（（プレーヤ）グ
ラフィック・レジスタ１５２の１つ（すなわち第１３図
示のレジスタ１５２ｂ　−１５２ｃ　）を選択かつエネ
ーブルして、データバス６０を経てメモリ装置４２から
のグラフィック情報を受ける。ミサイル・オブジェクト
用のグラフィック情報は、一度に１バイト転送避れる。

同時に４つの２−ビット・ミサイル・グラフインク・レ
ジスタ１５２（第１３図にレジスタ１５２ａとして示す
）は、各水平帰線消去期間毎に一度ロードされる。

各読出しオペレーション（−プレーヤー・ミサイル・グ
ラフインク用）の終了で、可動オブジェク）　ＤＭＡカ
ウンタ８６（すなわちモジュロ−５カウンタ８６ａ）は
、信号ライン８７ａを経てＤＭＡ制御装置９０から送ら
れたインクリメント信号によりインクリメントてれる。

可動オブジェクトＤＭＡカウンタ８６の内容は、各水平
帰線消去期間中、各ブロック２８８ａ　−２８８ｅから
１つのメモリ場所をアドレスする。各アドレス烙れたメ
モリ場所の内容は、データバス６０を経て選択されたグ
ラフインク・レジスタ１５２（第１３図の組合わされた
４つの２−ビット・レジスタ１５２ａ又はプレーヤ・グ
ラフィック・レジスタ１５２ｂ　−１５２ｅ　）に送ら
れる。

各水平ラインのアクティブ走査中、各水平位置レジスタ
の内容は、比較器１４２の対応する１つに送られて、信
号ライン１４８を経てシンク・ジェネレータ装置１４６
により出てれた水平カウントと比較される。水平位置レ
ジスタの内容が、シンク・ジェネレータ装置１４６によ
り出された水平力シフトと整合する時、対応する比較器
１４２はシフト・コマンドを開始しこれをグラフインク
・レジスタ制御装置１５６へ送る。次に、レジスタ制御
装置１５６は、対応するグラフインク・レジスタ１５２
（すなわち第１３図に示す４つのミサイル・レジスタ１
５２ａの１つ又はプレーヤ・レジスタ１５２ｂ−ｅの１
つ）に信号ライン１５４ａ（プレーヤ・ビデオ・グラフ
インク）又は１５４ｂ（ミサイル・ビデオ・グラフイン
ク）の１つを経て、衝突検出装置１６４にその内容を連
続的に送ることをコマンドする。このビデオ・グラフィ
ックは又ＯＲゲート１７０を経て優先エンコーダ１６６
に送られる。

優先エンコーダ１６６の機能は、２つ以上のオブジェク
トのグラフィック情報が、同時にオーバーラツプした場
合に、どれをディスプレイするかを決定することである
。すなわち、決定は、どのオブジェクトが、他のどのオ
ブジェクトに、オーバーラツプするかについてなでれる
。たとえば、第１（）図で特に説明したように、プレイ
フィールド・ジェネレータ４４Ａから信号ラインＰＦＯ
−ＰＦ３を経て優先エンコーダ１６６に送られるグラフ
インク情報は、各々エンコーダ出カライン１−４をアク
ティブにする。次に、エンコーダ１６６のアクティブな
出力は、色−輝度レジスタ１７６ａ　−１７６ｄの１つ
の内容を選択する。

可動オブジェクト・グラフィックのだめの色−輝度選択
は、同様の方法で行なわれる。第１４図に示すように、
エンコーダ出カライン５−８は、色−輝度レジスタ選択
装置１７８に供給でれ、１つのプレーヤー・ミサイルの
組合わせに対応する色−輝度レジスタ１７６ｅ　−１７
６ｈの１つの内容を選択する。

各ミサイル・オブジェクトは、それに対応するプレーヤ
・オブジェクトの色及び輝要特性を有する。

第３図、第４Ａ図、第４Ｂ図、第７図、第１４図におい
て、垂直帰線消去期間中、ＭＰＵ４０は、水平位置情報
を水平位置レジスタ１４０へ送る。さらに可動オブジェ
クトＤＭＡカウンタ８６は、メモリ・セクション２８８
の第１バイトを示すアドレスを有している。前記第１バ
イトは、２５６−バイト・ブロック２８８ａの第１バイ
トでもある。各アクティブ水平ライン走査のすぐ前の各
水平帰線消去期間中、グラフィック情報の５バイトは、
可動オブジェクトＤＭＡカウンタ８６により出力された
アドレスを用いてメモリ装置４２からフェッチされる。

５つのバイトの各々は、５つのブロック２８８ａ　−２
８８ｅの異る１つから選択される。水平ラインの連続的
なアクティブ走査中、ウィンドワが作られてグラフィッ
ク情報が選択装置１１８に送られる。

この選択装置で、この情報は１色−輝度情報に変換され
、その後ディスプレイ装置２２に送られる。

前述のメモリ場所の各ブロック２８８ａ　−２８８ｅ内
に含まれたグラフィック情報のこの転送方法は、ディス
プレイ装置２２′上に各ブロックを有効に写像（ｍａｐ
）　している。この方法でディスプレイされたオブジェ
クトの水平移動は、それに対応する水平位置レジスタ１
４０の内容を単に変えることにより行なわれる。これは
、オブジェクト・グラフインクの移動を行なうだけでな
く、オブジェクトに伴う全垂直列を移動する。たとえば
メモリ場所のブロック２８８ｂに対応する列（ｓｗａｔ
ｈ）　４３０について考えると、プレーヤ入力制御装置
１８（第３図）の操作に応じて、ＭＰＵ４０は、ディス
プレイ装置２１上のプレーヤ・オブジェクト４２０′に
対する新しい相対水平位置を計算する。次の垂直帰線消
去期間中、ＭＰＵ４０は、新しい水平位置情報を、オブ
ジェクト４２０′に対応する水平位置レジスタ１４０の
１つに書込む。各ディスプレイ・フィールド中、グラフ
ィック情報のブロック２８８ｂは、可動オブジェクト・
ジェネレータ４４ｂに順次送られ、その後、それが最終
的にディスプレイ装置２７に送られ、そこで、列（ｓｗ
ａｔｈ）　４３０として再びディスプレイされるが、右
又は左に移動されている。

可動オブジェクト・グラフィックの垂直移動は、オブジ
ェクト・グラフインクを、そのブロック中のある場所か
ら除去し、かつ、同じブロックの新しい場所へそれを再
び書込むことにより行なわれる。たとえば、垂直帰線消
去期間中、メモリ場所のブロック２８８ｂに含まれるオ
ブジェクト・グラフィック情報４２０（第１３図）は、
読出されて、オブジェクト・グラフィック４２１として
示されるブロックの新しい場所へ送られる。その後オブ
ジェクト・グラフィック４２０は、消去される。次のア
クティブ・ディスプレイ・フィールド中、新しいオブジ
ェクト・グラフィック４２１は、オブジェク）　４２１
’としてディスプレイ装置２２上に現われる。

Ｃ１衝突検出 各可動オブジェクト用のグラフィック情報は、相互間及
びプレイフィールド・オブジェクトド、時間的−散性に
ついて比較されて、衝突が決定される。衝突検出装置１
６４（第４Ｂ図）は、多くのＡＮＤゲート（図示せず）
を含み、このゲートは、可動及びプレイフィールド・オ
ブジェクト間の時間の一致を決定するのに用いられる。

このような決定は、１６個の４−ビット衝突検出レジス
タ１６５の１つ又はそれ以上に送られる。第４Ｂ図及び
第１５図を参照して、特定の可動オブジェクト（ここで
はプレーヤ２）の衝突検出について述べるが、この説明
は、残りのプレーヤ及びミサイル・オブジェクトについ
ても同様に適用できる。

図示されているように、プレーヤ２・グラフィック・レ
ジスタ１５２ｃからのグラフィック情報は、衝突検出装
置１６４に含まれる４つのＡＮＤゲート１６４ａ　−１
６４ｄに送られる。ＡＮＤゲート１６４ａ−１６４ｄの
各々への第２人力は、プレイフィールド・オブジェクト
に対するグラフィック信号ラインＰＦＯ−ＰＦ３である
。

グラフィック・レジスタ１５２Ｃからのグラフィック情
報信号が、プレイフィールド・グラフィック信号ライン
ＰＦＯ−’ＰＦ３の１つに現われるグラフィック情報信
号と、時間的に一致すると、このような一致すなわち衝
突を示す信号は、４−ビット・データ・レジスタ１６２
′に送られ、そこで信号は一時記憶される。

データ・レジスタ１６２’に今記憶された時間−数情報
は、ＭＰＵ４０がＲＥＡＤコマンドを開始する時レジス
タ１６２′を読出されるべき“メモリ場所″として指定
するアドレスをアドレスバス６２に出すと、ＭＰＵ４０
　　（第３図）へ連続的に送られる。データ・レジスタ
１６χのアドレスは、レジスタ選択装置２００（第４Ｂ
図）に送られ、そこでアドレスをデコードし、レジスタ
１６２′に供給されるエネーブル信号を出力し、レジス
タの内容がデータノ（ス６０に出されてＭＰＵ４０へ送
られる。

普通、ＭＰＵ４０は、垂直帰線消去期間ごとに、同様の
方法で全１６個の衝突検出レジスタ１６５を読出す。１
６の衝突検出レジスタ１６５に含まれる情報が、ＭＰＵ
４０に送られた後、書き込みコマンドを開始する。アド
レスバス６２に出されたアト。

レスは、レジスタ選択装置２００にニジデコードされて
クリア（ＣＬＲ）信号を発生し、この信号は衝突検出レ
ジスタ１６５へ送られてそれらの内容を同時にクリアす
る。

ＭＰＵ４０により衝突検出レジスタ１６５から得られる
衝突情報は、システム・オペレーションのモードに従っ
て種々の目的に用いられる。たとえば、可動“ターゲッ
ト°°オブジェクト（たとえばボール）とプレイフィー
ルド境界線′”オブジェクト間の衝突に関する情報は、
ＭＰＵ４０にターゲット・オブジェクトの移動の方向を
変えさせる。又プレーヤ・オブジェクトとミサイル・オ
ブジェクト間の衝突を示す情報は、ＭＰＵ４０に、プレ
ーヤを示すグラフィック情報を変更させて爆発したよう
にディスプレイする。衝突情報により、ＭＰＵ４０は、
適当なスコア表を作成できる。

システム１０は、２つの基本モード・オペレーションを
有し、これはシステム１０に適当なオペレーティング・
プログラムを与えることによシ選択される。第１モード
で動作する場合、システム１０は、プログラム可能なは
ん用コンピュータとして機能する。第２モードのオペレ
ーションハ、システム１０にビデオ・ゲーム装置として
機能させる。

システム１０にオペレーティング・プログラムを与える
いくつかの方法がある。それによシオペレーション・モ
ードが選択される。オペレーティング・プログラムを含
むＲＯＭカートリッジ３３は、カートリッジ容器３２（
第２図）に挿入される。

又、オペレーティング・システム・プログラムは、たと
えば、ディスク装置１５又はカセット（テープ）装置１
６のような周辺装置に記憶される。このように記憶され
た所望のオペレーティング・プログラムは、選択をれた
周辺装置からメモリ装置４２のＲＡＭセクションに読出
サレル。

しかし、システム１０が機能するオペレーション・モー
ドの如何に拘らず、第３図の内部回路の動作は本質的に
変シない。たとえば、システム１０が、たとえば親類、
友達の名前及び他の適当なデータをリストするような、
はん用コンピュータ情報マネジメントとして機能する時
、オペレーティング・プログラムは、ディスプレイ装置
２２にその情報の部分をディスプレイすることができる
。

とのように、オブジェクト・ジェネレータ４４は、メモ
リ装置４２からディスプレイ装置２２ヘゲラフインク情
報を送るように要求される。オペレーティング・プログ
ラムは、ディスプレイ・インストラクションのあらかじ
め決められたリストを、メモリ装置４２のＲＡＭセクシ
ョン２８４（第７図）に、送るようＭＰＵ４０に指示し
、ディスプレイ・インストラクションをＭＰＵ４０が使
用できるようにする。このように、情報はディスプレイ
装置２２を介してユーザに示されるが、ＭＰＵ４０は、
ディスプレイ・インストラクションの部分、主に３−バ
イト・インストラクションの２バイト・アドレスを修正
することができ、それによって、ディスプレイされるグ
ラフィック情報（たとえばアルファニュメリツク・キャ
ラクタ、ライン、見出しマーク等）を含むメモリ装置４
２のそれらセクションに、オブジェクト・ジェネレータ
４４を指向させる。

逆ニ、オペレーティング・プログラムは、情報がグラフ
のような形態でディスプレイされることを、要求するこ
ともある。従って、直交座標システムの形態で、プレイ
フィールド・ディスプレイがディスプレイ装置２２を介
してユーザへ、ディスプレイされ得る。

さらに、オペレーティ・ング・システムハ、可動カーソ
ルのディスプレイを要求することもある。

このような場合、オペレーティング・システムは、可動
オブジェクト・ジェネレータ４４Ｂがディスプレイ装置
２２に構成する垂直コラム用の画像データを含むグラフ
ィック情報のブロックを含む。画像データには、カーソ
ル・オブジェクト用のものも含葦れる。その後ＭＰＵ４
０は、可動オブジェクトＤＭＡカウンタ８６（第４Ａ図
）に、カーソル画像データを含むグラフィック情報のブ
ロックのメモリ装置４２内の場所のアドレスを書込む。

ＭＰＵ４０は又ＤＭＡ制御レジスタ１０にデータ・ワー
ドを書込む。ＤＭＡ制御レジしクの内容は、ＤＭＡ制御
装置９０に送られ可動オブジェクト・グラフィックがデ
ィスプレイてれる。従って、ＤＭＡ制御装置９０は、可
動オブジェク）　ＤＭＡカウンタ８６に信号を供給し、
前記信号によりＤＭＡカウンタ８６は、カーソル用グラ
フィック情報を含むメモリ装置４２のメモリ場所を、順
次アドレスする。ＤＭＡ制御装置は、可動オブジェクト
・ジェネレータ４４Ｂ（第４Ｂ図）のＤＭＡレジスタ選
択論理回路２０２に送られるＨＡＬＴコマンドを発生す
る。ＨＡＬＴコマンドにすぐ続いて、ＤＭＡ制御装置９
０は、可動オブジェクトＤＭＡカウンタ８６により与え
られメモリ場所を示すアドレス信号を用いて、メモリ装
置４２のアクセスを開始する。同時に、シンク・ジェネ
レータ１４６によ！ｌ１発生されたＨ−カワンタデコー
ドを用いて、ＤＭＡレジスタ選択論理回路２０２は、５
つのラインの１つにセレク）　（ＳＥＬＥＣＴ）信号を
発生し、このセレクト信号は、対応するグラフィック・
レジスタ１５２に送られる。セレクト信号は、データバ
ス６０に存在する情報を受は記憶するように、グラフイ
ンク・レジスタ１５２の１つを選択する。前述のように
、グラフィック・レジスタ１５６の特定の１つの選択は
、可動オブジェクト・グラフインクのためメモリ・アク
セスが行なわれる水平帰線消去期間内の特定の時間的区
間により、決定される。各可動オブジェクトには、グラ
フインク情報を受けるため、各水平ブランク時間中に予
定の区間が与えられる。従って、ＤＭＡ制御装置８０は
、これらの予定の時間区間中にメモリ読出しを開始し、
かつ、ＤＭＡレジスタ選択論理回路２０２ハ、ＨＡＬＴ
コマンド及び適当なＨ−カウンタ・デコードの受取ｐに
応じて、予定の時間区間に相当する信号ラインのセレク
ト信号を発生する。

第４Ｂ図に示はれたＯＲゲート２０４は、５つのＯＲゲ
ートとして示てれ、各々は５つのグラフィック・レジス
タ１５２の１つに対応する（４つの２−ピント・ミ丈イ
ル・グラフインク・レジスタは、同時にロードされるの
で、そこ−・情報を転送するだめのシングル１−バイト
・レジスタとして処理きれる）。ざらに、ＯＲゲート２
０４として示された各ＯＲゲートは、ＤＭＡレジスタ選
択論理回路２０２から受けたセレクト信号と、レジスタ
選択装置２００からのレジスタ選択（ＲＦＪＧ、　５Ｅ
ＬＥＣＴ）信号とを有する。この後者の信号は、グラフ
ィック情報がＭＰＵ４０によりグラフインク・レジスタ
１５２の１つ又はそれ以上に書込源れる時、用いられる
。

ディスプレイ装置２２にディスプレイされたカーソル・
オブジェクトの相対水平及び垂直移動は、ＭＰＵ４０に
より前述のような方法で行なわれる。

新しい水平位置情報は、垂直帰線期間中に、可動オブジ
ェクト位置レジスタ１４０に書込まれる。グラフインク
情報のブロック内の新しい場所へのカーソル・オブジェ
クト用画像データの書き直しは、垂直帰線区間中に、Ｍ
ＰＵ４０により行なわれる。

ＭＰＵ４０により用いられるデータは、操縦桿１８又は
ユーザによるキー２４の動作により与えられる。代表的
には、操縦桿１８はユーザにより発生される位置情報を
供給し、これは周辺インターフェース装置５０を経てＭ
ＰＵ４０に送られる。操縦桿１８は米国特許Ａ　４，０
９１，２３４号に示されているような方法で構成するこ
とができる。

本発明は、システムのプロセッサ装置からほとんど助け
を受けることなく、メモリ装置からディスプレイ装置へ
のグラフィック情報の転送ができる、プログラム可能な
オブジェクト・グラフィック・ジェネレータを有するデ
ータ処理装置を提供する。従って、発生をれる可動オブ
ジェクトは、水平移動用の位置決め回路のみを必要とし
、それによって垂直位置決めするだめの付加回路を必要
としない。

以上、本発明を実施するためのベスト・モードについて
述べてきたが、本発明に基づく改良及び変更は可能であ
る。

【図面の簡単な説明】

第４図は本発明のコンポーネント部分を示した概要図、
第２図は本発明に用いられるランダム・アクセス・モジ
ュールとリード・オンリー・メモリ・カートリッジを収
容するだめのメモリ収容部分を、上部分を取りはずして
示したコンソール装置の概要図、第３図は本発明の回路
の全体的プロツク図、第４Ａ図および第４Ｂ図は第３図
示のオブジェクト・グラフィック・ジェネレータのブロ
ック図、第５図は第３図図示のオーディオ信号ジェネレ
ータ制御装置のブロック図、第６図は第５図図示のオー
ディオ制御装置の１つの概要図、第７図は第３図図示の
メモリ装置の構成図、第８図は第３図図示のンリアル（
Ｉｌｏ）バスに転送される信号を示した図、第９図は第
３図及び第４図図示のオブジェクト・グラフインク・ジ
ェネレータによってプレイフィールド・オブジェクト・
グラフィックがいかに発生でれるかを示した例、第１（
）図は第３図及び第４図図示のオブジェクト・グラフィ
ック・ジェネレータのカラー−輝度選択装置の概要図、
第１１図はグラフインク情報のバッキングを示した図、
第１２図はプレイフィールド・キャラクタを発生するの
に関連して用いられる間接アドレス技術を示した図、第
１３図は第３図図示のディスプレイ装置に記憶きれかつ
転送される情報を記憶し、転送しかつ伝達するのに用い
られる方法と装置を示した図、第１４図は可動オブジェ
クトに対するカラー−輝度記憶レジスタを示した図、第
１５図は第４Ａ図図示の衝突検出論理回路の部分を示し
た図である。 １０・・・・システム、１２・・・・コンソール、１４
・・・・レジスタ、１５・・・・フロッピーディスク、
１６・・・・カセット、１８・・・・操縦枠、２２・・
・・ディスプレイ装置、３３・・・・ＲＯＭカートリッ
ジ、３６・・・・付加メモリ・パッケージ、２４・・・
・キーボード、４０・・・・ＭＰＵ、４２・・・・メモ
リ装置、４４・・・・オブジェクト・グラフインク・ジ
ェネレータ、４６・・・・オーディオ・ジェネレータ、
５０・・・・周辺インターフェース装置、５２・・・・
ビデオ合計器、５４・・・・ＲＦモジュレータ、５８・
・・・タイミング装置、８２・・・・ディスプレイ・リ
スト・カウンタ、８４・・・・メモリ走査カウンタ、８
６・・・・可動オブジェクトＤＭＡカウンタ、８８・・
・・インストラクション・レジスタ、９０・・・・ＤＭ
Ａ制御装置、９４・・・・ＲＯＭ、　　９５，１０８・
・・・ＭＰＸ、９６・・・・ラインカウンタ、９８・・
・・比較回路、１０１・・・・ＤＭＡ制御レジスタ、１
１０・・・・キャラクタ・ネーム・レジスタ、１１２・
・・・キャラクタ・ベース・レジスタ、　　１１４・・
・・ディスプレイＲＡＭ、　　１１６・・・・ＲＡＭア
ドレス・カウンタ、１２１・・・・レジスタ制御装置、
１２２・・・・プレイフィールド・グラフインク・シフ
トレジスタ、１２４・・・・プレイフィールド・エンコ
ード論理回路、１４０・・・・可動オブジェクト水平位
置レジスタ、１５０・・・・シンク・ジェネレータ、１
５６・・・・グラフィック・レジスタ制御装置、１６４
・・・・衝突検出装置、１６６・・・・優先エンコーダ
、１７８・・・・色−輝度レジスタ選択装置、１８２・
・・・遅延ラインタップ選択装置、２００・・・・レジ
スタ選択装置、２１６，２３０，２４６−・・・８ビツ
ト・データ・レジスタ・２２８・・・・Ｎ分割カウンタ
、２１４・・・・オーディオ制御装置、２５０，２５６
，２６０・・・・フリップ７０ツブ。 特許出願人　　　アタリ・インコ−ボレーテッド代理人
　山川政樹（はが１名） −４８２− ＦＩＧ、　　８ 第１頁の続き ０発　明　者　ジョセフ・シー・デキュアアメリカ合衆
国カリフォルニア 州マウンテンビュー・ノース・ レングストーフ１１１ ４８５−

Claims (1)

1. 【特許請求の範囲】 （１）第１の数の水平線に沿い走査されるラスタ・ディ
   スプレイ上にディスプレイてれる可動オブジェクトに対
   応する連続的グラフインク情報の発生装置において； 前記可動オブジェクトに対応する個別に一アドレス可能
   な前記第１の数に等しい数のグラフィック・セグメント
   を記憶するデジタル・メモリにして、前記グラフィック
   ・セグメントのそれぞれはラスタ・ディスプレイの対応
   する水平線に関連しており且つ水平線に関連するビット
   数よｐ少ないビット数であるようなデジタル・メモリと
   ；ラスタ・ディスプレイ上の可動オブジェクトの水平位
   置を示す位置データを記憶する水平位置記憶手段と； 前記デジタル・メモリに接続され、各水平線に対応する
   グラフィック・セグメントを当該水平線のディスプレイ
   に先立ちアドレスするアドレス回路と； 前記デジタル・メモリに接続されアドレスされ・た前記
   グラフィック・セグメントを記憶する水平記憶手段と； 各水平線に沿って走査位置に対応する位置信号を生じる
   デジタル・カウンタと； 前記水平位置記憶手段、前記水平記憶手段およびデジタ
   ル・カウンタに接続され、前記位置信号に対し同期して
   前記水平記憶手段からグラフィック・セグメントをシリ
   アル転送する制御手段とから成る装置。 （２、特許請求の範囲第１項記載の装置において、前記
   グラフィック・セグメントは、前記位置信号に対応する
   可動オプ）ウドの位置データに応じて転送されることを
   特徴とする装置。 （３）特許請求の範囲第１項又は第２項記載の装置にお
   いて、前記デジタル・メモリは、可動オブジェクトに対
   応する２５６のグラフィック・セグメントを有すること
   を特徴とする特許 （４）特許請求の範囲第３項記載の装置において、前記
   グラフィック・セグメントの各々は１バイトであること
   を特徴とする装置。 （５）特許請求の範囲第１項又は第２項記載の装置にお
   いて、前記アドレス回路はプリセット可能なデジタル・
   カウンタを有することを特徴とする装置。 （６）％許請求の範囲第５項記載の装置において、この
   装置はマイクロプロセッサとともに使用するに適してお
   り、前記デジタル・カウンタが前記マイクロプロセッサ
   からプリセット烙れるようになされていることを特徴と
   する装置。 （７）特許請求の範囲第１項又は第２項記載の装置にお
   いて、この装置はマイクロプロセッサとともに使用する
   に適しており、前記グラフィック・セグメント及び前記
   位置データは前記マイクロプロセッサから前記デジタル
   ・メモリ及び前記水平位置記憶手段に与えられることを
   特徴とする装置。 （８）水平及び垂直のブランキング期間を含め、水平及
   び垂直のタイミング信号に応じて、スクリーンを横ぎり
   複数の水平ラインを形成する制御可能な画像形成電子ビ
   ームを有するビデオスクリーン上に示される異なるオブ
   ジェクトの動きを制御する装置において； 前記オブジェクトを表わすビデオ・データを含むグラフ
   ィック情報を記憶するメモリ手段であって、前記グラフ
   インク情報は前記−各オブジェクトに対応するデータ・
   ワードブロックにアレンジされた複数のマルチビット・
   データ・ワードに含葦れており、前記データ・ワードは
   前記水平ラインの各々に対応する関係で各々のブロック
   内に配列されており、前記各オブジェクト用の前記ビデ
   オデータは前記ディスプレイ・スクリーン上の前記オブ
   ジェクトの垂直位置に対応する各データ・ワードブロッ
   ク内に相関的に配置されているメモリ手段と； 前記ディスプレイ・スクリーン上の前記オブジェクトの
   所望の水平位置を示すデータを記憶する第１のパン７ア
   ・レジスタ手段と； 直前の水平ブランキング期間中に、次に走査される水平
   ディスプレイ・ラインに対応する前記データ・ワードの
   所定のものを前記メモリ手段からアクセスするアクセス
   手段と； 前記メモリ手段に接続され、前記アクセスされたデータ
   ・ワードを受け、かつこれを一時的に記憶する第２のバ
   ッファ記憶手段と； 各水平ライン中、前記ビームの水平位置を示す信号１４
   ８を生じる手段と； この手段および前記第１のバッファレジスタ手段に接続
   きれ、前記第２のバッファ記憶手段から前記ディスプレ
   イ・スクリーンへの前記データ・ワードの転送を行わせ
   る手段と から成る装置。 （９）特許請求の範囲第８項記載の装置において、前記
   データ・ワード・ブロック内の前記ビデオ・グラフイン
   クを含むデータ・ワードの位置を選択的に変え、それに
   よって前記ディスプレイ・スクリーン上の前記オブジェ
   クトの垂直移動を行なわせる手段を有する装置。 （１０）特許請求の範囲第８項記載の装置において；前
   記メモリ手段内のアドレス可能なメモリ場所の部分に順
   次配置されているＮ個の前記データ・ワード・ブロック
   があり；前記アクセス手段は前記メモリ手段に接続され
   たメモリ・アドレス手段を含み、このアドレス手段は、 前記メモリ手段内の前記部分の位置を示すアドレス・デ
   ータを記憶するラッチ手段と、前記部分内のデータ・ワ
   ード・ブロックの位置を示す第１のアドレス信号を生じ
   るモジュロＮのカウンタと、 前記水平ラインの所定のものに対応するデータ・ワード
   を示す第２のアドレス信号を生じる２進カウンタと、 前記水平ブランキング期間中に前記モジュロＮのカウン
   タをインクリメントして各データ・ワード・ブロックに
   前記第１のアドレス信号を供給する手段と、 前記モジュロＮのカウンタのＮのインクリメントごとに
   少なくとも１度前記２進カウンタをインクリメントする
   ２進カクンタ・インクリメント手段と から成ることを特徴とする装置。 （１１）特許請求の範囲第１０項記載の装置において、
   前記モジュロＮのカワンタはキャリー信号を発生する手
   段を含み、前記２進カワンタ・インクリメント手段は前
   記キャリー信号に応じて前記２進カクンタをインクリメ
   ントすることを特徴とする装置。 （１２）水平帰線期間を含め、水平及び垂直タイミング
   信号に応じて複数の水平ラインを形成する制御可能な電
   子ビームを含む画像形成手段を有するビデオ・ディスプ
   レイ・スクリーン上に示される異なるオブジェクトの動
   きを制御する方法に於て；（ａ）　　前記オブジェクト
   の各１つに対応する第１バツフア・レジスタ内に、前記
   オブジェクトの前記ディスプレイ・スクリーン上の所望
   の水平位置を示すデータを記憶し、 （ｂ）　　メモリ・ユニット内にグラフィック情報を含
   むデータ・ワードを記憶し、このデータ・ワードはディ
   スプレイされるべき各オブジェクトに対応するデータ・
   ワード・ブロックを形成する順序づけられたフォーマッ
   トに配置され、各ブロックの各データ・ワードは前記水
   平ラインの１つに対応し、グラフィック情報は前記ブロ
   ック内に前記ディスプレイ・スクリーン上の可動オブジ
   ェクトの垂直位置を示す相対的位置に配置でれている可
   動オブジェクトのビデオ・グラフインクを含んでおり、 （Ｃ）前記各帰線期間中、データ・ワード・ブロックの
   それぞれのうちのすぐ次に続く水平ラインに対応するデ
   ータ・ワードを前記メモリ・ユニットからアクセスし、 （ｄ）　　第２バツフアレジスタに前記アクセスされた
   データ・ワードを一時的に記憶し、 （、）　　各可動オブジェクトを含む垂直カラムに各デ
   ータ・ワード・ブロックをディスプレイするように、前
   記水平位置データにより示される如く前記電子ビームに
   同期して、前記第２バツフア・レジスタから前記ビデオ
   ・ディスプレイ・スクリ−ンに前記データ・ワードを転
   送するステップとから成る方法。 （１３）特許請求の範囲第１２項記載の方法において、
   （ｆ）　　前記垂直カラムの水平移動を行わせるように
   、前記第１バンフア・レジスタ内の水平位置データを選
   択的に更新するステップを含む方法。 （１４）特許請求の範囲第１２項記載の方法において、
   （ｇ）　　前記ブロックに対応する可動オブジェクトの
   垂直移動をするように、前記ブロック内の前記可動オブ
   ジェクトのビデオ・グラフィックを再配置するステップ
   を含む方法。 （１５）特許請求の範囲第１２項記載の方法において、
   前記（、）の記憶するステップには、前記グラフィック
   ・データの複数のディスプレイ特性を表わすデータを記
   憶するステップが含まれ、前記（、）の転送するステッ
   プには、転送でれた各データ・ワードの論理内容に基づ
   いて複数の前記特性の１つを選択するステップが含筐れ
   ることを特徴とする方法。