JP3534372B2 - テレビジョン・ビデオ・ディスプレイのためのカーソル制御ユーザ・インターフェースを有する事前チャネル・リスティング・システム - Google Patents

テレビジョン・ビデオ・ディスプレイのためのカーソル制御ユーザ・インターフェースを有する事前チャネル・リスティング・システム

Info

Publication number
JP3534372B2
JP3534372B2 JP28651696A JP28651696A JP3534372B2 JP 3534372 B2 JP3534372 B2 JP 3534372B2 JP 28651696 A JP28651696 A JP 28651696A JP 28651696 A JP28651696 A JP 28651696A JP 3534372 B2 JP3534372 B2 JP 3534372B2
Authority
JP
Japan
Prior art keywords
video
data
user
bit
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28651696A
Other languages
English (en)
Other versions
JPH09233400A (ja
Inventor
ランダル・リー・バートラム
ハーバート・エス・スティールマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH09233400A publication Critical patent/JPH09233400A/ja
Application granted granted Critical
Publication of JP3534372B2 publication Critical patent/JP3534372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/422—Input-only peripherals, i.e. input devices connected to specially adapted client devices, e.g. global positioning system [GPS]
    • H04N21/42204—User interfaces specially adapted for controlling a client device through a remote control device; Remote control devices therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/45—Management operations performed by the client for facilitating the reception of or the interaction with the content or administrating data related to the end-user or to the client device itself, e.g. learning user preferences for recommending movies, resolving scheduling conflicts
    • H04N21/462—Content or additional data management, e.g. creating a master electronic program guide from data received from the Internet and a Head-end, controlling the complexity of a video stream by scaling the resolution or bit-rate based on the client capabilities
    • H04N21/4622—Retrieving content or additional data from different sources, e.g. from a broadcast channel and the Internet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/482—End-user interface for program selection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/478—Supplemental services, e.g. displaying phone caller identification, shopping application

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、「テレビジョン・
スペース」と呼ばれるものを顧客が使用することに関す
るものである。即ち、過去におけるビデオ／オーディオ
信号ストリームのそのような使用は、無線周波数帯域を
使った放送によって或いはケーブル配信によって配信さ
せたり、カセット・レコーダ或いはビデオ・ディスク・
プレーヤのようなビデオ・レコーダ／プレーヤ装置を利
用可能にしたり、或いはカメラ、ゲーム・システム或い
はコンピュータのような直接的な生のソースを利用可能
した。そのようなビデオ／オーディオ信号ストリーム
は、それがアナログ情報を持とうが或いはディジタル的
にエンコードされた情報を持とうが、殆どの顧客にとっ
て情報及び娯楽ための意味ある資源を表すようになっ
た。
【０００２】
【従来の技術】テレビジョン・スペースへのアクセス
は、過去においては、テレビジョン受像機の使用によっ
て得られた。その後、配信方法の変化が生じ、アナログ
信号ストリーム用のケーブル・ボックス、レコーダ／プ
レーヤ、ゲーム機械、家庭用カメラ等のような種々のセ
ット・トップ（付属）装置の使用を導いた。テレビジョ
ン・スペースを使用するそのような装置は急増したの
で、関連する制御装置も急増した。テレビジョン・スペ
ース・テクノロジは現在「ホーム・シアタ」として知ら
れているものに近くなったので、相互に接続される７つ
以上もの構成要素を持ったシステムが可能になった。そ
のようなシステムでは、その構成システムのうちの幾つ
か又はすべてがそれ自身の遠隔制御装置（リモート・コ
ントローラ）を持つことが可能である。その遠隔制御装
置は、ユーザがそれぞれの構成システムの機能性を制御
することを可能にすると共にそのシステムの前における
使用可能な制御装置を直接に操作する必要をなくするこ
とを意図している。システムの急増によって、ユーザは
遠隔制御装置の急増に直面することが多い。
【０００３】遠隔制御装置が急増したのと同時に、「ユ
ニバーサル」遠隔制御装置を与える試みがなされた。そ
のような試みの結果、通常、ボタンの形をした手操作イ
ンターフェースを持つ遠隔制御装置が生じた。その手操
作インターフェースは、人の有用性の限界に近づくか或
いはそれを超えるものである。例えば、５０個程の個別
の（及び個別に又は結合して動作可能な）ボタンを持ち
得るホーム・シアタ用の或コンポーネント・システムを
提供する遠隔制御装置がある。
【０００４】そのような制御装置の急増及び制御機能の
急増は、結果として、顧客には管理し得ない状況を生じ
る。複数個の遠隔制御装置及びシステム・エレメント間
で制御を調整することはすぐに不可能とも云えるほど困
難なものになる。更に、ユーザ・インターフェースは容
易に混乱してしまう。ユーザが特定の遠隔制御装置にお
ける特定のボタンを選択しそして作動することによって
その応答を確実に得られるようにすることは困難に成
る。
【０００５】
【発明が解決しようとする課題】本発明は、テレビジョ
ン・スペースに及び資源割振り及びナビゲーションとい
う同様の問題を生じる他の環境に、ディスプレイ・コン
トローラ及びそのディスプレイ・コントローラ及び関連
の中央処理装置（ＣＰＵ）によって実行される制御プロ
グラムを与えることによってこれらの困難を解決するこ
とを提案する。本発明によれば、遠隔制御装置は、それ
が関連するシステム全体の資源にアクセスする。更に、
利用可能な機能の間のナビゲーション及び資源割振り
は、ビデオ／オーディオ・ストリームがテレビジョン・
スペースに入ることにより得られたイメージをオーバレ
イ或いは修正するオン・スクリーン・イメージの表示に
よって達成される。これは、ユーザが最少のボタンを操
作するだけで達成される。
【０００６】上記説明を留意して、本発明の目的は、取
り出された視覚的イメージをシステムが表示することに
よって、アクセスされるべきサービス又は機能の選択を
行う場合、ユーザが、テレビジョン・スペース或いは他
の場所で見られる同様のディスプレイにおいて利用され
るプログラミングを行うのを支援することにある。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明は、ユーザにとって利用可能にされた遠隔制
御装置によって制御されるカーソルを、ビデオ・ディス
プレイ上に重畳する。そのカーソルは、イメージを表示
するそのシステムの制御フィーチャをアクセスするため
に及び利用のための制御フィーチャを選択するために位
置づけ可能である。その遠隔制御装置は、本願では「押
圧による選択（ｐｒｅｓｓ ｔｏ ｓｅｌｅｃｔ）」と
呼ばれるタイプの操作を可能にする。その操作では、ポ
インタ制御エレメントを左右方向に或いは前後方向に動
かすことによって、カーソルがスクリーン・ディスプレ
イの選択された部分に位置づけられる。同じ制御エレメ
ントの押し付け移動が、その後そのカーソルが落ちつく
システム特性を選択することになろう。
【０００８】本発明のもう１つの目的は、そのシステム
のサポートされたメモリに記憶されたアプリケーション
・プログラムを含むマイクロプロセッサ実行プログラム
の協同を通してそのようなアクセス及び選択を可能にす
ることである。本発明によれば、そのようなプログラム
は、考察のために予め選択されたチャネルのリストを作
成し、ユーザが考察のためのチャネルをその作成された
リストから直接に選択することを可能にする。複数のそ
のようなリストが作成可能であり、潜在的には、そのデ
ィスプレイの個々のユーザによって或いは「スポーツ」
のような所望の考察オプションによって識別可能であ
る。
【０００９】
【発明の実施の形態】以下で、本発明の好適な実施例が
示される添付図面を参照して本発明を更に十分に説明す
るけれども、当業者が本願で開示された発明を、その発
明の望ましい結果を得ながら修正し得ることは、説明を
始めるに当たって理解されるべきことである。従って、
以下の説明は当業者向けの広範囲な教示的開示であると
理解すべきであり、本発明を限定するものと考えるべき
ではない。
【００１０】本発明の特殊な実施例を詳細に説明する前
に、本発明が実用性を見い出す環境の説明を行うことが
有用であると考えられる。
【００１１】更に拡張的形式では、本発明は、ビデオ・
ディスプレイ装置、そのビデオ・ディスプレイ装置によ
る視覚的イメージの表示を駆動するための回路、ディス
プレイ・コントローラ、及び遠隔制御装置を有するシス
テムを使用して実施される。最も簡単な形式では、本発
明は遠隔制御装置及びディスプレイ・コントローラの使
用を通して実施可能である。
【００１２】本願で開示される発明を実施する場合に有
用なビデオ・ディスプレイ装置は、テレビジョン受像機
のような消費者用電子システム及びパーソナル・コンピ
ュータ・システムにおいて通常使用されるようなガラス
容器型陰極線管（ＣＲＴ）、大聴衆用ディスプレイで使
用されるようなテレビジョン・プロジェクタ、同様に使
用される液晶ディスプレイ（ＬＣＤ）、ガス・プラズマ
・ディスプレイ、及び他のフラット・パネル・ディスプ
レイを含むものと考えられる。上記のタイプのディスプ
レイ装置は単に例として与えられたに過ぎず、本発明が
有用となるタイプのディスプレイは、本願を出願した時
点で一般的に使用されてなく或いは知られていないもの
でも、上記の装置によって与えられた表示と同じ態様で
ユーザに視覚的イメージを表示することができる他のタ
イプのディスプレイ装置を含むように拡張される。
【００１３】何れの例でも、ディスプレイは、そのよう
な視覚的イメージを表示するためにビデオ・ディスプレ
イ装置を駆動するビデオ信号をそのビデオ・ディスプレ
イ装置に配送することができる回路に結合されるであろ
う。そのような回路は、ユーザによる直接感知の範囲外
の周波数であって、適当な処理後に視覚的表示を発生す
べきデータを保持する周波数で伝送又は分配されたビデ
オ信号ストリームを受けるためのアナログ・チューナ又
はディジタル・チューナを含むものでよい。そのような
回路の特殊な例が後で与えられる。しかし、その回路
は、テレビジョン受信機に対するアクセサリとして使用
されるセット・トップ装置において一般に見られる回路
を、テレビジョン受信機、パーソナル・コンピュータ・
システム或いは他のタイプの消費者用電子システムに含
み得るものと考えられる。
【００１４】そのような回路に及びそのような回路を通
して配送されたビデオ信号ストリームは種々の特性を持
ち得るものである。それらのストリームは、或情報が送
信及び記憶を容易にするために処理によって凝縮又は圧
縮されている圧縮信号のストリームでよい。そのような
圧縮技法の１つのセットは動画専門家グループ（ＭＰＥ
Ｇ）によって指定されたものである。そのような場合、
その回路はビデオ信号ストリームの圧縮解除のための機
構を含むことがある。それらのストリームは未圧縮信号
のものであってもよい。それらのストリームは、通常の
ＮＴＳＣ又はＰＡＬ放送テレビジョンの質のようなアナ
ログ情報のものであってもよく、アナログ情報をディジ
タル化することから又は直接の本人によって取り出され
たディジタル情報のものであってもよい。それらのスト
リームは、送信及び受信され、示された事象の発生と同
時に表示され、或いは記録されるという意味で「生きて
いる」かもしれない。信号の配信は放送によるものか或
いはケーブル、光ファイバ等のような或高帯域配信法に
よるものでよい。
【００１５】本願で開示される発明のすべての実施例に
おいて、ビデオ信号ストリームは、ディスプレイ・コン
トローラの制御の下でビデオ・ディスプレイ装置に配送
される。更に十分に後述されるそのディスプレイ・コン
トローラは、今説明する多数の異なる環境において見ら
れる。
【００１６】そのような環境の１つがセット・トップ装
置によって与えられる。それは、本発明が意図するよう
に、ビデオ・ストリームがケーブル配信ネットワークに
よって配送される多くの家庭で使用されるようなケーブ
ル・チューナ・システムの形式のものでよい。セット・
アップ装置は、暗号化した或いは暗号化なしのディジタ
ル形式で分配されたビデオ信号ストリーム或いは衛星通
信をデコードする機能を持つものでよい。それらは、Ｖ
ＨＳテープ又はビデオ・ディスクのような記録／再生機
能を含む装置の形式のものでもよい。それらはゲーム機
として知られた形式のものでもよい。それらゲーム機に
ついては、任天堂及びセガ社によって提供されるシステ
ムが最もよく知られている。それらは、分配リンクを通
して直接に、又は通常の電話線のような代替えのチャネ
ルを通して、信号を分配システムに戻すようにバック・
チャネル機能を含んでもよい。セット・トップ装置は、
簡単に上記したシステムの機能すべてのうちの幾つか及
びそれほど詳しく説明しない他の機能を含んでいてもよ
い。
【００１７】そのようなセット・トップ装置の１つが更
に詳しく図１に示され、そこではテレビジョン受像機１
０、遠隔制御装置２０、及びセット・トップ装置３０が
示される。
【００１８】テレビジョン受像機１０は、望ましくは、
任意のテレビジョン受像機供給者からのものであって何
れのユーザにとっても入手可能なタイプの装置である。
それは、ビデオ・ディスプレイ装置１２を配置されたハ
ウジング又はキャビネット１１を有する。前述のよう
に、ディスプレイ装置１２は多数の形式のうちの任意の
１つを取るものでよい。又、ハウジング又はキャビネッ
ト１１にはビデオ受信回路（図１には示されていない）
が内蔵される。その回路は、ビデオ・ディスプレイ装置
に結合され、ユーザによる直接感知の範囲外である周波
数で送られた信号を受信し、ユーザにより認識可能な視
覚的イメージを表示するためにビデオ・ディスプレイ装
置を駆動するビデオ信号をそのビデオ・ディスプレイ装
置に配送する。テレビジョン受像機はＮＴＳＣ又はＰＡ
Ｌ標準の放送信号を受信するように構成されたものでよ
く、或いはケーブル・サービス提供者によって分配可能
な多数のアナログ信号のチャネルを直接に受信すること
ができる設計を実施する「ケーブル・レディ」受像機で
あってもよい。そのテレビジョン受像機はディジタル・
データ・ストリームを受信するように構成されたもので
よいが、本願の出願時には、そのようなセットは消費者
用製品として商業的に容易に入手することはできなかっ
た。そのような受像機のための回路の詳細は、多数の工
業的な参考書の何れにおいても見ることが可能である。
【００１９】ビデオ受信回路は、表示されるべき視覚的
イメージを定義するアナログ情報、そのような視覚的イ
メージを定義するディジタル的にコード化された情報、
又はそのような視覚的イメージを定義する圧縮されたデ
ィジタル的にコード化された情報を搬送する信号を受信
することができるものと考えられる。そのような信号
は、マイクロウェーブ又は他の周波数によって、或いは
ケーブル通信によって、或いは衛星通信によって、或い
は遠隔通信又はコンピュータ・ネットワークを介した通
信によって伝送されるものと考えられる。
【００２０】遠隔制御装置の１つの形式が図１及び図２
において２０として示される。その制御装置２０は、テ
レビジョン受像機１０から或距離だけ離れて使用可能な
３軸遠隔制御装置である。用語「３軸」の意味は、この
説明の後に続く説明から更に明瞭になるであろう。制御
装置２０は、ディスプレイ装置上に表示されたイメージ
のユーザの手に保持されるべきサイズのハウジング２１
を有する。そのハウジングは、ユーザの手に都合よく乗
るように特に意図された構造のものであるように示され
るけれども、合理的に維持される任意の構成を取ること
が可能である。又、制御装置２０は、ユーザによる操作
のためにハウジング２１に装着された手操作可能な入力
装置２２、及びハウジング内に装着され、ユーザによる
入力装置２２の操作に所定の態様で調整されたコマンド
信号を、ユーザによる直接感知の範囲外である周波数で
送信するための入力装置２２に連結された制御送信回路
（図２では見ることができない）を有する。そのような
回路は、図示されていないけれども、テレビジョン受像
機及びオーディオ・システムのような消費者用電子シス
テムによって幅広く使用されるような他の更に一般的な
携帯用遠隔制御装置において使用可能である。そのよう
に、その回路はそのような装置の製造者が教示するとこ
ろに従うことになろう。
【００２１】入力装置の「３軸」特性は、「押圧選択」
特性としても知られている。別に言い方をすれば（及
び、この説明が進むに従って更に明瞭になるように）、
その入力装置は左右方向に、ユーザの手に向う及びユー
ザの手から離れる方向に、及び装置２２を中心とした円
のまわりの任意の点に向けた方向に操作可能である。そ
のようなアクションがあたかもコンパス面図に方位付け
られたかのように考えられる場合、左右方向の動きは東
西方向に向う及び東西方向から離れるものであり、ユー
ザの手に向う及びユーザの手から離れる動きは南北方向
に向う及び北及び南から離れるものである。この分析で
は、装置２２はコンパスの３６０度の任意の点に向かう
移動を表すことができる。
【００２２】そのように操作される時、入力装置２２
は、本発明の意図では、ディスプレイ装置１２によって
与えられる視野を横切るカーソル又はポインタという表
示エレメントの移動に最終的に影響を与える信号を発生
するであろう。一旦そのような操作がその表示された視
覚的イメージの適当な部分の上にポインタを位置付ける
と、入力装置２２を押すことによって、そのようなエレ
メントによって表されるアクションが選択可能である。
従って、コンパス面図のポイントへの移動（前述のよう
な）は２軸上での移動であり、一方、入力装置２２を押
すことは３軸に沿った移動である。それは、ポインタ位
置付けに対しては２軸の移動であり、アクション選択に
対しては、用語「３軸」遠隔制御装置の起源となる３軸
の移動である。
【００２３】入力装置２２は、１つの形式で示されるけ
れども、種々の形式をとることができる。詳しく云え
ば、装置２２は、本願では、「ウィグル・スティック
（ｗｉｇｇｌｅ ｓｔｉｃｋ）」呼ばれるものとして示
される。本発明が意図するウィグル・スティックは、遠
隔制御装置２０のハウジング２１において旋回軸支され
且つそこから突出する細長い部材である。適当なセンサ
によって、歪みゲージ型装置又は他の電気機械的センサ
でよい適当なセンサによって、ウィグル・スティック上
に与えられる圧力又はそれの物理的移動がユーザによる
操作を表す電気的信号に変換される。入力装置２２の代
替えの形式は、ウォブル・プレート（ｗｏｂｂｌｅ−ｐ
ｌａｔｅ、即ち、テレビジョン受像器用ゲーム機と共に
使用される市販のゲーム・コントローラで見られる装置
と同じ）、トラック・ボール、マウス、或いは慣性マウ
スでよい。パーソナル・コンピュータ・システムと共に
通常使用されるマウスはそれがユーザによって動かされ
る面上にあり、ディスプレイ装置によって与えられる視
界を横切ってカーソル又はポインタ表示エレメントを移
動させる信号を発生すること、及び慣性マウスが自己保
持の慣性プラットフォームを参照し且つ空中におけるよ
うに表面を自由に操作可能であるということで、後者の
２つの形式の装置は異なっている。そのような装置はエ
ア・マウスとしても知られている。
【００２４】遠隔制御装置２０は種々な態様の１つでデ
ィスプレイ・コントローラ（更に詳細に後述する）に結
合される。図１乃至図６に示された形式では、入力装置
２２は、ハウジング２１に装着され且つその入力装置２
２に結合されたコマンド送信回路に結合され、ユーザに
よるその入力装置の操作に所定の態様で調整されたコマ
ンド信号を、ユーザによる直接感知の範囲外である周波
数で送信する。他のポインタ制御装置に関連したそのよ
うなコマンド信号は、当業者には知られているように、
赤外線放射エミッタ、無線周波数エミッタ、或いは超音
波エミッタによって放出可能である。図７乃至図９のパ
ーソナル・コンピュータ・システムに関連して後述する
他の形式では、コマンド信号は細長い可撓性導体を通し
て転送可能である。
【００２５】セット・トップ装置３０の１つの形式が図
３乃至図５に更に詳細に示され、それらの図に関連して
それを詳しく説明することにする。しかし、ここで説明
される特定の装置は、前述のような装置の数多くの変更
の１つに過ぎないことを認識すべきである。図示の実施
例はアナログ・マルチプレクサ３１を有することが望ま
しく、そのマルチプレクサ３１を通して、図３に示され
たその装置３０の素子の間を多くの信号が流れる。アナ
ログ・マルチプレクサ３１に達する信号は、アンテナ又
はケーブル３２から第１又は第２チューナ３４、３５又
はケーブル・インターフェース３６を介して到達するこ
とができる。そのケーブル・インターフェース３６は、
単一使用（「視聴毎の支払い（Ｐａｙ−ｐｅｒ−ｖｉｅ
ｗ）」）基準で或いは刻時間隔（加入）基準で、確実に
エンコードされた信号ストリームの解読を可能にする。
アナログ・マルチプレクサ３１は、ＭＰＥＧプロセッサ
３８、ビデオ・プロセッサ３９、ＶＨＳビデオ・カセッ
ト・レコーダ／プレーヤ或いはビデオ・ディスク・プレ
ーヤ或いはコンピュータ・ハードファイル、高記憶密度
カートリッジのようなビデオ記録／再生装置（ＶＣＲ）
４０、又はカメラ補助ポート（ＡＵＸ１）４２を通した
カメラ（図示されていない）或いはゲーム補助ポート
（ＡＵＸ２）４４を通したゲーム機（図示されていな
い）の出力からの信号ストリームに対するコンジットと
しても働く。
【００２６】ビデオ・プロセッサ３９はそのセット・ト
ップ装置の中心的素子である。上記の素子に加えて、ビ
デオ・プロセッサ３９は、システム・メモリ４５、アナ
ログ・オーディオ制御装置４６、中央処理装置又はＣＰ
Ｕとして機能するマイクロプロセッサ４６、フラッシュ
・メモリ４９、赤外線レシーバ／ブラスタを含むＩ／Ｏ
プロセッサ５０、拡張バス５１、ケーブル又は電話モデ
ム又はネットワーク・インターフェース・カード５２、
及びコンパクト・ディスク（ＣＤ）ドライブ５４に動作
関係に接続される。これらの素子の各々は、更に十分に
後述するような機能を果たす。
【００２７】ビデオ・プロセッサ３９については図５の
テキスト・アドレシングにおいて詳細に説明する。今
は、ビデオ・プロセッサ３９は次のような機能的ブロッ
クを含むと云えば十分であろう。即ち、それは、メモリ
・リフレッシャ、ビデオ・コントローラ、ブリッタ・グ
ラフィカル・プロセッサ、ＣＤドライブ・コントロー
ラ、ディジタル信号プロセッサ（ＤＳＰ），サウンド・
プロセッサ、及び６つの可能なバス・マスタ（ＣＰＵ、
ブリッタ、ＤＳＰ、メモリ・リフレッシャ、ビデオ・コ
ントローラ、及びＣＤドライブ・コントローラ）の間で
システム・メモリへのアクセスを調停するためのアービ
トレータを含む。そのアービトレータは上記の装置の優
先順位の変更を制御し、ビデオ・プロセッサ３９におけ
るすべての装置との電気的回路コミュニケーション状態
にある。例えば、ＣＰＵ４８は、割込みが生じるまで、
すべてのバス・マスタのうち最も低い優先順位を有す
る。従って、アービトレータはＣＰＵ及び割込みコント
ローラの両方との回路コミュニケーションの関係にあ
る。
【００２８】ＣＰＵ４８はそれと関連したシステム・バ
スを有する。そのシステム・バスはデータ・バス、アド
レス・バス及び制御バスを含む。ビデオ・プロセッサ３
９はシステム・メモリ４５に対するアービトレータであ
る。従って、システム・バスはビデオ・プロセッサ３９
によってシステム・プライム・バス（データ・プライム
・バス、アドレス・プライム・バス、及び制御プライム
・バスを含む）に修正される。
【００２９】システム・メモリ４５はスクリーンＲＡ
Ｍ、システムＲＡＭ、及びブートストラップＲＯＭを含
む。システム・メモリ４５については、図５に関連して
更に詳細に説明することにする。
【００３０】Ｉ／Ｏプロセッサ５０はＣＰＵ４８を遠隔
制御装置２０、キーボード、ディジタイザ、プリンタ、
又はタッチパッドのような数多くのＩ／Ｏ装置にインタ
ーフェースする。好適な実施例では、Ｉ／Ｏプロセッサ
は、モトローラ社で製造された２ＭＨｚで走る事前プロ
グラムされたＭＣ６８ＨＣ７０５Ｃ８（以下、「６８Ｈ
Ｃ７０５」と呼ぶ）である。その６８ＨＣ７０５Ｉ／Ｏ
プロセッサは、その６８ＨＣ７０５を周辺装置として次
のように構成することによってＣＰＵ４８にインターフ
ェースされる。即ち、 （１）ＰＡ０−ＰＡ７がデータ・バスのＤ０−Ｄ７に接
続される。 （２）ＰＢ７、ＰＢ１、及びＰＢ２が、それぞれ、アド
レス・バス及び制御バスのＧＰＩＯ１（ビデオ・プロセ
ッサ３９によってデコードされる３２バイト・アドレス
範囲）、Ａ１、及びＡ２に接続される。 （３）ＰＢ３、ＰＢ４、及びＰＢ５が、それぞれ、制御
バスのＡＤＳ、ＲＥＡＤＹ、及びＷ／Ｒに接続される。 従って、Ｉ／ＯプロセッサはＩ／Ｏスペースにおいて４
つの１６ビット・アドレス（本願では、ＡＳ０、ＡＳ
２、ＡＳ４、及びＡＳ６と呼ばれる）を持つようにデコ
ードされる。又、Ｉ／Ｏプロセッサは、遠隔制御装置２
０から発生される信号パケットを検出及び受信すること
ができる適当な受信回路とインターフェースする。
【００３１】６８ＨＣ７０５内のプログラムは次のよう
にＣＰＵ４８にインターフェースする。６８ＨＣ７０５
は、プロセッサ・バスに直接に取り付くように及びＣＰ
Ｕ４８へのＩ／Ｏポートとして作用するように設計され
る。一対の内部ラッチがプロセッサの各々の間を通るデ
ータを、他方のプロセッサがそれを受ける準備ができる
まで保持する。各プロセッサに対するステータス・ビッ
トはそれらのデータ・ラッチの状態を表す。各々は、そ
のステータス・ビットをチェックすることによって、前
のデータが読み取られてしまったかどうか、及び新しい
データが読み取られるべく待機しているかどうかを表す
ことができる。
【００３２】Ｉ／Ｏプロセッサ５０は次のような機能を
実施する。即ち、 （１）５０ｍｓタイマ （２）入力装置に対する直列コントローラ・リンク （３）システム・リセット （４）ＣＤドライブ５４に対するデータ／ストローブ／
肯定応答（ＤＳＡ）ＣＤ制御コミュニケーション。
【００３３】５０ｍｓタイマは、６８ＨＣ７０５Ｉ／Ｏ
プロセッサのウォッチドッグ・タイマを使用して実施さ
れる。そのウォッチドッグ・タイマが完了する時、Ｉ／
Ｏプロセッサはビデオ・プロセッサ３９のアナログ割込
み１（ＡＩ１）を使用してＣＰＵ４８に割込みをする。
ＣＰＵ４８は、前述の１６ビットＩ／ＯポートＡＳ０を
読み取ることによってこれに応答する。そのＩ／Ｏポー
トＡＳ０はビデオ・プロセッサ４８にＩ／Ｏプロセッサ
を作動させ、それによってＣＰＵ４８とＩ／Ｏプロセッ
サとの間でデータ転送を行わせる。
【００３４】Ｉ／Ｏプロセッサ５０には、直列コントロ
ーラ・リンク及びコントローラを介して入力装置が接続
される。それらのコントローラは制御装置の信号された
移動を、直列リンクに沿った送信に適したフォーマット
に変換する。コントローラはコントローラ直列データ・
リンクを介してシステム・ユニットにデータ・パケット
を送る。データ・パケットはＩ／Ｏ装置のタイプによっ
て異なる。調整タイプの装置（本発明が特に関連する装
置で、ウィグル・スティック、ウォブル・プレート、マ
ウス、ジョイスティック等のような）はスイッチ閉成タ
イプの装置（キーボード、ディジタル・ジョイスティッ
ク、スイッチ・パッド等）とは異なるデータ・パケット
を有する。それらのコントローラは、赤外線受信機、無
線受信機等のような遠隔制御装置２０によって発生され
るすべての信号に適した受信機を含むであろう。
【００３５】直列コントローラ・リンクは３つの線、即
ち、データ受信線、ＶＣＣ（＋５ＶＤＣ）線、及び接地
線より成る。６８ＨＣ７０５は、ＰＤ０／ＲＤ１ピンを
使用してコントローラ直列リンクのデータ受信線を実現
する。このピンは、周知の非同期フォーマットを使用す
る直列装置に対するインターフェースとして使用される
ように設計される。代替えとして、クロックされた同期
フォーマットが使用可能である。
【００３６】前述のように、ＣＰＵ４８はその分野で周
知の多数のバス、即ち、データ・バス、アドレス・バ
ス、及び制御バスを有する。これらの３つのバスは、集
合的に、システム・バスと呼ばれている。好適な実施例
では、ＣＰＵ４８はインテル社によって製造された８０
３７６プロセッサである。その８０３７６は、その分野
では周知あり、インテル社から入手可能なの８０３８６
ＳＸの変形である。８０３７６は、それが１６ビット・
モードではなく３２ビット・モードで開始するという点
で８０３８６ＳＸとは異なる。特に、ＣＰＵレジスタは
ビット０が論理的１に強制された時の００１１Ｈ（１６
進表示における００１１）に強制され、８０３７６を３
２ビット・メモリ・モードで効果的に動作させる。
【００３７】本発明は、ビデオ・ディスプレイ装置によ
る視覚的イメージの表示を制御するための制御プログラ
ムをＣＰＵがアクセスし得ることを意図している。その
制御プログラムは、プロセッサにとってアクセス可能で
あるよう、例えば、セット・アップ装置のシステム・メ
モリ４５に記憶される。プログラム制御ディジタル装置
の設計に精通した人には明らかなように、そのような制
御プログラムをアクセスするプロセッサはその制御プロ
グラムをロードすることができるであろうし、その制御
プログラムの作成者によって設定された機能を達成する
ようにその制御プログラムの制御の下に動作することが
できるであろう。そのような制御プログラムは、例え
ば、本願では、遠隔制御装置２０のコマンド送信回路か
らコマンド信号を受けるそのＩ／Ｏプロセッサと関連の
又はそのＩ／Ｏプロセッサに組み込まれたコマンド受信
回路に、ディスプレイ装置上に表示された視覚的イメー
ジの修正を指示するイメージ指示信号をその受信したコ
マンド信号から取り出させるであろう。更に、制御プロ
グラムは、コマンド受信回路及びテレビジョン受像機１
０におけるビデオ受信回路に結合されたビデオ・プロセ
ッサにおけるコマンド・プロセッサ回路にイメージ指示
信号を受信させ、ユーザによる遠隔制御装置の操作によ
って指示されるように装置１２上に表示された視覚的イ
メージを修正させるであろう。
【００３８】制御プログラムを実行する場合、ここに開
示したシステムはメモリにおけるディジタル的にエンコ
ードされたデータを受信し、記憶し、配送するであろ
う。制御プログラムは、遠隔制御装置２０の操作から取
り出された所定のイメージ指示信号に応答して所定の方
法でビデオ信号を修正するためのマイクロプロセッサに
よる実行に効果的であろう。制御プログラムのそのよう
な実行は、オペレーティング・システム・プログラムの
実行によってテレビジョン・ビデオ・ディスプレイ装置
の操作的資源へのマイクロプロセッサ・アクセスを制御
すること、及びアプリケーション・プログラムの実行に
よるビデオ信号の修正を制御することを含むであろう。
即ち、その働かされる制御はオペレーティング・システ
ムによる資源アクセスの割当て及びアプリケーション・
プログラムによるアクセスされた資源の利用の両方に基
づく。
【００３９】セット・トップ装置３０と関連した追加の
回路が図４に示される。図４を参照すると、その追加の
回路は４つの装置、即ち、ビデオ・ディジタル・アナロ
グ変換器（ビデオＤＡＣ）５５、ＮＴＳＣ／ＰＡＬ
（「ＰＡＬ」は周知のヨーロッパ・テレビジョン信号標
準を指す）エンコーダ５６、ＲＦ変調器５８、及びオー
ディオ・アナログ・ディジタル変換器／ディジタル・ア
ナログ変換器／圧縮器／圧縮解除器（ＡＤＣ／ＤＡＣ／
ＣＯＤＥＣ）５９より成る。
【００４０】ビデオ・プロセッサ３９は、図５に関連す
る説明において更に十分に説明される多くの機能的ブロ
ックを有する。２つのそのようなブロックは、ビデオ・
コントローラ６０及びディジタル信号プロセッサ（ＤＳ
Ｐ）６１であることを留意すればこの時点では十分であ
る。
【００４１】ビデオ・プロセッサ３９のビデオ・コント
ローラ６０は、その分野ではよく知られているように、
ビデオ・コントローラ６０からの１８ビットのピクセル
情報（赤、緑、及び青のそれぞれに対して６ビット）を
ＲＢＧ信号に変換する外部ビデオＤＡＣ５５に接続され
る。そのビデオＤＡＣの各カラー・チャネル（Ｒ、Ｇ、
及びＢ）は、Ｒ２Ｒ抵抗器ツリー及び２Ｎ２２２２トラ
ンジスタでもって実施される。ＲＧＢ信号はＮＴＳＣ／
ＰＡＬエンコーダ５６によってＮＴＳＣ複合ビデオに変
換される。ＮＴＳＣ／ＰＡＬエンコーダ５６は、ビデオ
・プロセッサ３９のビデオ・コントローラ６０によって
発生されるクロマ・クロックＨＳＹＮＣ及びＶＳＹＮＣ
信号、及びビデオＤＡＣ５５によって発生される赤、
緑、及び青のビデオ出力を受領し、そして周知のＮＴＳ
Ｃ又はベースバンド・ビデオ・フォーマットで複合信号
を発生する。代替え方法では、周知のＰＡＬ（ヨーロッ
パのテレビジョン信号標準）フォーマットが発生可能で
ある。その複合ビデオ信号は、その分野では周知の単一
雌型ＲＣＡタイプ・フォノ・ジャックでもって任意選択
の外部複合ビデオ・ディスプレイ装置に接続される。好
適な実施例では、ＮＴＳＣ／ＰＡＬエンコーダ５６はモ
トローラ社によって製造されるＭＣ１３７７である。
【００４２】ＲＦ変調器５８は、ＭＣ１３７７からの複
合ビデオ信号とオーディオＡＤＣ／ＤＡＣ／ＣＯＤＥＣ
５９からの左オーディオ・ライン・アウト信号及び右オ
ーディオ・ライン・アウト信号とを搬送周波数上にマー
ジしてＲＦビデオ信号を発生する。ＲＦビデオ信号はテ
レビジョン受像機１０に直接に入力するに適したもので
ある。種々のＰＡＬ及びＮＴＳＣフォーマットを発生す
るために、種々のＲＦ変調器及び水晶を使用しなければ
ならない。ＲＦビデオ信号は、当業者には周知のよう
に、単一の雌型Ｆ同軸コネクタでもって外部装置に接続
される。
【００４３】オーディオＡＤＣ／ＤＡＣ／ＣＯＤＥＣ５
９は、周知のフィリップスＩ2Ｓプロトコルに適合した
直列リンクでもってＤＳＰ６１にリンクされる。そのＡ
ＤＣ／ＤＡＣ／ＣＯＤＥＣ５９はアナログ・データをデ
ィジタル・データに、及びその逆に変換し、ディジタル
・データを圧縮し、及び圧縮解除する。そのＡＤＣ／Ｄ
ＡＣ／ＣＯＤＥＣ５９は任意選択のマイクロフォンから
の外部ステレオ・アナログ・データをビデオ・プロセッ
サ３９にインターフェースする。そのオーディオ入力は
標準的なステレオ１/４"コネクタでもって外部装置に接
続される。そのオーディオＡＤＣ／ＤＡＣ／ＣＯＤＥＣ
５９は、又、左及び右オーディオ・ライン・アウト信号
を発生することによってビデオ・プロセッサからのディ
ジタル・データを外部装置にインターフェースする。こ
れらの信号は、当業者にはよく知られているように、２
つの雌型ＲＣＡフォン・ジャックでもって任意選択のス
ピーカのような外部装置に接続される。上記のように、
オーディオ・ライン信号もＲＦビデオ信号に加えられ
る。
【００４４】好適な実施例では、ＡＤＣ／ＤＡＣ／ＣＯ
ＤＥＣ５９は、クリスタル・セミコンダクタ社によって
製造されたＣＳ４２１６である。その部品は、プログラ
ム可能な利得を持つマイクロフォン入力及びプログラム
可能な減衰を持つ出力を含んでいる。利得及び減衰は、
共に、ＤＳＰ６１によってプログラム可能に制御され
る。
【００４５】図３乃至図５を参照すると、ビデオ・プロ
セッサ３９の電子回路は、ＡＳＩＣ（アプリケーション
特有統合回路）として知られた１つの大規模なカスタム
・ロジック・チップに大部分が含まれる。本願の説明に
適合したビデオ・プロセッサは、英国のＭＳＵ社から購
入可能である。図５に示されるように、ビデオ・プロセ
ッサはプロセッサ・インターフェース６８、プロセッサ
・キャッシュ６９、メモリ・インターフェース／リフレ
ッシュ７０、ビデオ・コントローラ６０、割込みコント
ローラ７１、ビデオ・ブリッタ７２、ＣＤドライブ・コ
ントローラ７４、ディジタル信号プロセッサ（ＤＳＰ）
６１、ＤＳＰメモリ７６を含む。プロセッサ・インター
フェース６８、メモリ・インターフェース／リフレッシ
ュ７０、及びビデオ・コントローラ６０は集合的にビデ
オ／メモリ・コントローラ７８と呼ばれる。システム・
メモリ４５、中央処理装置（ＣＰＵ）４５、及び他の回
路３８はビデオ・プロセッサ３９の外にある。
【００４６】システム・プライム（システム'）バスは
種々な装置をシステム・メモリ４５に接続する。そのシ
ステム・プライム・バスを共用しているのは６つの可能
なバス・マスタであり、それらは（最高の優先順位から
最低の優先順位への順序で）メモリ・リフレッシュ７
０、ビデオ・コントローラ６０、ＣＤドライブ・コント
ローラ７４、ＤＳＰ６１、ブリッタ７２、及びＣＰＵ４
８（プロセッサ・インターフェース６８を介して）であ
る。任意の一時には、それらのバス・マスタのうちの１
つだけがそのシステム・プライム・バス（即ち、ビデオ
・プロセッサ３９及びシステム・メモリ４５の間のデー
タ・プライム・バス、アドレス・プライム・バス、及び
制御プライム・バス）を制御することが可能である。
【００４７】ビデオ／メモリ・コントローラ７８はシス
テム・プライム・バスを制御し、そして、その分野では
よく知られているように、システム・プライム・バスに
接続されたメモリ装置にメモリ・タイミング信号（例え
ば、ＣＡＳ、ＲＡＳ、書込みイネーブル等）を与える。
それはメモリ・サイクルも必要とし（ビデオ・メモリ・
サイクルはシステムＲＡＭからビデオ・データを読み取
る必要がある。ビデオはこのプロセスによって実時間で
発生されるので、ビデオ・データが必要とされる時、ビ
デオ・ロジックはメモリ・アクセスを持たなければなら
ない）、前述のように、システム・プライム・バスに関
する最高の優先順位を有効に有する。それは、何らかの
ビデオ表示データをフェッチしそしてダイナミックＲＡ
Ｍ（ＤＲＡＭ）をリフレッシュするためのわずかな期間
の間ビデオ・ライン時のバス・マスタ・オペレーション
を中断する。それはＣＰＵ４８とのインターフェースも
制御する。
【００４８】ＤＳＰ６１は、毎秒３３００万個までの命
令（３３ＭＩＰｓ）で動作する音声合成のための簡単な
非常に高速度のプロセッサである。それは、バイト又は
ワードをシステム・メモリ４５から読み取ること及びシ
ステム・メモリ４５に書き込むことを可能にするＤＳＰ
ＤＭＡコントローラ（図示されていない）を介したシ
ステム・プライム・バスへのアクセスを有する。これら
の転送は短いバーストで生じ、ＤＳＰプログラム制御の
下にある。ＤＳＰ６１は、実際にプログラムを実行し、
それ自身の専用の高速度メモリ７６にデータを記憶す
る。
【００４９】ＣＤコントローラ７４のコンパクト・ディ
スク読取りＤＭＡは、如何なるソフトウエア・オーバヘ
ッドもなしに、システムがＣＤ読取りデータをシステム
・メモリ４５に転送することを可能にする。それはデー
タを直接に転送することができ、ＣＤブロック・デコー
ダも含んでいる。
【００５０】割込みコントローラ７１は、ＣＰＵ４８に
対して６個の内部割込み、即ち、ビデオ割込み（最高の
優先順位）、アナログ割込み１（ＡＩ１）、アナログ割
込み２（ＡＩ２）、アナログ割込み３（ＡＩ３）、ＣＤ
ブロック・デコーダ割込み、及びＤＳＰ割込み（最低の
優先順位）をインターフェースする。その割込みコント
ローラ７１は、ＣＰＵ４８が割込み肯定応答サイクルを
遂行する時、自動的に割込みをクリアする。それらの割
込みの各々に対してマスク・ビットが利用可能である。
【００５１】ビデオ・ブリッタ７２は高速スクリーン更
新及びアニメーション用のグラフィックス・プロセッサ
であり、ＣＰＵ４８又はＤＳＰ６１に対するハードウエ
ア・グラフィックスとして作用する。それは、ブリッタ
・プログラム・オペレーションを通してバス・マスタに
なるであろうし、従って、かなりの期間にわたってシス
テム・プライム・バスを所有することがある。しかし、
ＣＰＵ４８上のそれの優先順位は絶対的なものではな
く、それは、割込みが生じた時、システム・プライム・
バスをＣＰＵ４８に譲るようリクエストされることがあ
る。ＣＰＵ４８は、システム・レベルでは最も低い優先
順位のバス・マスタである。しかし、それは他のハード
ウエアの完全な制御を有し、従って、システム・プライ
ム・バスの使用は、完全に、ＣＰＵ４８のプログラム制
御の下にある。
【００５２】ビデオ・プロセッサ３９は４つの主要なブ
ロック、即ち、ビデオ／メモリ・コントローラ７８、コ
ンパクト・ディスク・コントローラ７４、ビデオ・ブリ
ッタ７２、及びＤＳＰ６１を有する。ＣＰＵ４８のアド
レス・スペースは、ビデオ・プロセッサ３９における多
数の８ビット・レジスタにデコードされる。すべての内
部ロケーションは偶数アドレス境界上にあり、ワード幅
のＩ／Ｏ読取り及び書込みが適当な場所で行われる。こ
の特定な実施例では、バイト幅の書込みはワード幅のレ
ジスタでは行われず、Ｉ／Ｏサイクルは奇数アドレスを
アクセスするためには使用されない。
【００５３】上記のレジスタに加えて、ビデオ・プロセ
ッサ３９は、システム・バスから３つの予備汎用Ｉ／Ｏ
デコーダ線（ＧＰＩＯ１、ＧＰＩＯ２、及びＧＰＩＯ
３）を発生する。それらの汎用デコーダは３つのアクテ
ィブ下位チップ・イネーブルをビデオ・プロセッサ３９
の外部の装置に与えるために使用可能である。
【００５４】ビデオ／メモリ・コントローラ７８は４つ
の機能、即ち、ビデオ・タイミング、割込み処理、ビデ
オ表示生成、並びにメモリ構成、リフレッシュ、及びタ
イミングを遂行する。
【００５５】ビデオ／メモリ・コントローラ７８は、種
々のＴＶ標準に適合するようにプログラム可能な融通性
のあるビデオ・タイミング発生器を有し、６４０＊４８
０ＶＧＡ標準をモニタする。同期パルスの位置、帰線消
去、表示領域、アクティブ・ビデオ（ビデオ・プロセッ
サ３９がメモリからデータをフェッチしようとする時）
が、水平方向にはクロックサイクルで、及び垂直方向に
はライン数でプログラムされる。ビデオ・タイミングは
２つの部分に細分される。水平方向のタイミングはクロ
ック・サイクルによって定義され、多数の偶数ビット・
レジスタによって決定される。垂直方向のタイミングは
表示ラインによって定義され、多数の１０ビット・レジ
スタによって決定される。
【００５６】９個の水平方向レジスタがある。即ち、そ
れらは、水平周期、水平同期、水平帰線消去終了、水平
帰線消去開始、水平表示開始、水平表示終了、水平フェ
ッチ開始、水平フェッチ終了、及び水平垂直同期、であ
る。水平周期レジスタに書き込まれる値はクロック・サ
イクルにおける水平ライン長を決定する。１つの実施例
では、そのライン長は、水平周期レジスタに書き込まれ
た数よりも１だけ大きい。必要な数に対する式は、 水平周期＝（ライン長＊クロック周波数）−１ である。
【００５７】水平同期レジスタに書き込まれた値は水平
同期パルスの幅を決定する。クロック・サイクルにおけ
る水平同期の幅は水平周期レジスタと水平同期レジスタ
との間の差によって与えられる。必要な数に対する式
は、 水平同期＝水平周期−(水平同期幅＊クロック周波数) である。水平帰線消去終了レジスタは、水平帰線消去が
終了する時を決定し、クロック・サイクルにおけるバッ
ク・ポーチの幅である。水平帰線消去開始レジスタは、
水平帰線消去が開始する場所を決定する。必要な数に対
する式は、 水平帰線消去開始＝水平周期−((水平同期幅＋フロント
・ポーチ幅)＊クロック周波数) である。
【００５８】水平表示開始レジスタは、クロック・サイ
クルにおける水平同期の後縁の後に早くビデオを発生す
る方法を指定する。水平表示開始レジスタが水平帰線消
去終了レジスタよりも大きい場合、ビデオ／メモリ・コ
ントローラ７８は中間的な境界カラーを出力する。この
レジスタに書き込まれる値は、常態では、テレビジョン
・スクリーンの中央に画像を置くように選択されなけれ
ばならない。これを行うためのレジスタ数に対する式
は、 水平表示開始＝(水平帰線消去終了＋水平帰線消去開始
−(アクティブ表示幅＊クロック周波数))／２ である。
【００５９】水平表示終了レジスタは、表示が終了する
場所を指定し、従って、ピクセルにおけるビデオ・ディ
スプレイの幅を決定する。それはつぎのような数でもっ
てプログラムされなければならない。即ち、 水平表示終了＝水平表示開始＋(ピクセルの数＊ピクセ
ル当たりのクロック) 水平帰線消去開始が水平表示終了よりも大きい場合、帰
線消去が開始するまで境界カラーは出力されるであろ
う。
【００６０】水平フェッチ開始レジスタは、ビデオ・フ
ェッチがそのライン上で最初に開始する場所を決定す
る。これは、ディスプレイが開始する時に１６バイト・
ピクセル・バッファがちょうど満たされているようにプ
ログラムされなければならない。実際には、これは、水
平フェッチ開始レジスタにおける値が、表示モードに依
存する定数より小さい水平表示開始における値によって
与えられることを意味する。表１は、ピクセル当たりの
ビット及びピクセル当たりのクロックの種々の組合せに
対するそれらの定数を含んでいる。例えば、ピクセル当
たり４ビット及びピクセル当たり５クロックがある場
合、その定数は１６０である。同様に、ピクセル当たり
４ビット及びピクセル当たり１クロックがある場合、そ
の定数は３２である。ピクセル当たり１６ビット及びピ
クセル当たり１クロックがある場合、適用可能な定数は
ないことに注意して欲しい。
【表１】
【００６１】水平フェッチ終了レジスタは、ビデオ・フ
ェッチがそのライン上で終了する場所を決定する。実際
には、これは、「水平表示終了−上記定数」における値
である。しかし、水平フェッチ開始は、「水平フェッチ
終了レジスタ−水平フェッチ開始レジスタ」の値が上記
定数の倍数となるように丸められなければならない。
【００６２】水平垂直同期は、多くのラインで生じる幅
広い同期パルスとして識別される。これらのパルスの幅
は水平垂直同期レジスタによって決定され、それは次の
ようにプログラムされる。即ち、 水平垂直同期＝水平周期−(垂直同期幅＊クロック周波
数）
【００６３】ビデオ／メモリ・コントローラ７８も多数
の次のような垂直レジスタ、即ち、垂直周期レジスタ、
垂直同期レジスタ、垂直帰線消去終了レジスタ、垂直帰
線消去開始レジスタ、垂直表示開始レジスタ、垂直表示
終了レジスタ、ビデオ割込みレジスタ、及びライトペン
・レジスタを有する。垂直周期レジスタはフィールド当
たりのビデオ・ラインの数を指定する。垂直同期レジス
タは、垂直同期が発生されるラインの数を決定する。そ
れは次のようにプログラムされなければならない。即
ち、 垂直同期＝垂直周期−垂直同期のライン
【００６４】垂直帰線消去終了レジスタは、垂直同期の
後に空白化されるラインの数を決定する。垂直帰線消去
開始レジスタは、垂直同期の前に空白化されるラインの
数を決定する。それは次のようにプログラムされなけれ
ばならない。即ち、 垂直帰線消去開始＝垂直同期−垂直同期前の帰線消去の
ライン
【００６５】垂直表示開始レジスタはアクティブ・ビデ
オの第１ラインを決定する。このレジスタが垂直帰線消
去終了レジスタよりも大きい場合、中間のラインは境界
カラーを示す。スクリーンの中央にアクティブ領域を位
置付けるために、このレジスタは次のようにプログラム
されなければならない。即ち、 垂直表示開始＝(垂直帰線消去終了＋垂直帰線消去開始
−アクティブ・ラインの数)／２ 垂直表示終了レジスタはアクティブ・ビデオの最終ライ
ンを決定する。このレジスタが垂直帰線消去開始レジス
タよりも小さい場合、中間のラインは境界カラーを示す
であろう。スクリーンの中央にアクティブ領域を位置付
けるために、このレジスタは次のようにプログラムされ
なければならない。即ち、 垂直表示終了＝(垂直帰線消去終了＋垂直帰線消去開始
＋アクティブ・ラインの数)／２
【００６６】ビデオ割込みレジスタは、ビデオ割込みを
発生したビデオ・ライン決定する。この割込みはＩＮＴ
レジスタを通してイネーブル或いはディスエーブル可能
である。その割込みは、ビデオ機構が表示ラインの終了
時に停止する時に生じる。それは、表示モードを変更す
るために或いはビーム同期アニメーションを遂行するた
めに、プロセッサによって使用可能である。そのレジス
タは、フィールド当たりいくつもの割込みを行うために
フィールド内で再プログラム可能である。
【００６７】表２は、示された種々の表示フォーマット
に対する上記レジスタのための代表的な値を与える。下
記の値をそれらのレジスタにロードした後、ビデオ・タ
イミング発生器は、レジスタＭＯＤＥ２にＶＩＤＥＮビ
ットをセットすることによってイネーブルされる。
【表２】
【００６８】ビデオ／メモリ・コントローラ７８は使用
可能な３つのカラー解像度、即ち、４ビット／ピクセ
ル、８ビット／ピクセル、及び１６ビット／ピクセルを
有する。４ビット・モード及び８ビット・モードでは、
ピクセルは、パレットに記憶された１８ビットの物理的
カラーをインデックスする論理的カラーである。１６ビ
ット・モードでは、ピクセルは、ビット０乃至４が青で
あり、ビット５乃至１０が緑であり、ビット１１乃至１
５が赤である物理的カラーである。緑は６ビットである
が青及び赤は５ビットであるため、チップから出力され
る青及び赤の最下位ビットは、１６ビット・モードでは
いつも論理的ゼロである。境界カラーは１６ビット・ピ
クセルとして表示される１６ビット・レジスタである。
【００６９】８ビット・モードでは、ピクセルは２５６
＊１８パレット全体をアドレスする。４ビット・モード
では、ピクセルはそのパレットから１６個のエントリを
アドレスする。その場合、そのアドレスの上位４ビット
はインデックス・レジスタから供給される。
【００７０】８ビット・モードでは、２つの変更が利用
可能である。カラー保持モードにおいて、ピクセルが値
ゼロを取る場合、前のピクセルのカラーが表示される。
これは、最も左のピクセルをセットすることによって大
きなカラー領域を簡単に満たすよう使用可能である。
【００７１】可変解像度モードでは、最上位のピクセル
が１つの７ビット・ピクセル又は２つの３ビット・ピク
セルとして表示されるかどうかを決定する。そのビット
がクリアである場合、ピクセルは１つの７ビット・ピク
セルとして表示される。そのビットがセットされる時、
ビット０乃至２が、先ず、ビット４乃至６を後続させて
示される。この場合、２つの高解像度ピクセルがパレッ
トから８個のエントリをアドレスする。そのアドレスの
上位５ビットがインデックス・レジスタから供給され
る。可変解像度モードは、低解像度だが更にカラフルな
バックグランドに囲まれた高解像度テキストの小さな領
域を表示するために有用である。このモードは１クロッ
ク／ピクセルの解像度では得られない。
【００７２】８ビット・モードでは、それらのビットの
うちどれかが他の目的のために犠牲にされ、使用可能で
ある。例えば、１つのビットは、衝突検出のための「ホ
ット・スポット（ｈｏｔ ｓｐｏｔｓ）」を識別するた
めに使用可能であろう。代替えとして、１つのイメージ
が他のイメージの前又は後に移動し得るよう、ビットが
イメージ「ｄｅｐｔｈ（深さ）」をエンコードするため
に使用可能である。１つのビットを犠牲にするために
は、マスクされたレジスタにおける同じビットがセット
され、そのビットがインデックス・レジスタにおける対
応するビットから置換されるであろう。
【００７３】５つのピクセル幅、即ち、１クロック、２
クロック、３クロック、４クロック、及び５クロックが
存在する。これらは約２４ＭＨｚ、１２ＭＨｚ、及び６
ＭＨｚのドット・クロックに対応する。最も高いドット
・クロックは１６ビット／ピクセルの表示モードによっ
て使用されないであろう。３２ビットＤＲＡＭが適合す
る場合、２つの他の組合せ、即ち、１クロック８ビット
及び２クロック１６ビットが使用可能なだけである。こ
こで説明したアプリケーションにあるように、外部ハー
ドウエアが適合するように、ビデオ・プロセッサ３９は
外部ビデオ・ソースにゲンロックすることができ、ロー
カル・ビデオを外部ビデオと１ピクセルづつ混合（エン
クラスト）することができる。これは、更に十分に後述
するように、本発明に従って発生されるべき或表示に関
しては意味がある。
【００７４】スクリーンのメモリ・マップはビデオ表示
幅には関係なく、独立して定義される。スクリーンのベ
ース・レジスタは、システム・メモリ４５における何処
であってもよい。スクリーン・メモリの幅は１２８バイ
トから２０４８バイトまでの２乗である。スクリーンの
高さは３２Ｋバイトから２メガバイトまでの２乗であ
る。同じラインにおけるビデオ・アドレスはより小さい
境界内で循環する。この構成は、スクリーンがより大き
い仮想スクリーン内に置かれること及びその中で水平移
動及びスクロールされることを可能にする。
【００７５】種々のレジスタが上記のビデオ・モードを
制御する。ビデオ・モード・レジスタは上記のリストし
た特徴を制御する。ビット０及びビット１はピクセル当
たりのビットの数を決定する。ビット２及びビット３は
クロック・サイクルによるピクセル幅を決定する。ビッ
ト４乃至ビット６はビデオ・アドレスにおける第１ブレ
ークを決定し、従って、バイトによる表示幅を決定す
る。ビット７乃至ビット９はビデオ・アドレスにおける
第２ブレークを決定し、従って、バイトによる表示高を
決定する。ビット１０は同期出力を入力に戻す。それは
外部ビデオ・ソースに速くロックするために水平タイマ
及び垂直タイマをリセットすることができる。ビット１
１は、外部ビデオ・マルチプレクサを使用して、外部ビ
デオ・ソースのオーバレイであるクラスト化を制御す
る。そのマルチプレクサはＡ／Ｖ／ＣＤコントローラ／
コプロセッサの「ＩＮＣ」ピンによって制御される。そ
のカラーの選択されたビットはクラスト化を制御するた
めに使用される。ビット１２は境界クラスト化を制御す
る。それはビット１１と同じであるが、境界カラーに適
用されるだけである。ビット１３は可変解像度モードを
セットする。ビット１４はカラー保持モードをセットす
る。そのモードでは、カラー０が現在の走査線における
前の非ゼロのカラーによって置換される。ビット１５
は、表３に示されるように、ビット２、ビット３、及び
ビット１５に基づいて３及び５のピクセル・クロック幅
を可能にする。
【表３】 @
【００７６】ビデオ／メモリ・コントローラ７８はピク
セル・マスク・レジスタ及びパレット・インデックス・
レジスタも有する。マスク・レジスタにおける各ビット
・セットに対して、ピクセルにおける対応するビットが
インデックス・レジスタからのビットによって置換され
る。インデックス・レジスタにおける上位ビットは４ビ
ット・ピクセルに対するパレット・アドレスの上位部分
を形成する。境界カラー・レジスタは、境界カラーを定
義する１６ビット・レジスタである。そのカラーは１６
ビット・ピクセルと同じ方法で表示される。即ち、ビッ
ト０乃至４は青であり、ビット５乃至１０は緑であり、
ビット１１乃至１５は赤である。
【００７７】ビデオ／メモリ・コントローラ７８は、シ
ステム・メモリにおいてスクリーンの２４ビット・ベー
ス・アドレスを定義する２つのスクリーン・アドレス・
レジスタも有する。これはスクリーン上の左上のピクセ
ルのアドレスである。
【００７８】ビデオ／メモリ・コントローラ７８は、ビ
デオ及び種々のテスト・ロジック上に付加的な制御を与
える補助的なビデオ・モード・レジスタＭＯＤＥ２も有
する。ビット０は、水平及び垂直カウンタが読み取られ
るようにライトペンをイネーブルする。ビット２はビデ
オ・タイマをイネーブルし、ビット３及びビット４はリ
フレッシュ周波数を決定する。即ち、１はクロック１２
８のリフレッシュ周波数を表し、２はクロック２５６の
リフレッシュ周波数を表し、及び３はクロック５１２の
リフレッシュ周波数を表す。殆どのＤＲＡＭは６４ＫＨ
ｚ又はそれ以上のリフレッシュ周波数を必要とする。リ
フレッシュ・コントローラは、８又はそれ以上のリフレ
ッシュ・サイクルが必要になるまで待機し、しかる後、
システム・プライム・バスをリクエストし、ＲＡＳサイ
クルの前に必要な数のＣＡＳサイクルを行う。ビット６
がセットされる時、ビデオ・モードは二重バッファさ
れ、帰線消去時に変化できるだけである。ＣＰＵ４８は
スプリット・スクリーン・オペレーションにおけるクリ
ーン・モード変化に対してこのビットをセットする。ビ
ット７は垂直同期の極性を反転する。ビット８は水平同
期の極性を反転し、ビット９は使用されない。
【００７９】パレットは、Ｆ１００００Ｈ−Ｆ１０３Ｆ
ＦＨにおけるＲＡＭの２５６＊１８ビット・ブロックで
ある。各エントリは緑、赤、及び青の各々に対する６ビ
ットを含む。各エントリは２ワードに跨って延びる。青
ビット及び緑ビットは上位ワードに現れる。赤ビットは
下位ワードに現れる。上位ワードのビット２乃至ビット
７は青であり、上位ワードのビット１０乃至ビット１５
は緑であり、下位ワードのビット２乃至ビット７は赤で
ある。パレットにおけるエントリに書き込むために、Ｃ
ＰＵ４８は先ず赤ビットを下位ワードに書き込まなけれ
ばならず、しかる後、緑及び青ビットを上位ワードに書
き込まなければならない。ＣＰＵ４８は境界又は帰線消
去時にパレットに書き込む必要があるだけであり、或い
はスペックル現象がビデオ上に現れるであろう。
【００８０】キャッシュ６９は、それがＣＰＵ４８に対
する命令をプリフェッチするという意味ではキャッシュ
ではない。むしろ、キャッシュ６９は、プログラム実行
の速度を上げるために変数、スタック、又はプログラム
・コードに対してＣＰＵによる使用が可能であるＦ１４
０００Ｈ乃至Ｆ１４３ＦＦＨにおいて配された５１２＊
１６ビットのスタティックＲＡＭである。それはスタテ
ィックＲＡＭより成り、ページ・フォルト受けることは
ない。データ、スタック、又はプログラム・コードを配
することは、より速いアクセス及びより少ないページ・
フォルトを可能にする。この実施例では、キャッシュは
小さく、キャッシュ領域へのバイト書込みは許されな
い。割込サービス・ルーチンはスタック上にバイトを押
し込むことはできない。
【００８１】ビデオ／メモリ・コントローラ７８は６つ
の割込み源、即ち、ビデオ入力割込み、３つのアナログ
割込み、ＣＤブロック・デコーダ割込み、及びＤＳＰ割
込みをサポートする。アナログ割込みは簡単なアナログ
・ディジタル変換器を実現させる。単安定バイブレータ
がダイオード、キャパシタ、及びポテンショメータから
実現される。キャパシタは垂直同期によって放電され、
ポテンショメータの設定に依存した速度で充電を開始す
る。キャパシタにおける電圧がビデオ・プロセッサ３９
への入力の閾値に達する時、割込みが発生される。そこ
で、そのプロセッサは垂直カウンタを読み取ってそのキ
ャパシタが充電される速度を得ることができ、従って、
ポテンショメータの設定を得ることができる。
【００８２】ビデオ／メモリ・コントローラ７８は、６
つの割込みすべてを独立してイネーブル又はディスエー
ブルすることを可能にする割込みイネーブル・レジスタ
も有する。割込み肯定応答書込みレジスタにおけるすべ
てのビットに論理的１を書き込むことは対応する割込み
をクリアする。割込み読取りレジスタはすべての未決の
割込みを反映する。
【００８３】ビデオ／メモリ・コントローラ７８は、８
０３７６ＣＰＵ４８の１６メガバイト・アドレス範囲を
デコードして次のようなメモリ・マップにする。即ち、
それは、８メガバイトのＤＲＡＭ０（０Ｈ−７ＦＦＦＦ
ＦＨ）、７メガバイトのＤＲＡＭ１（８０００００Ｈ−
ＥＦＦＦＦＦＨ）、６４キロバイトのＲＯＭ０（Ｆ００
０００Ｈ）、６４キロバイトの内部メモリ（Ｆ１０００
０Ｈ−Ｆ１ＦＦＦＦＨ）、及び８９６キロブロックのＲ
ＯＭ１（Ｆ２００００Ｈ−ＦＦＦＦＦＦＨ）である。そ
の６４キロバイトの内部メモリは、パレットＲＡＭ、ブ
リッタ・レジスタ、及びＤＳＰレジスタ及びメモリより
成る。パレット・アドレス範囲は上述した。ブリッタ・
レジスタはＦ１０４００ＨからＦ１０７ＦＦＨまでの範
囲を超えない。ＤＳＰメモリはＦ１０８００ＨからＦ１
８０００Ｈまで拡張する。
【００８４】オンボード・スクリーンＲＡＭ及びシステ
ムＲＡＭは５１２ＫのＤＲＡＭである。スクリーン／シ
ステムＲＡＭより成るそのオンボードＤＲＡＭは１６ビ
ット又は３２ビット幅のものでよい。適当なＤＲＡＭ
は、東芝製のＴＣＳ１４１７０ＢＪ ２５６キロバイト
＊１６ビット・メモリである。そのＤＲＡＭのサイズは
ビデオ・プロセッサ３９によってリセット時に決定され
るが、ＣＰＵ４８に直接に影響することはない。その代
わり、それは、ビデオ／メモリ・コントローラ７８が更
に速く動作することを可能にし、他のバス・マスタの候
補にとって利用可能な更に多くの帯域幅を残す。或表示
及びブリッタ・モードは３２ビット・メモリの時に可能
なだけである。少量のＤＲＡＭしか取り付けられない場
合、それらは上記のメモリ・マップを通して反復される
であろう。
【００８５】ブートストラップＲＯＭは必ず１６ビット
幅である。ボートストラップＲＯＭは、多くの製造者に
よって製造されている２つの２７Ｃ５１２消去可能なプ
ログラム可能読取り専用メモリより成り、それによっ
て、１２８ＫのブートストラップＲＯＭを与える。リセ
ットに続いて、ＲＯＭ及び内部メモリを含むＦ２０００
０ＨからＦＦＦＦＦＦＨまでの１メガバイト・ウインド
ウが１６メガバイト・アドレス範囲を通して反復され
る。これは、種々のプロセッサがビデオ・プロセッサ３
９とブートすることを可能にする。上記のメモリ・マッ
プは、そのメモリ型レジスタがＣＰＵ４８によって書き
込まれた時に初めて採り入れられる。ビデオ／メモリ・
コントローラ７８は、可能な時にいつもシステム・メモ
リ４５上でページ・モード・サイクルを遂行する。これ
らは正規のメモリ・サイクルよりも速いものであり、連
続した読取り及び書込みが同じページ内にある場合に生
じる。ビデオ／メモリ・コントローラ７８は、そのメモ
リ型レジスタにおいて遂行されるＤＲＡＭ内の列の数を
知る必要がある。そのメモリ型レジスタにおいて、ビッ
ト０及び１はＤＲＡＭにおける列の数を決定する。その
場合、０は２５６列を表し、１は５１２列を表し、２は
１０２４列を表し、３は２０４８列を表す。
【００８６】ビデオ／メモリ・コントローラ７８は７つ
のタイプの転送、即ち、正規のＤＲＡＭサイクル（４ク
ロック）、ページ・モードＤＲＡＭサイクル（２クロッ
ク）、ＲＯＭサイクル（６クロック）、内部メモリ（２
クロック）、外部Ｉ／Ｏ（６クロック）、割込み肯定応
答（２クロック）、及び内部Ｉ／Ｏ（２クロック）をサ
ポートする。ＣＰＵ４８は実際の転送よりも１クロック
多いサイクルでサイクルするであろう。内部バス・マス
タは転送時にサイクルできる。
【００８７】ビデオ／メモリ・コントローラ７８は、Ｃ
ＰＵ４８に対する２Ｘ（２倍速）クロックであり且つテ
レビジョン・クロミナンス（クロマ）サブキャリアの倍
数である水晶発振器を使用する。この水晶クロックはバ
ッファされ、ＣＰＵ４８に出力される。同じクロックが
２つに分割され、これがメイン・システム・クロックと
して出力される。このクロックは、別個のピンを通して
ビデオ・プロセッサ３９に入力される。そのクロックを
出力及び入力する理由は、ＣＰＵ２Ｘクロック及びメイ
ン・システム・クロックの間の相対的なスキューが何れ
かのパスにわずかな遅延を加えることによって一方の経
路又は他方の経路を調節し得るようにするためである。
水晶周波数は、その水晶周波数を１及び１５の間の数で
除することができるプログラム可能な除算器によって除
され、平衡したマーク対スペース比を持った出力波形を
発生する。これはテレビジョン・カラー・サブキャリア
として使用される。
【００８８】クロマ除算器レジスタは、テレビジョン・
カラー・サブキャリア（クロマ）対２Ｘ水晶周波数の比
を定義する４ビット・レジスタである。それは次のよう
にプログラムされなければならない。即ち、 クロマ＝(２Ｘ水晶周波数／クロマ周波数)−１
【００８９】ビデオ／メモリ・コントローラ７８はステ
ータス・レジスタも有する。そのステータス・レジスタ
のビット０がセットされる場合、ビデオ・タイミングは
ＰＡＬ（ヨーロッパ・テレビジョン信号標準）に対して
設定されなければならない。ステータス・レジスタのビ
ット０がクリアである場合、ビデオ・タイミングはＮＴ
ＳＣに対して設定されなければならない。ステータス・
レジスタのビット１がセットされている場合、現在のフ
ィールドにライトペン入力が存在している。このビット
はライトペンによってセットされ、垂直同期によってク
リアされる。
【００９０】ビデオ／メモリ・コントローラ７８は、リ
セット時に、その後は２ワード幅のＩ／Ｏロケーション
及び６４Ｋメモリ・ロケーションに応答するだけのモー
ドに設定可能である。Ｉ／Ｏロケーションの実際のロケ
ーションは外部的に決定可能である。この「ピープホー
ル（ｐｅｅｐｈｏｌｅ）」モードは、ビデオ・プロセッ
サ３９がシステム３０のＩ／Ｏ及びアドレス・メモリ・
マップにおいて小さいギャップだけを占有することを可
能にする。
【００９１】それらのレジスタは３２ビット幅であり、
従って、２つの１６ビット・アクセスとしてアクセスさ
れなければならない。ビデオ・プロセッサ３９における
すべてのＩ／Ｏレジスタをアドレスするために、必要な
レジスタの正規のＩ／Ｏアドレスが先ず下位ワード（ａ
[１]下位）に書き込まれ、しかる後、そのレジスタは上
位ワード（ａ[１]上位）において書き込み可能である。
ビデオ・プロセッサ３９の内部及び外部のすべてのメモ
リをアドレスするために、６４Ｋウインドウは、バンク
・レジスタに書き込むことによって、通常ビデオ／メモ
リ・コントローラ７８によってデコードされる１６Ｍア
ドレス・スペースにおけるすべての６４Ｋ境界へ移動可
能である。バンク・レジスタは、ピープホール・モード
でメモリをアドレスする時に８つの上位ビットを与える
８ビット・レジスタである。例えば、形式的にはＦ１０
０００Ｈにおいてパレットをアクセスするために、ＣＰ
Ｕ４８は０Ｆ１Ｈをバンク・レジスタに書き込まなけれ
ばならず、しかる後、外部チップ選択によって決定され
たピープホール・ロケーションの底部において読み取り
及び書き込まなければならない。
【００９２】ブリッタ７２は、できるだけ速く（メモリ
帯域幅によって限定される）グラフィックス作成及びア
ニメーションを遂行することを目的とするグラフィカル
・コプロセッサである。それは、ＣＰＵ４８及びＤＳＰ
６１によってメモリに書き込まれたコマンドを実行す
る。それは、システム・メモリ４５から新しいコマンド
セットを読み取ることによってグラフィックス・オペレ
ーションの長いシーケンスを任意に遂行することができ
る。それがグラフィックス・オペレーションを遂行しつ
つある間、ブリッタ７２はシステム・プライム・バス・
マスタになり、ＣＰＵ４８のどんなバス活動も否定す
る。これは、そうでなければＣＰＵ４８が遂行したと思
われるオペレーションを遂行するためにブリッタ７２が
使用されるので合理的であり、従って、プログラム・オ
ペレーションをスピード・アップする。これも、ブリッ
ト・オペレーションに対する如何なる同期制御プログラ
ミングも必要なくし、ブリッタ７２における如何なる割
込み発生ハードウエアも必要なくする。しかし、他の２
つのプロセッサ（ＤＳＰ６１及びコンパクト・ディスク
ＤＭＡ）のどちらかの実時間プログラミングを可能にす
るために、ブリッタ７２はそのオペレーションを中断
し、ＤＳＰ６１又はコンパクト・ディスクＤＭＡチャネ
ルへのシステム・プライム・バスを、それらがＤＭＡ転
送を要求する場合に許容するであろう。それはそれ自身
も中断するであろうし、ＣＰＵ４８へのシステム・プラ
イム・バスを放棄するであろう。如何なるこれらの転送
時においても、現在のオペレーションは中断されるが、
その割込み信号が非活動になる時、又はＤＳＰ６１のＤ
ＭＡアクセスが終了する時に再開するであろう。
【００９３】ブリッタ７２のオペレーションが簡単なプ
ログラムとして以下のように最も良く示される。即ち、
メモリからコマンドを読み取る メモリからパラメータを読み取る コマンド及びオペランドはＣＰＵ４８又はＤＳＰ６１に
よってメモリに書き込まれる。
【００９４】ブリッタ７２はビデオ・プロセッサ３９の
Ｉ／Ｏスペースに次のような幾つかのレジスタを有す
る。即ち、 （１）２つの書込み可能ブリッタ・プログラム・アドレ
ス・レジスタ。それは２つの読取り可能ブリッタ宛先レ
ジスタとして同じＩ／Ｏアドレスを共用する。 （２）書込み可能ブリッタ・コマンド・レジスタ。それ
は第１の読取り可能ブリッタ・ソース・アドレス・レジ
スタとして同じＩ／Ｏアドレスを共用する。 （３）書込み可能ブリッタ制御レジスタ。それは第２の
読取り可能ブリッタ・ソース・アドレス・レジスタとし
て同じＩ／Ｏアドレスを共用する。 （４）読み取り可能インナ・カウント・レジスタ （５）第１の書込み可能ブリッタ診断レジスタ。それは
読取り可能なブリッタ・アウタ・カウント・レジスタと
して同じＩ／Ｏアドレスを共用する。 （６）第２の書込み可能ブリッタ診断レジスタ。それは
読取り可能なブリッタ・ステータス・レジスタとして同
じＩ／Ｏアドレスを共用する。 （７）第３の書込み可能ブリッタ診断レジスタ。
【００９５】ブリッタ７２は、グラフィックス及びブロ
ック移動オペレーションを遂行するために種々なモード
で動作可能である。ブリッタ７２は、内部アーキテクチ
ャを３つの大きく分けたブロック、即ち、データ・パ
ス、アドレス発生器、及びシーケンサに分けられる。デ
ータ・パスは、３つのデータ・レジスタ、即ち、ソース
・データ・レジスタ、宛先データ・レジスタ、及びパタ
ーン・データ・レジスタを含む。データ・パスは、イン
テリジェント・ブリット・オペレーションを可能にする
ための汎用比較器、及び出力データを発生するための論
理機能装置（ＬＦＵ）を含む。
【００９６】アドレス発生器は３つのアドレス・レジス
タを含む。これらは、ブリッタ・コマンドをフェッチす
るために使用されるプログラム・アドレス・レジスタ、
ソース・レジスタ、及び宛先アドレス・レジスタであ
る。それは、又、アドレスを更新するための関連のステ
ップ・レジスタを有する演算論理装置（ＡＬＵ）及び出
力アドレスを発生するためのマルチプレクサを含む。
【００９７】シーケンサは、ソフトウエア用語では、ブ
リッタ７２が２つのループ（インナ・ループ及びアウト
・ループ）及び短い簡単なプログラムでもって上述した
ような幾つかのプロシージャを走らせるプログラムとし
て作用する。そのプログラムは、それのオペレーション
の種々な部分がブリッタ・コマンド・レジスタにおける
フラッグを条件とし、ループ・カウントはそのコマンド
の一部分であるけれども固定される。
【００９８】データ・パスは３つのデータ・レジスタ及
び２つのデータ操作ブロック、即ち、出力データを発生
するために多数の有用な方法でデータ・レジスタの内容
を結合することができる論理的機能装置、及び書込みオ
ペレーションを禁止するためにデータに関する比較を行
うことができ且つ選択的にブリッタ・オペレーションを
停止させることができる比較器を含む。
【００９９】データ・パスは４つのサイズのデータ、即
ち、３２ビット、１６ビット、８ビット、及び４ビット
のデータを処理することができる。長ワード（３２ビッ
ト幅）は速いブロック移動及び埋込みを行う時に使用さ
れる。ピクセル（４ビット幅、８ビット幅、又は１６ビ
ット幅）は、線画、多重プレーン・オペレーション、文
字ペインティング等のようなブリッタ・モードすべてを
使用して操作可能である。
【０１００】データ・パスの大部分は、最大スクリーン
・ピクセル・サイズである１６ビット幅である。しか
し、ソース・データ・レジスタは３２ビット幅であり、
ソース・データ・レジスタの上位１６ビットは、論理的
機能装置のモードに関係なく、３２ビット・モードで書
かれたデータの上位１６ビットを発生するために使用さ
れる。従って、２つの１６ビット幅レジスタ（パターン
・データ・レジスタ及び宛先データ・レジスタ）及び３
２ビット幅データ・レジスタ（ソース・データ・レジス
タ）がある。ソース・データ・レジスタ及び宛先データ
・レジスタは、対応する読取りサイクルがインナ・ルー
プにおいてイネーブルされる時、システム・メモリ４５
におけるソース・アドレス及び宛先アドレスからロード
される。しかし、３つのデータ・レジスタすべてがブリ
ッタ・オペレーションの開始時にパターン・データをロ
ードされる。これは、出力データにおいて或いは比較器
においてデータの追加のデータ・ソースとして使用可能
である。例えば、パターン・データ・レジスタにおける
データは、例えば、マスク、書込みのためのパターン、
或いは参照値であってもよい。パターン・データはソー
ス・データ・レジスタの両方のワードにロードされる。
【０１０１】論理的機能装置はデータ出力を発生し、そ
の出力はシステム・メモリ４５における宛先に書き込ま
れる。それはソース及び宛先レジスタ・ピクセルのすべ
ての論理的結合を遂行することができる。「ソース・デ
ータ・ピクセル」はソース・・データ・レジスタ又はデ
ータ・パターン・データ・レジスタの何れかから選択可
能である。ＬＦＵは、データ・レジスタから２セットの
入力データの４つのブーリン最小項（Ａ＆Ｂ、Ａ−＆
Ｂ、Ａ＆Ｂ−、Ａ−＆Ｂ−）のうちのどれかを選択し、
２つの選択された最小項の論理的ＯＲを発生する。これ
は入力データのすべての論理的結合を可能にし、従っ
て、１６個の機能的可能性が存在する。
【０１０２】３２ビット・モードでは、ＬＦＵは、それ
が１６ビット幅だけであるので、通常は、ソース・デー
タを発生するためにセットされるであろう。長ワードの
書込み時に書き込まれた上位１６ビットはいつもソース
・レジスタの上位１６ビットから取り出される。
【０１０３】比較器は、ソース・データ・レジスタ、宛
先データ・レジスタ、及びパターン・データ・レジスタ
におけるデータに関する種々の比較を行うことができ
る。それの比較条件が一致する場合、それは禁止信号を
発生する。その禁止信号は、書込みオペレーションを禁
止するために、そして任意選択として、ブリット・オペ
レーションを停止するために使用される。比較器は、衝
突検出及びシステム・メモリ４５のサーチ・オペレーシ
ョンに対して、及び文字ペインティングに対する援助と
して、透明なカラーを与えるべくピクセル・プレーン効
果を与えるために使用される。
【０１０４】多重プレーン・オペレーションは、各ピク
セルにプレーン番号を割り当てることによってサポート
される。このモードは、４ビット・ピクセル及び８ビッ
ト・ピクセルにだけ適用可能である。８ビット・ピクセ
ル・モードでは、８ビットのうちの２つ（ビット６及び
ビット７）が使用されて２つ又は４つのプレーンを与え
る。４ビット（ニブル）ピクセル・モードでは、４ビッ
トのうちの１つ（２ニブル・バイトのビット３及びビッ
ト７）が使用されて２つのプレーンを与える。比較器
は、宛先データのプレーン番号がソース・データのプレ
ーン番号に等しくないか或いはそれよりも大きい場合、
又はこれらの組合せである場合、禁止信号を発生するこ
とができる。これは、スクリーン上に書かれるデータ
が、異なるプレーンに既に存在するデータによってマス
ク可能であることを意味する。
【０１０５】比較器は、ソース・ピクセル全体が宛先ピ
クセルに等しいか或いは等しくない場合、出力を発生す
ること及び禁止することができる。これは、例えば、特
定の値に関してシステム・メモリ４５をサーチするため
に使用可能であり、更に重要なことには、透明になるよ
うにカラーを指定するために、及びその透明なカラー値
をデータ・レジスタに保持するために使用可能である。
これは、１６ビット・ピクセル、８ビット・ピクセル、
又は４ビット・ピクセルに適用する。
【０１０６】又、ブリッタ７２はピクセル拡張モード・
オペレーションに対する比較器ビットを有する。この比
較器オペレーションは、データのピクセル拡張に対する
ビットが、例えば、文字ペインティングのために使用さ
れることを可能にする。このモードでは、比較器はイン
ナ・カウンタの値に基づいてソース・バイトのビットを
選択し、このビットが論理的ゼロである場合に書込みオ
ペレーションを禁止する。
【０１０７】ブリッタ７２は３つのピクセル解像度モー
ドを処理するための備えを行う。これらのモードは、各
ワードが１つのピクセルに対応する１６ビット・モー
ド、各バイトが１つのピクセルに対応する８ビット・モ
ード、及び各バイトが２つのピクセルに対応する４ビッ
ト・モードである。８ビット・ピクセル・モード及び１
６ビット・ピクセル・モードでは、データ・パスは一時
に１ピクセルを処理し、オペレーションは簡単である。
しかし、４ビット・ピクセル・モードでは、システム・
メモリから読み取られ又はシステム・メモリに書き込ま
れるバイトの半分だけが現在のピクセルであり、従っ
て、追加の要件がデータ・パスに与えられる。４ビット
・モードの書込みオペレーションでは、現在のピクセル
に対応しないそのデータ・バイトの半分に、未変更の宛
先データが書き込まれる。従って、４ビット・モードで
は、宛先の読取りはいつもイネーブルされなければなら
ない（制御ビットＤＳＴＥＮをセットする）。これは、
１バイトよりも小さいものをメイン・メモリに書き込む
ための機構がないため、行われなければならない。
【０１０８】ソース４ビット・ピクセル・アドレス及び
宛先４ビット・ピクセル・アドレスがＲＡＭの対応する
バイトの相異なる半分を指示することも可能である。こ
の場合、シフタがソース・データの２つの半分をスワッ
プする。４ビット・モードでは、そのパターン・バイト
の２つのニブル（バイトの半分、即ち、４ビット）が、
通常は、同じ値にセットされなければならない。ブリッ
タ７２においてプログラムを有するピクセルは表示幅を
一致させる必要がないこと、及び大量のデータを移動す
る最も効果的な方法は３２ビットモードであることに注
意すべきである。そのようなモードの転送は整列した長
ワードでなければならないこと、及びシステムが３２ビ
ットＲＡＭに適合しなければならないことを想起すべき
である。
【０１０９】ブリッタ７２はアドレス発生器も有する。
そのアドレス発生器は３つのアドレス・レジスタ、イン
クレメント又はステップ・レジスタ、アドレス加算器、
及びアドレス出力マルチプレクサを含んでいる。３つの
アドレス・レジスタはソース・アドレス、宛先アドレ
ス、及びプログラム・アドレスを保持する。これらのレ
ジスタの各々は、ブリッタ７２が１６メガバイトまでを
アドレスすることを可能にする２４ビット・レジスタで
ある。更に、ソース・アドレス・レジスタ及び宛先アド
レス・レジスタは、４ビット・ピクセル・モードで使用
されるニブル・ビットを含んでいる。プログラム・アド
レス・レジスタは、プログラムがフェッチされるアドレ
スを保持し、それを使ってメモリ・サイクルが遂行され
る時にいつも１ワードずつインクレメントされる。この
レジスタはいつも偶数であり、従って、ビット０はいつ
も論理的ゼロでなければならない。
【０１１０】ソース・アドレス・レジスタ及び宛先アド
レス・レジスタは、それらが参照するオブジェクトにお
けるかなりの融通性を許容する加算器を使用して、各サ
イクル後に及び他の時間に更新される。すべてのソース
・アドレス及び宛先アドレスの更新は、アドレス・レジ
スタの下位１６乃至１９ビットにおいて任意選択的に遂
行可能である。これは、ブリッタ７２が６４Ｋ、１２８
Ｋ、２５６Ｋ、又は５１２Ｋページにおいて効果的に動
作するであろうことを意味する。このモードでは、アド
レスがページ内でオーバフローする場合、それは循環す
るであろうし、オーバフロー或いはアンダーフローは失
われるであろう。
【０１１１】ブリッタ７２はアドレス加算器も有し、そ
れはアドレスを更新するために使用される２５ビット幅
加算器である。それは、０.５、１、又は２或いはステ
ップ・レジスタの１つに記憶された変数がアドレス値に
加えられることを可能にする。それは同じ値を減算する
こともできる。前述のように、第２５ビットはアドレス
のニブル部分である。１つのピクセルのインクレメント
は、スクリーン解像度の現在の設定次第で、アドレスに
関して異なる効果を有する。
【０１１２】すべてのアドレス・レジスタが適当なメモ
リ・サイクル、即ち、アドレス・レジスタのソースに対
するソース読取り、及び宛先アドレス・レジスタに対す
る宛先書込み、の終了時に自動的に更新される。アドレ
スは、ブリッタ・コマンドにおけるＳＷＲＡＰ及びＤＷ
ＲＡＰビットを使用することによって垂直方向に、及び
ブリッタ制御レジスタにおけるＳＬＷＲＡＰ及びＤＬＷ
ＲＡＰビットを使用することによって水平方向に循環す
るように作成可能である。
【０１１３】アドレス出力マルチプレクサはシステム・
メモリ４５に外部アドレスを与える。それは３つのタイ
プのアドレス、即ち、ソース・アドレス、宛先アドレ
ス、及びプログラム・アドレスを与える。これらは、対
応するアドレス・レジスタから直接に取り出される。
【０１１４】ブリッタ７２がラインを引く時、アドレス
・レジスタは正規の方法とな異なる方法で使用される。
宛先アドレスレジスタは線画アドレスとして使用され、
ソース・アドレス・レジスタ及びステップ・アドレス・
レジスタは、それぞれ、デルタ１及びデルタ２として使
用される。線画時に、デルタ２はデルタ１から減算さ
れ、発生される借り出力は、宛先アドレス・レジスタに
加えられるものを決定するために使用される。更なる詳
細については、後述の線画に関する項を参照して欲し
い。
【０１１５】ブリッタ７２は、そのブリッタのオペレー
ションを制御するシーケンサも有する。制御の流れは２
つのレベルにおいて最も良く考察される。制御の流れ全
体を管理するアウタ・ループ及び実際のブリット・オペ
レーション又は線画オペレーションを遂行するインナ・
ループがある。アウタ・ループには３つのセクション、
即ち、コマンド読取りプロシージャ、パラメータ読取り
プロシージャ、及びインナ・ループがある。
【０１１６】インナ・ループは実際のブリット・オペレ
ーション又は線画オペレーションを遂行する。インナ・
ループ・サイクルは３つまでのメモリ・サイクルを含む
ことができる。これらは、ソース・アドレスからの読取
り、宛先アドレスからの読取り、及び宛先アドレスへの
書込みである。３つのサイクルはすべて任意選択であ
る。そのループがソース読取り、又はソース読取り及び
宛先読取りを含む場合、比較器の禁止機構は、宛先書込
みが生じる前にテストされる。これは、比較器の禁止状
態に合う時に書込みサイクルを迂回させる。その比較器
の禁止状態に合う時、現在のオペレーションを停止さ
せ、制御をＣＰＵ４８に戻させることが可能である。そ
こで、プログラムは、その禁止が何処で生じたかを決定
するためにアドレス・レジスタを調べることができるの
で、衝突検出が遂行可能である。そこで、ＣＰＵ４８は
そのオペレーションを再開するか或いはそれを中止する
かを決定することができる。インナ・ループは、インナ
・ループ・カウンタがゼロに達するまでオペレーション
を遂行する。インナ・ループ・カウンタは１０ビット・
カウンタであるので、インナ・ループは１から１０２４
までの任意の回数を反復することができる。
【０１１７】ブリッタ７２は、比較器の書込み禁止が生
じた時にオペレーションを停止させることによって衝突
検出に対する準備を行う。これが生じる時、制御はＣＰ
Ｕ４８に戻る。そこで、ＣＰＵはブリッタ７２の内部状
態を調べて、何が衝突を生じさせたかを決定する。この
時点で、ＣＰＵ４８は、それが遂行していたオペレーシ
ョンをブリッタ７２が再開することを可能にするよう選
択することができ、或いはそれをそのアイドル状態にリ
セットしてもよい。リセット又は再開コマンドは、ブリ
ッタ７２が他のオペレーションに対して使用可能になる
前に発生されなければならない。ブリッタ７２が中断状
態にある間、新しい値がコマンド・レジスタに書込み可
能であるので、衝突停止機構がディスエーブル可能であ
ることに留意して欲しい。
【０１１８】パラメータ読取りプロシージャは新しいパ
ラメータ・セットをインナ・ループにロードする非常に
直線的なシーケンスである。それは、データ・レジスタ
をプリセットするために使用されるインナ・ループ・カ
ウンタ値、ステップ・レジスタ値、及びパターン値をメ
モリから順次に読み取る。インナ・カウントは、インナ
・ループが実行される回数になる。ステップ・レジスタ
はアドレス・インクレメントのために使用され、パター
ン・レジスタはデータ操作のために使用される。
【０１１９】パラメータ読取りプロシージャは、ブリッ
ト・オペレーションの開始時にコマンド読取りプロシー
ジャの一部分として呼び出され、そして必要な場合に
は、ＰＡＲＲＤ制御ビットによって決定されるように、
ブリット・オペレーションによって呼び出される。余分
なパラメータ読取りがインナ・ループを通したパス相互
間で生じてパラメータを変更させ、それによって、不規
則形状のペインティング及びラン・レングス符号化デー
タの圧縮解除のようなオペレーションを可能にする。
【０１２０】コマンド読取りプロシージャは新しいブリ
ット・オペレーションを開始するために使用される。ブ
リッタ７２は、そのブリッタの正規の非アクティブ状態
を表す非アクティブ・リセット状態で開始する。この状
態から、通常プログラム・アドレス・レジスタへの書込
みが先行するコマンド・レジスタ書込みがブリッタ７２
を開始させるために遂行される。操作パラメータの全セ
ットが、自動インクレメントされるプログラム・カウン
ト・アドレスからロードされ、制御がコマンド読取りル
ープから出る。ブリット・オペレーションが完了する
時、新しいコマンドがプログラム・カウント・アドレス
から読み出され、そしてこのコマンドが実行モードにお
けるブリッタ７２を離れる時、新しいセットのパラメー
タがロードされ、他のオペレーションが開始される。そ
うでない場合、ブリッタ７２はそれの停止状態に入り、
システム・プライム・バスをＣＰＵ４８に戻す。上記の
機構は、ブリッタ７２が如何なるプロセッサ介入も必要
としないでグラフィックス・コマンドの長いシーケンス
を任意に遂行することを可能にする。これは、プロセッ
サのＩ／Ｏ書込みサイクルがブリッタのメモリ読取りに
比べてかなり遅いために極めて有用である。
【０１２１】アウタ・ループの正規のオペレーションは
コマンド読取りループからの出口において開始し、しか
る後、パラメータ読取りループに入って、第１セットの
パラメータを読み取り、インナ・カウンタがオペレーシ
ョンの開始前にそれの初期値にロードされた時にインナ
・ループに入る。そこで、アウタ・カウンタはデクレメ
ントとされ、そしてそれがゼロである場合、コマンド読
取りループに入る。登録されたソース・アドレス及び宛
先アドレスのどちらか或いは両方がステップ・レジスタ
の内容でもって更新可能である。しかる後、再びインナ
・ループに入る前に、種々のインナ・ループ・パラメー
タを更新するために、任意選択的にパラメータ読取りル
ープに入ることが可能である。それらの２つのループ
は、アウタ・ループ・アドレス・レジスタの更新がスク
リーン・アドレス・ポインタを二次元スクリーン構造の
次のラインにおける開始点上に移動する時、ブリッタ７
２がその二次元スクリーン構造に関するオペレーション
を遂行することを可能にする。パラメータ読取りループ
は、スクリーン構造パラメータをライン毎に変更させな
がら融通性を加える。
【０１２２】又、ブリッタ７２は、すべてのメモリ・サ
イクルのサイクル・タイミング発生及びバス・アービト
レーションを制御するメモリ・インターフェース状態機
械を有する。ブリッタ７２は、ブリッタ・コマンド・シ
ーケンスの期間の間、ＣＰＵ４８からシステム・プライ
ム・バスに関して制御を引き受ける。これは前述のバス
切替待ち時間次第であるが、ブリッタがシステム・プラ
イム・バスを許容すると、直ちにそのオペレーションは
開始するであろう。
【０１２３】メモリ・インターフェースは、ＤＳＰ６１
及びコンパクト・ディスク読取りチャネルへのシステム
・プライム・バスを、これらの１つがすべての現メモリ
・サイクルを完了させるためにだけ休止することをシス
テム・プライム・バスにリクエストすると直ちに放棄す
るであろう。
【０１２４】割込みは、ブリッタ制御レジスタにおいて
マスクされない場合、ブリッタ７２にオペレーションを
中断させるであろう。ブリッタ７２は割込みラインその
ものの状態を検出し、オペレーションを中断するために
これを使用する。割込みラインがそれの前の状態を再開
すると、直ちにオペレーションは再開するであろう。そ
れは、肯定応答ポートへのＣＰＵ４８の書込みが生じる
時に生じる。これは、必ずしも割込みサービス・ルーチ
ンの終了ではなく、従って、プログラマはスタック・ク
ロールに注意深くなければならず、通常、サービス・ル
ーチンの間割込みをディスエーブルして保持しなければ
ならない。ブリッタ７２は、割込みラインがＣＰＵ４８
からの介入なしにクリアされると、直ちにオペレーショ
ンを再開する。ブリッタ７２は、内部割込み資源に応答
するだけである（ビデオ割込み、アナログ入力割込み、
及びコンパクト・ディスク割込み）。何れの外部ＣＰＵ
割込み資源もブリッタ７２に関して効果を持たない。
【０１２５】ブリッタ７２は数多くのオペレーション・
モードを有する。ブリッタ７２によって遂行される最も
簡単なオペレーションはシステム・メモリ４５の１つの
ブロックを他のブロックにコピーするもの、及び事前定
義された値でもってシステム・メモリ４５のブロックを
満たすものを含む。これらのオペレーションはシステム
・メモリ４５の線形部分及び任意のスクリーン矩形部に
おいて遂行可能である。宛先データ・レジスタはシステ
ム・メモリ４５の修正されるアドレスとして、及びそれ
がコピー・オペレーションである場合、データのコピー
されるアドレスとして使用される。
【０１２６】そのオペレーションがメモリの線形領域に
おいて遂行されるべき時、アドレス制御ビットの殆どが
ゼロにセットされるであろう。ステップ・レジスタは使
用されず、そして唯一の要件は、ＤＳＩＧＮ及びＳＳＩ
ＧＮを適正にセットする場合にそのコピーがアドレス・
インクレメントによって行われるか又はアドレス・デク
レメントによって行われるかを決定することである。ア
ドレス・レジスタに置かれた初期値は、符号ビットがセ
ットされない場合にそのオペレーションが遂行されるべ
き領域の最低部でなければならず、それがセットされる
場合には最上部でなければならないことに注意すべきで
ある。オペレーションの長さは、インナ・カウンタに置
かれ、アウタ・カウンタは１にセットされるであろう。
【０１２７】操作されるブロックが非常に長い場合、イ
ンナ・ループ・カウンタ及びアウトループ・カウンタの
両方とも使用されなければならず、操作するピクセルの
数はインナ・カウンタ値及びアウタ・カウンタ値の積に
よって与えられるであろう。ソース・データ又は宛先デ
ータの何れか又は両方が線形領域ではなく矩形領域であ
る場合、インナ・ループ・カウンタはその矩形の幅を含
み、アウタ・ループ・カウンタはその矩形の高さを含む
であろう。
【０１２８】適当なステップ・レジスタがその矩形の右
手側から次のラインの左手側へのアドレス・インクレメ
ントにセットされる。ソース又は宛先が矩形であるかど
うかに従って、ＳＲＣＵＰビット及びＤＳＴＵＰビット
がセットされる。ピクセル当たり８ビット又はそれ以上
のモードでは、ＳＲＣＥＮ又はＤＳＴＥＮのいずれもメ
モリを満たすために使用されないであろうし、ビットＳ
ＣＲＣＥＮはメモリ・コピーのためにセットされなけれ
ばならない。４ビット・ピクセル・モードでは、ＤＳＴ
ＥＮは必ずセットされなければならず、他のピクセルの
破壊を回避するために宛先読取りが行われる。この方法
を使用することは他の場合よりも遅いことに注意して欲
しい。
【０１２９】ブリッタ７２は、周知のディジタル微分解
析器（ＤＤＡ）アルゴリズムに基づいてラインを引く。
このアルゴリズムの基本は、所与のラインに対して、Ｘ
アドレス又はＹアドレスの１つが各ピクセルに対して必
ずインクレメントされ、一方他のものも適当な演算条件
に合致する場合にはインクレメントされるということで
ある。ブリッタ７２によって使用されるアルゴリズム
は、除算を効果的に使用して勾配を計算するために、ア
ンダーフローが生じた時にｄｘ又はｄｙのうちの大きい
方が加えられると共にｄｘ又はｄｙのうちの小さい方を
実効値から反復的に減算することによって、条件付きイ
ンクレメントを生じさせる演算条件を計算する。表記
「ｄｘ」はそのラインが対応するＸ軸に沿った距離を表
し、｜(Ｘ１−Ｘ２)｜によって与えられる。但し、Ｘ１
及びＸ２は２つのポイントのＸ座標であり、垂直バーは
それらの差の大きさ、又は絶対値を意味する。従って、
ラインが（Ｘ１，Ｙ１）から（Ｘ２，Ｙ２）まで引かれ
る場合、ｄｘ＝｜(Ｘ１−Ｘ２)｜及びｄｙ＝｜(Ｙ１−
Ｙ２)｜である。これらから、Ｄ１（「デルタ１」と呼
ばれる）はｄｘ及びＤｙのうちの大きい方によって与え
られ、Ｄ２（「デルタ２」と呼ばれる）はそれらの小さ
い方によって与えられる。そこで、各描出されたピクセ
ルに対して、最初にＤ１／２にセットされた実効値から
Ｄ２が減算され、この減算の結果の符号がスクリーン・
アドレス更新の条件付き部分に対する演算条件である。
このアンダーフローが生じる時、Ｄ１のオリジナル値が
その実効値に加えられる。ｄｘ対ｄｙの比が、このアン
ダーフロー及び加算が生じた頻度を与えるであろう。勿
論、それらの間の比はそのラインの勾配である。
【０１３０】ライン描画を行うために使用された値は、
次のようにブリッタ・コマンドにセットされる。即ち、
そのラインの開始点は宛先アドレスであり、Ｄ１はソー
ス・アドレス・レジスタのビット１０乃至１９に置か
れ、Ｄ１／２はビット０乃至９に置かれる。又、Ｄ１は
インナ・カウンタ値であるが、そのラインの両端が描出
されるべき場合、Ｄ１＋１が使用されなければならな
い。Ｄ２は宛先ステップ・レジスタに置かれる。ＤＸが
ＤＹよりも大きい場合、ＹＦＲＡＣフラッグがセットさ
れ、そうでない場合にはそれはクリアされる。ＳＳＩＧ
ＮはＸアドレス更新の符号を与え、ＤＳＩＧＮはＹアド
レス更新の符号を与える。
【０１３１】ラインを描画している間、アドレス・セク
ションにおけるすべてのレジスタがライン・アドレスの
計算に占有され、従って、ブリッタはラインを描画する
時に他の場所からデータを移動させる能力を持たない。
従って、そのライン・アドレスに書かれたデータは、パ
ターン・データによって直接的に、或いは論理的機能装
置に従ってパターン・レジスタと既にそこにあるデータ
との結合によって与えられなければならない。従って、
ＳＲＣＥＮはセットされる必要がなく、そうでない場
合、ブリッタは見かけ上ランダム・データを発生するで
あろう。ラインを描画している間、インナ・カウンタは
そのラインの長さにセットされ、アウタ・カウンタは１
にセットされる。ピクセル当たり８ビット以上のモード
では、ＤＳＴＥＮは、読取り−修正−書込みオペレーシ
ョンに対して使用されない場合、セットされる必要がな
い。４ビット／ピクセル・モードでは、ＤＳＴＮは、他
のピクセルを損なうことを避けるために宛先読取りが行
われるように必ずセットされなければならない。
【０１３２】ブリッタ７２は、単一のオペレーションで
スクリーン上の文字をペイントする機能を有する。ブリ
ッタ７２に関する限り、文字ペインティングは、８ピク
セル幅までの及び任意の高さの矩形領域をペイントする
ことを意味する。この領域におけるピクセルはビット・
パターンに従って書き込まれるか、或いは未変更のまま
残される。このモードは文字ペインティングに限定され
ず、モノクローム・ビット・プレーンのような任意の記
憶されたグラフィックスを拡張するためにも使用可能で
ある。
【０１３３】文字ペイント時に、ソース・レジスタはビ
ット・ストリーム、通常は、フォントの一部分をアドレ
スする。この場合、各バイトは１行の文字に対応する。
従って、ブリッタ・フォントは８ビット幅までである
が、更に幅広いフォントが使用可能であり、これらは１
つの文字に複数のブリッタ・ペイント・オペレーション
を必要とするであろう。文字ペインティングは、本質的
には、システム・メモリ４５に置かれた文字フォントか
ら宛先アドレスへのブロック移動である。
【０１３４】データは、左端のピクセルに対応するビッ
トを最下位ビットに、及び文字の最上部は最も小さいア
ドレスで配列される。データが８ピクセル幅より小さい
場合、フォント・データの最下位ビットは使用されな
い。
【０１３５】宛先アドレス・レジスタは、文字がペイン
トされるべきスクリーンの領域をアドレスするために使
用される。通常、この領域は前のブリッタ・オペレーシ
ョンによって必要なバックグランド・カラーにクリアさ
れている。宛先アドレスは文字の左上隅に初期設定され
る。ペイントされるべき文字は矩形であり、従って、宛
先アドレスが対応してプログラムされる。インナ・カウ
ンタは文字の幅にセットされ、アウタ・カウンタはそれ
の高さにセットされる。宛先ステップ・レジスタはその
文字の幅よりも小さいスクリーン幅にセットされる。Ｄ
ＳＴＵＰビットは、宛先アドレスがインナ・ループの通
過の間に更新されることを可能にするために使用され
る。
【０１３６】インナ制御ビットＤＳＴＥＮ及びＳＲＣＥ
ＮＦはＳＲＣＥＮＦの存在の理由である文字ペインティ
ングをセットされる。これは、各行に対するフォント・
バイトがちょうど１回読み取られることを可能にする。
比較器はピクセルのペインティングを制御するために使
用され、従って、ＣＭＰＢＩＴ制御ビットがセットさ
れ、バイト拡張機構に対してそのビットをイネーブルす
る。
【０１３７】ペイントされるべきカラーはパターンとし
てセットされる。これは、通常、パターン・データ・レ
ジスタに保持されるであろう。４ビット・ピクセル・モ
ードにおいて、ＤＳＴＥＮがセットされ、そのバイトの
他方の半分は乱されることなくそのまま書き込まれるよ
うに宛先データ・レジスタがその読み取られた値を保持
するであろう。ソース・データ・レジスタは、前述のよ
うに、フォント・パターンを保持する。
【０１３８】ブリッタ回転及びスケーリング・モードは
陰影ＡＬＵを使用するが、３つのＤＤＡベースのデータ
値を発生する代わりに、それは２つのＤＤＡベースのア
ドレス値Ｘ及びＹを発生する。通常、宛先データがそれ
らのスケーリングされた又は回転されたバージョンに対
応するように、これらの値は任意の角度及び比率でソー
ス・データ・フィールドをトラバースするために使用さ
れる。
【０１３９】赤値発生器はＸ値を与え、緑値発生器はＹ
値を与える。青値は使用されず、明瞭な陰影はこのモー
ドと関連して使用されない。回転は陰影よりも高い正確
性を必要とするので、４つの余分な整数ビットがそれら
のＸ値及びＹ値に加えられる。これらは回転レジスタ０
及び１に設定される。すべての計算は１０ポイント・ビ
ット精度に対して遂行される。
【０１４０】陰影の場合のように、そのデータ値は、各
ピクセルがインナ・ループで描画された後、Ｘ及びＹに
加えられる。それらのステップ値はアウタ・ループにお
いて加えられ、ＳＲＣＵＰフラッグ及びＤＳＴＵＰフラ
ッグの両方が、それらが加えられるようにセットされな
ければならない。デルタ及びステップ値は正又は負でよ
く、陰影モードと違って追加又は飽和は生じない。
【０１４１】通常、回転及びスケーリングは、宛先矩形
上の正規のラスタ走査を行うことに対する宛先アドレス
・ポインタをセットすることによって遂行され、一方、
ソース・ポインタは適当な勾配及び比率でソース・デー
タをトラバースする。これは、宛先データが連続してい
ること、及び必要以上のビットは要求されないことを保
証する。ソース・データは、ターゲット領域が矩形でな
い場合、適当な透明なカラーでもって囲まれなければな
らない。
【０１４２】ブリッタ・コマンドはメモリにおけるデー
タのテーブルとして与えられる。ブリッタ７２はテーブ
ルの内容をそれのレジスタにロードし、指定されたオペ
レーションを遂行する。ブリッタ７２は、停止命令がコ
マンド・レジスタに読み込まれるまでコマンドの連続し
たセットを受けるであろう。
【０１４３】ブリッタ・プログラム・アドレスは、コマ
ンド・ワードが発生される前に設定されなければならな
い。ブリッタ・プログラム・アドレスはプログラム・ア
ドレス・レジスタによって与えられ、全２４ビット・ア
ドレスを形成する。プログラムはワード境界で置かれな
ければならない。
【０１４４】ブリッタ・コマンド・データの全テーブル
はコマンド・ワードでもって開始する。しかし、シーケ
ンスにおける第１ブリッタ・コマンドはＣＰＵ４８のＩ
／Ｏサイクルによってそれのコマンド・ワードをコマン
ド・レジスタに書き込まれる。従って、ブリッタ・コマ
ンドはコマンド・データの読取りを第２ワードから開始
する。同様に、最後のブリッタ・コマンドは、ラン・ビ
ット・クリアを持ったコマンド・ワードだけより成る必
要がある。
【０１４５】ブリッタ・コマンドは、多数のコマンド・
ビット、制御ビット、２４ビットのソース・アドレス、
２４ビットの宛先アドレス、１０ビットのアウタ・カウ
ント値、１０ビットのインナ・カウント値、１２ビット
の符号付きソース・ステップ、１２ビットの符号付き宛
先ステップ、及び１５ビットのパターン値の形式を取
る。陰影ビットがセットされる場合、９個の追加ワー
ド、即ち、赤、緑、及び青の初期値（６個の整数ビット
及び１０個の小数ビット）、赤、緑、及び青のデルタ・
ビット（同上）、及び赤、緑、及び青のステップ値（同
上）がフェッチされる。
【０１４６】コマンド・ビットは次のようである。実効
（ＲＵＮ）ビットの設定はブリッタ７２にオペレーショ
ンを開始させる。それは、ブリッタ７２のコマンド読取
りを開始させるためのＩ／Ｏポートとしてコマンド・レ
ジスタに書込む時に使用される。ブリッタ７２がコマン
ド読取りの一部分としてクリアされる実効ビットと共に
コマンドをロードする場合、オペレーションは停止す
る。ＣＯＬＳＴビットの設定は、衝突（書込み禁止）が
生じた場合にオペレーションを停止させる。その時点か
ら、印刷オペレーションがＣＰＵ４８により再開可能で
あり、或いは中断可能であり、そして種々の内部レジス
タが読み取り可能である。ＰＡＲＲＤビットの設定は、
インナ・ループが存在し且つアウタ・ループがゼロに達
していない時、ブリッタ７２が新しいパラメータ・セッ
トをプログラム・カウンタ・アドレスから読み取ること
を必要とする。ＳＲＣＵＰビットの設定は、アウタ・カ
ウントがゼロに達してない場合、ステップ・レジスタの
内容がインナ・ループからの出口においてソース・アド
レスに加えられることを必要とする。ＤＳＴＵＰビット
の設定は、アウタ・カウントがゼロに達してない場合、
ステップ・レジスタの内容がインナ・ループからの出口
において宛先アドレスに加えられることを必要とする。
これは、ピクセル・サイズに従ってソース・アドレス・
レジスタをインクレメントさせる。ＤＳＴＥＮビットの
設定は、インナ・ループにおける宛先アドレスの読取り
を可能にする。これは、宛先書込みサイクルの一部分と
してインクレメントされる宛先アドレス・レジスタに影
響しない。
【０１４７】ＳＲＣＥＮＦビットの設定は、最初にイン
ナ・ループに入る（しかし、その後には入らない）時、
ソース・アドレスを読み取らせる。これはＳＲＣＥＮＦ
の特別ケースであり、前述のように、文字ペイント・モ
ードに関連する。ＳＲＣＥＮがセットされる場合、ＳＲ
ＣＥＮＦは影響を受けることはない。２つのビットＰＳ
ＩＺＥ０及びＰＳＩＺＥ１は、４、８、１６、及び３２
ビットにそれぞれ対応するピクセル・サイズ０乃至３を
選択する。前述のように、３２ビットは３２ビット・シ
ステムにおけるデータ・移動に対するものである。２ビ
ットのＷＩＤＴＨ０及びＥＩＤＴＨ１は、２５６、５１
２、１０２４、及び２０４８バイトにそれぞれ対応する
バイト０乃至３のスクリーン幅を選択する。ＬＩＮＤＲ
の設定はブリッタ７２を線画モードにする。このモード
はソース・アドレス・レジスタ及び宛先アドレス・レジ
スタの両方を使用して、読取り及び書込みの両方に対し
て使用可能な線画アドレスを発生する。ＹＦＲＡＣビッ
トの設定は、Ｘアドレス及びＹアドレスのどちらが線画
モードにおける小数的インクレメントを持つかをブリッ
タ７２に表示する。ＰＡＴＳＥＬビットの設定はパター
ン・データ・レジスタを選択して、論理的機能装置への
ソース入力としてソース・データ・レジスタを置換す
る。このビットは文字ペインティングに関連する。その
場合、ソース・データ・レジスタはフォント・データを
含み、パターン・データ・レジスタはインク・カラーを
含むであろう。陰影ビットの設定は、陰影ＡＬＵからの
出力を書込みデータとしてイネーブルする。このビット
は、８ビット・ピクセル及び１６ビット・ピクセルに対
して有効なだけである。
【０１４８】ブリッタ７２は、いくつかのタイプの制御
ビット、即ち、ソース制御ビット、宛先制御ビット、論
理機能装置制御ビット、及び比較器制御ビットを有す
る。ＳＷＲＡＰビットの設定は、メモリを通して直線的
に走らせるのとは対照的に、ソース・アドレス更新をプ
ログラム可能な境界において循環させる。ビットＳＷＲ
ＡＰ０及びＳＷＲＡＰ１は、ソース・アドレス・ポイン
タを垂直方向に循環させるＳＷＲＡＰ機能のサイズを、
即ち、６４Ｋ、１２８Ｋ、２５６Ｋ、及び５１２Ｋスク
リーンに対応する０乃至３を制御する。ＳＲＣＣＭＰビ
ットの設定は、ソース・データ・レジスタを比較器への
ソース入力として選択する。それがクリアされる場合、
パターン・データ・レジスタが使用される。ＳＬＷＲＡ
Ｐレジスタの設定は、インナ・ループ更新のためにライ
ン幅内でソース・ポインタを循環させる。ＳＳＩＧＮビ
ットの設定は、ソース・アドレスを更新する時に使用さ
れる符号をセットする。それをセットすることは、ソー
ス・アドレスをインクレメントさせるのではなくデクレ
メントさせる。このビットは線画においてＸを負にす
る。
【０１４９】ブリッタ７２は幾つかの宛先制御ビットを
有する。ＤＷＲＡＰビットの設定は、メモリを通して直
線的に実行することとは対照的に、宛先アドレス更新を
プログラム可能な境界において循環させる。ビットＤＷ
ＲＡＰ０及びＤＷＲＡＰ１は、ソース・アドレス・ポイ
ンタを垂直方向に循環させるＤＷＲＡＰ機能のサイズ
を、即ち、６４Ｋ、１２８Ｋ、２５６Ｋ、及び５１２Ｋ
スクリーンに対応する０乃至３を制御する。ＤＳＴＣＭ
Ｐビットの設定は、ソース・データ・レジスタを比較器
へのソース入力として選択する。それがクリアされる場
合、パターン・データ・レジスタが使用される。ＤＬＷ
ＲＡＰレジスタの設定は、インナ・ループ更新のために
ライン幅内でソース・ポインタを循環させる。ＤＳＩＧ
Ｎビットの設定は、ソース・アドレスを更新する時に使
用される符号をセットする。それをセットすることは、
ソース・アドレスをインクレメントさせるのではなくデ
クレメントさせる。このビットは線画においてＹを負に
する。
【０１５０】ブリッタ７２は論理機能装置制御ビットも
有する。論理機能装置は、宛先書込みサイクルに書き込
まれたデータを制御する。ＬＦＵは、ソース・データ及
び宛先データのすべての論理的結合を可能にする。これ
は、選択された項の論理的ＯＲによって出力が与えられ
る時、ＬＦＵビットＬＦＵ０乃至ＬＦＵ１３の各々が最
小項の１つを選択することによって得られる。０値は非
ソース及び非宛先に対応し、１は非ソース及び宛先に対
応し、２はソース及び非宛先に対応し、３はソース及び
宛先に対応する。従って、１６個の可能性がある。
【０１５１】ブリッタ７２は幾つかの比較器制御ビット
も有する。ＣＭＰＰＬＮの設定は、３つの比較器機能が
ピクセル全体とは対照的に、３つの比較器機能がプレー
ン番号ビットに関して動作するプレーン・モードを可能
にする。ＣＭＰＥＱビットの設定は、プレーン・モード
において宛先ピクセルの優先順位がソース・ピクセルの
プレーン優先順位に等しい場合、或いはプレーン・モー
ドでない時にピクセル全体が同じである場合、比較装置
にインナ・ループ書込みを禁止させる。ＣＭＰＮＥビッ
トの設定は、プレーン・モードにおいて宛先ピクセルの
優先順位がソース・ピクセルのプレーン優先順位に等し
くない場合、或いはプレーン・モードでない時にピクセ
ル全体が同じでない場合、比較装置にインナ・ループ書
込みを禁止させる。ＣＭＰＧＴビットの設定は、プレー
ン・モードにおいて動作するだけであり、宛先ピクセル
の優先順位がソース・ピクセルのプレーン優先順位より
も高い場合、比較器に書込みを禁止させる。ＣＭＰＢＩ
Ｔの設定はバイト拡張法に１つのビットを与える。それ
は、インナ・カウンタを使用して１ビットのソース・デ
ータを選択すること及び選択されたビットがゼロである
場合に禁止を発生することによって比較器に禁止を発生
させる。その選択は、インナ・カウンタにおける８がビ
ット０を選択すること、７がビット１を選択すること、
６がビット２を選択すること等によって与えられる。
【０１５２】プログラム・アドレス・レジスタはブリッ
ト・オペレーション・コマンドのソースを指定する。デ
ータはそこから上向きにメモリを通して直列的に読み取
られる。それは必ず偶数でなければならない（即ち、ブ
リッタ・オペレーションはワード境界になければならな
い）。レジスタ０はアドレス・ビット０乃至１５に対応
し、レジスタ１はアドレス・ビット１６乃至２３及び０
乃至７に対応する。
【０１５３】上記ブリッタ・レジスタのうちの或もの
は、ＣＰＵ４８のＩ／Ｏスペースにおいて可視的であ
る。更に、或ブリッタ・ステータス・ビット及び制御ビ
ットはＣＰＵ４８に取ってアクセス可能である。上記の
ように、ブリッタ７２は７ワード幅の読取りレジスタ、
及び４ワード幅の書込みレジスタを有する。書込みレジ
スタにおけるすべての未使用ビットは０を書き込まれな
ければならない。Ｉ／Ｏレジスタは、Ｉ／Ｏアドレス４
０Ｈから開始するように見える。これらのレジスタは、
メモリ・マップにおいても得られるので、ＤＳＰ６１
は、Ｉ／Ｏと同じオフセットで、しかしベース・アドレ
スＦ１０４００Ｈにおいて始まるレジスタをアクセスす
ることができる（即ち、そのメモリ・アドレスを得るた
めに４０Ｈを減算し、Ｆ１０４００Ｈを加算する）。第
１ブリッタ指定レジスタは宛先アドレス・レジスタのビ
ット０乃至１５に対応する。第２ブリッタ宛先レジスタ
のビット０乃至７は宛先アドレス・レジスタのビット１
６乃至２３に対応する。そして、第２ブリッタ宛先レジ
スタのビット１５は宛先アドレス・レジスタの宛先アド
レス・ニブル部分に対応する。第１ブリッタ・ソース・
レジスタはソース・アドレス・レジスタのビット０乃至
１５に対応する。第２ブリッタ・ソース・レジスタのビ
ット０乃至７はソース・アドレス・レジスタのビット１
６乃至２３に対応し、第２ブリッタ・ソース・レジスタ
のビット１５はソース・アドレス・ニブル部分に対応す
る。ブリッタ・インナ・カウンタのビット０乃至９はイ
ンナ・カウンタ値に対応する。ブリッタ・アウタ・カウ
ンタのビット０乃至９はアウタ・カウンタ値に対応す
る。
【０１５４】ビット０は、条件よりも大きい比較器プレ
ーン優先順位が遭遇したことを表す。ビット１は、条件
に等しい比較器プレーン優先順位が遭遇したことを表
す。ビット２は、条件に等しくない比較器プレーン優先
順位が遭遇したことを表す。ビット３は、条件に等しい
比較器ピクセルが遭遇したことを表す。ビット４は、条
件に等しい比較器ピクセルが遭遇したことを表す。ビッ
ト５は、ピクセル条件に等しい比較器ビットが遭遇した
ことを表す。ビット１３は、ブリッタが現在アクティブ
であること、又はオペレーションがＣＰＵ割込み又は衝
突停止によって中断されていることを表す実行（ｒｕ
ｎ）ビットに対応する。ビット１４は、ブリッタがＣＰ
Ｕ割込みのために停止していることを表す。ビット１５
は、ブリッタが衝突検出のために停止していることを表
す。ブリッタ・プログラム・アドレス・レジスタはブリ
ッタ・プログラム・アドレスのビット０乃至１５をロー
ドされる。ブリッタ・プログラムはワード境界になけれ
ばならないので、そのレジスタのビット０はいつも０で
あることを想起して欲しい。第２ブリッタ・プログラム
・アドレス・レジスタはブリッタ・プログラム・アドレ
スのビット１６乃至２３をビット０乃至７にロードされ
る。他の８ビットはゼロである。ブリッタ・コマンド・
レジスタはブリッタ・コマンドのワード０に対応し、ブ
リッタが開始する時にそのコマンドを設定するために使
用される。ブリッタＤＭＡはそのコマンドのワード１か
ら始まるであろう。
【０１５５】ブリッタ制御レジスタは次のような３つの
ビットを有する。即ち、ビット０は、セットされた時、
ブリッタのバス制御装置からの割込みをマスクする割込
み停止マスクであり、その結果、割込が生じた時にブリ
ッタは停止しないであろう。ビット１は、ブリッタに衝
突後のオペレーションを再開させ、そして衝突が検出さ
れた後にブリッタを再始動するために使用される。ＣＯ
ＬＳＴビットがセットされ時、衝突が検出されることを
想起して欲しい。ブリッタは、それが中断していたオペ
レーションを再開するであろう。ブリッタが衝突停止状
態にある間ブリッタ・コマンド・レジスタを再プログラ
ムすることが可能であること、及びビット２は衝突後ブ
リッタを休止状態にリセットし、そして衝突停止が生じ
た時、ブリッタが遂行していたオペレーションを中止す
るために使用される。ブリッタ衝突停止が生じた後、再
開又はリセットがブリッタに対し発生されなければなら
ない。ブリッタ７２は３つの回転レジスタも有する。ビ
ット０乃至３はＸアドレスの整数部分の上位４ビットに
対応し、その１０ビット値の下位６ビットは赤値の整数
部分である。ビット４乃至７はＸインクレメントの整数
部分の上位４ビットに対応し、この１０ビット値の下位
６ビットは赤整数値である整数部分である。ビット８乃
至１１は、Ｘステップの整数部分の上位４ビットに対応
し、この１０ビット値の下位６ビットは赤整数値である
整数部分である。
【０１５６】第２回転レジスタのビット０乃至３がＹア
ドレスの整数部分の上位４ビットに対応する時、この１
０ビット値の下位６ビットは緑整数値である整数部分で
ある。ビット４乃至７はＹインクレメントの整数部分の
上位４ビットに対応し、その１０ビット値の下位６ビッ
トは緑整数値の整数部分である。ビット８乃至１１は、
Ｙステップの整数部分の上位４ビットに対応し、その１
０ビット値の下位６ビットは緑整数値である整数部分で
ある。第３回転レジスタでは、ビット０の設定は、回転
アドレスをその宛先と置換させる。ビット１の設定は、
回転アドレスをソース・アドレスと置換させる。ビット
２の設定は、陰影モードとは対照的に、回転モードをセ
ットする。そして、ビット１０乃至１５は回転アドレス
の上位１０ビットに対応する。
【０１５７】ＤＳＰ６１の自動プロセッサは、高性能の
ミュージック・シンセサイザを実現するに十分なパワー
を持った汎用演算コプロセッサである。通常、コンパク
ト・ディスク・テクノロジと関連した音質を与える１６
ビット精度を持ったステレオ・オーディオ信号の発生の
ために、同期直列出力が与えられる。ＤＳＰ６１は、ホ
ストＣＰＵ４８からマイクロ・プログラム可能であり、
その命令セットは、「ミュージック・シンセサイザ」の
機能とは全く異なる多くの種々の機能を遂行するようユ
ーザがその装置をプログラムすることを可能にするに十
分な融通性がある。そのようなアプリケーションは、ア
ルゴリズム的な音声発生、フーリエ変換技法を使用した
オーディオ分析、及び三次元グラフィックス回転を含み
得るものである。ＤＳＰ６１は最大のデータ・スループ
ットに対してハーバード（Ｈａｒｖａｒｄ）アーキテク
チャ（独立したプログラム及びデータ・バス）を使用す
る。ＤＳＰ６１は演算論理装置（ＡＬＵ）を有する。
【０１５８】ＡＬＵは、１６ビット毎のハードウエアの
乗算／累算、及び加算、減算、並びに論理的機能を特徴
とする。１チック当たり１つの商ビットを発生する独立
した直列除算装置もある。加算器／減算器からの桁上げ
ビットは別個のラッチに記憶され、多重精度演算オペレ
ーションに対する桁上げを伝搬するために使用可能であ
り、或いは条件付き命令に対して使用可能である。すべ
ての命令は、このビットがセットされることに従属する
ように行われる。その装置内のデータ転送は、乗算器／
累算器における内部トランザクションを除いてすべて１
６ビット幅である。
【０１５９】ＤＳＰ６１は、主として音声合成を意図し
た非常に単純な、非常に高速のプロセッサであるが、上
記のような他の計算的なタスクも実行できる。それは１
プロセッサ・サイクルにおいてすべての命令を実行す
る。これらの命令はシステム・クロックの速度（一般に
は、２０乃至３３メガヘルツ）で実行される。音声合成
時に、ＤＳＰ６１は、オーディオ・ディジタル・アナロ
グ変換器（ＤＡＣ）インターフェースにおけるタイマに
よってそのタイミングを制御される。これらのＤＡＣは
二重バッファされ、そしてＤＡＣ書込みがオーバフロー
を生じそうな場合、そのバッファが空になるまで、オペ
レーションは中断される。サンプル速度でループを実行
するソフトウエアに関する限り、及び平均的ループ時間
がサンプル期間よりも小さい限り、予備のループは長く
ても２倍までである。そのループはプログラムＲＡＭに
適合する以上の命令を含み得るので、ＤＳＰ６１はイン
デックスしたアドレシング・モードを有し、それは同じ
コード片が幾つもの音声に作用することを可能にする。
【０１６０】ＤＳＰ６１はハーバード・アーキテクチャ
装置であり、従って、プログラムＲＡＭ及びデータＲＡ
Ｍは別個であり、サイクルは両方のＲＡＭブロックにお
いて同時に生じる。１サイクル・パイプラインが使用さ
れ、従って、各クロック・サイクル時に、２つの事象が
生じる。即ち、命令がフェッチされ、前の命令に関連し
たデータ転送が生じる。これは、ジャンプ後の命令が実
行される奇数効果（ｏｄｄ ｅｆｆｅｃｔ）を有する。
ＤＳＰ６１は２つの演算論理装置（ＡＬＵ）、即ち、一
般的なＡＬＵ及び乗算／累算ＡＬＵと、幾つかのレジス
タ、即ち、Ｘオペランド・レジスタ、第２オペランド・
レジスタ、ＡＬＵからの結果を保持するＡＺレジスタ、
及び乗算／累算レジスタからの結果を保持するＭＺレジ
スタとを有する。ＤＳＰ６１はＤＭＡチャネル及び除算
器も有する。
【０１６１】ＤＳＰ６１のオペレーションは全く単純で
ある。命令の実行の第１チックでは、ｏｐコードがプロ
グラムＲＡＭから命令デコーダに読み込まれる。第２チ
ックでは、次の命令がプログラムＲＡＭから読み取られ
る間、第１命令に対して、システム・メモリ４５からレ
ジスタへ或いはレジスタからシステム・メモリ４５への
データ転送が遂行される。
【０１６２】ＤＳＰ６１におけるＡＬＵは、当業者には
周知であるテキサス・インストルメンツ７４１８１と同
じ機能を持った１６ビット演算論理装置である。通常の
演算オペレーションは命令としてエンコードされる。一
般的な命令は、汎用演算命令（ＧＡＩ）によりＡＬＵモ
ード・ビットを直接にＡＬＵモード・ビットを設定する
ことによって遂行可能である。
【０１６３】ＤＳＰ６１は、３２ビットの結果を生じる
ために１６＊１６の符号付き／無符号の乗算を遂行する
ための第２ＡＬＵである乗算器／累算器も有する。これ
に加えて、それは乗算／累算オペレーションを遂行する
こともでき、その乗算の積は前の結果に加えられる。結
果は、溢れを許容するために３６ビットに累算される。
乗算命令そのものは１つのチックで完了するけれども、
乗算オペレーションは実際には２つのチックを取る。こ
れは、乗算又は乗算累算に続く命令がＭＺレジスタ又は
Ｘレジスタに関連し得ないことを意味する。
【０１６４】ＤＳＰ６１は除算装置も有する。その除算
装置は内部ＤＳＰ６１のスペースにおいて一組のレジス
タのように見える。それは１６ビット・オペランド又は
３２ビット・オペランドに関する無符号の除算を可能に
し、商及び残余を発生する。
【０１６５】ＤＳＰ６１はＤＭＡチャネルも有する。Ｄ
ＭＡチャネルは、ＤＳＰ６１のデータ・メモリ・スペー
スにおける一組のレジスタのように見える。これらは２
つのアドレス・レジスタ及びデータ・レジスタである。
ＤＭＡ転送は、２つのアドレス・レジスタのうちの第１
のものにアドレスを書込むことによって開始される。Ｄ
ＭＡ転送は、更なるＤＭＡを遂行する前に経過すること
を許容されるべき待ち時間期間を有する。ＤＭＡ状態機
械はシステム・プライム・バスをリクエストする責任が
あり、そしてそれが許容される時、転送を遂行し、その
後、システム・プライム・バスが解放される。
【０１６６】代替え方法では、２つのアドレス・レジス
タの第２のものに、セットされた保持ビットと共にワー
ドが書き込まれる。これはシステム・プライム・バスを
リクエストし、そして保持ビットがクリアされるまでそ
れを保持する。そのようなＤＭＡ転送は、連続的多重転
送を遂行する時には効果的であるが、いつシステム・プ
ライム・バスが許容されるかをＤＳＰ６１のプログラム
が決定することができないため、一般には単一の転送に
対しては効果的でなく、従って、最大の可能な待ち時間
を待たなければならない。ＤＳＰ６１のメモリは、ＤＳ
Ｐの内部データ・アドレス・ベースにおいて及びホスト
・アドレス・ベースにおいて可視的である。
【０１６７】ＤＳＰ６１はそれと関連したＤＳＰメモリ
７６を有する。ＤＳＰメモリ７６はプログラムＲＡＭ、
データＲＡＭ、レジスタ／コンスタント・テーブル、及
び正弦ＲＯＭ（すべて図示されていない）より成る。Ｄ
ＳＰ７６は、一般に、ＤＳＰの内部アドレス・スペース
及びシステム・メモリ４５のアドレス・スペースの両方
においてアクセス可能である。ＤＳＰプログラムＲＡＭ
は５１２個の１８ビット・ワードである。これらのロケ
ーションは、ＣＰＵ４８によって書込み可能であるだけ
であり、ＤＳＰ６１に関する限り、プログラム読取り専
用である。プログラムＲＡＭはＤＳＰ内部アドレス・ス
ペースには現れない。プログラムＲＡＭは、ＤＳＰ６１
が走っている時、ホストにとってアクセス可能ではな
い。各ＤＳＰ命令は７ビットのｏｐコード及び１１ビッ
トのアドレス・ベクトルを有する。すべてのマイクロコ
ード化された命令（乗算オペレーション又は乗算／累算
オペレーションを除く）は１８５ナノ秒サイクルで完了
する。すべての命令は、システム・メモリ４５とレジス
タとの間の転送、又はレジスタとレジスタとの間の転送
である。即値は許されない。従って、所与の命令に対し
て定数が必要であり且つそれが一定のテーブルにおいて
得られない場合、データＲＡＭロケーションがその値の
ために取って置かれなければならない。
【０１６８】ＤＳＰ６１は条件付き命令及びインデック
スされたアドレシングを許容する。命令コードのビット
１２がセットされる場合、ＡＬＵにおける桁上げビット
もセットされる場合にのみ、その命令は実行される。命
令コードにおけるビット１１がセットされる場合、その
命令コードにおける９ビット・アドレス・ベクトルがイ
ンデックス・レジスタにおける９ビット値に加えられ、
その命令によって操作されるメモリのアドレス及びデー
タを発生する。その２つのエクストラ・ビットは、その
値をエクストラ・ビット・レジスタにロードすること及
びそのワードを所望のロケーションに書き込むことによ
ってプログラムされる。
【０１６９】ＤＳＰ６１は、データをメモリとレジスタ
との間で移動させる数多くの移動コマンドを有する。幾
つかの他のコマンド、即ち、加算、減算、ＡＮＤ、Ｏ
Ｒ、桁上げ付き加算、ＮＯＰ、上記のＧＡＩ、及びＤＳ
Ｐメモリ７６がＣＰＵ４８によってアクセスされことを
可能にする介入（ＩＮＴＲＵＤＥ）コマンドを含むコマ
ンドが使用可能である。
【０１７０】正弦ＲＯＭは、完全な正弦波の２の補数の
正弦波値の２５６個の１６ビットワードである。データ
ＲＡＭは５１２個の１６ビット・ワードである。
【０１７１】データは、ＤＳＰ６１の制御の下で、或い
はホストＣＰＵ４８の制御の下でＣＰＵ４８とＤＳＰ６
１との間で転送可能である。
【０１７２】ＤＭＡ転送機構は、ＤＳＰ６１がシステム
・プライム・バスにおけるバス・マスタになること及び
システム・メモリ４５をアクセスすることに基づく。Ｄ
ＳＰ６１は最高優先順位バス・マスタの１つであり、従
って、現在のバス・マスタがシステム・プライム・バス
を放棄できると、ＤＳＰ６１は、直ちに現在のバス・マ
スタによってシステム・プライム・バスを許容されるで
あろう。システム・プライム・バスを放棄するという最
悪のケースは、８０３７６又は８０３８６ＳＸプロセッ
サがシステム・プライム・バスを解放するためにかなり
の量の時間を取り得るため、ＣＰＵ４８がバス・マスタ
になるという場合である。ＤＭＡ転送は、前述のように
第１ＤＭＡアドレス・レジスタへの書込みによって開始
される。ステータス情報及びアドレスの上位部分の転送
は、既に第２ＤＭＡアドレス・レジスタに書き込まれて
いなければならず、同様に、書込み転送の場合、書込み
データは、既にＤＭＡデータ・レジスタに書き込まれて
いなければならない。転送が開始される時、ＤＳＰ６１
はシステム・プライム・バスをリクエストし、そしてそ
のシステム・プライム・バスがＤＳＰ６１に許容される
時、ＤＳＰ６１はその転送を行い、しかる後、そのシス
テム・プライム・バスを解放する。このオペレーション
の完了はポーリング可能であるか、又はプログラマは、
読み取られたデータを使用する前に或いは他の転送を開
始する前に最大の可能な待ち時間が経過することを可能
にするように選択することができる。
【０１７３】２つのＤＭＡアドレス・レジスタのうちの
第２のものにおける保持ビットを使用してシステム・プ
ライム・バスをリクエストする第２のバス獲得技法が遂
行可能である。システム・プライム・バスが転送と転送
との間で解放されないため、これは、ＤＳＰ６１が連続
的に多重転送を行いたい場合、更に効果的であるかもし
れない。第２ＤＭＡアドレス・レジスタにおける保持ビ
ットは、ＤＳＰ６１がシステム・プライム・バスを解放
する前にクリアされなければならない。ＤＳＰ６１は、
かなりの時間的期間にわたってシステム・プライム・バ
スの制御を持ち、それは、メモリ・バス帯域幅を浪費し
且つＣＤ ＤＭＡ転送を乱すことになるので、一般に
は、この機構は薦められない。その第２の技法を使用す
る場合、ＤＳＰ６１は、如何なるＤＭＡ転送を行う前に
も、先ずシステム・プライム・バスをリクエストしなけ
ればならない。それは、システム・プライム・バスを獲
得したことを検出する手段を持たず、従って、最大数の
バス命令を待たなければならない。一旦ＤＳＰ６１がシ
ステム・プライム・バスの所有権を獲得してしまうと、
それはバス・サイクルの遂行を進めることが可能であ
る。それは読取り又は書込みサイクルの任意のシーケン
スを遂行し得るし、これらの終了時にシステム・プライ
ム・バスの制御を放棄しなければならない。
【０１７４】データ転送は、ホストＣＰＵ４８の制御の
下でＣＰＵ４８とＤＳＰ６１との間でも遂行可能であ
る。ＤＳＰ６１の内部メモリはすべてホスト・アドレス
・スペースにマップされる。ＤＳＰ６１が停止モードに
ある時、ホストはプログラム・メモリ・ロケーション
を、それらが正規のシステム・メモリ４５にあるかのよ
うに書き込むことが可能である。しかし、ＤＳＰ６１が
走っている時、プログラム・メモリはホストにとって使
用可能ではない。ＤＳＰ６１のデータ・メモリは介入機
構によって使用し得るだけである。ＤＳＰ６１のオペレ
ーションが如何なる方法でも撹乱されないことを保証す
るために、ＤＳＰ６１が撹乱命令を実行しようとする時
にデータ・トランザクションがそのデータにおいて生じ
得る。ＤＳＰ６１が停止する時、それは介入命令を効果
的に実行しようとするものと考えられる。
【０１７５】ＣＰＵ４８とＤＳＰプログラムＲＡＭ７６
との間の転送は、ＤＳＰ６１が走っていない時だけブリ
ッタ７２を使用して遂行可能である。同様に、ＤＳＰ６
１が実行している間は、ブリッタ７２はＤＳＰデータＲ
ＡＭをアクセスすることができない。要するに、ＤＳＰ
６１が介入命令を実行している間だけ、ブリッタ７２及
びＣＰＵ４８はＤＳＰプログラム７６を修正することが
可能である。
【０１７６】ＤＳＰ６１は、システムＲＡＭからＤＳＰ
プログラムＲＡＭへのＤＳＰコードの非常に高速のブロ
ック移動をブリッタ７２に行わせることができる。従っ
て、ＤＳＰ６１及びブリッタ７２は、実際に利用可能な
ものよりも多くのプログラムＲＡＭをＤＳＰ６１に効果
的に与えるように協同可能である。
【０１７７】ＤＳＰ６１は直列オーディオ・ディジタル
・アナログ変換器（ＤＡＣ）インターフェースを有す
る。その直列ＤＡＣインターフェースは、ＤＳＰ６１が
同期的直列（Ｉ2Ｓ又は同様の）ＤＡＣを駆動すること
及びＣＤドライブのような同期的直列データ・ソースか
らデータを入力することを可能にする。インターフェー
ス・タイミングは、入力装置が接続されていない場合に
内部的に発生可能であるが、データ・ソースが存在する
場合、それはタイミングを決定するために使用されなけ
ればならない。内部的溢れ検出器は、前の出力データが
完全に出力されてしまう前に、ＤＳＰ６１がＤＡＣに書
き込まないようにする。これは、２つのＤＡＣレジスタ
のうちの第１のものへの書込みよって管理される。従っ
て、ＤＡＣ転送は次のような形式、即ち、第１ＤＡＣレ
ジスタへの書込み、第２ＤＡＣレジスタへの書込み、入
力値の読取りという形式を取らなければならない。これ
らは、密に連続して（１６個よりも少ない命令を）遂行
されなければならない。アンダーフローの検出はなく且
つこれが生じた場合、前の出力値が再び出力されるであ
ろう。ＤＡＣ値は二重にバッファされるので、オーディ
オ・コードはサンプル値よりも小さいか又はそれに等し
い平均速度でループしなければならないけれども、その
ループを通した予備的なパスが２つのサンプル期間を取
ることは可能である。これは例外処理にとって有用であ
ろう。
【０１７８】ＤＳＰ６１は、テキサス・インストルメン
ツ社の７４１８１デバイスと互換性のある演算論理装置
（ＡＬＵ）を含む。
【０１７９】ビデオ・プロセッサ３９はコンパクト・デ
ィスクＤＭＡコントローラ７４も有する。このＣＤコン
トローラは、次のような機能的ブロック、即ち、簡単な
同期的直列インターフェース（Ｉ2Ｓ及び同様なものに
対する）、ＣＤ ＲＯＭブロック・デコーダ、及びＤＭ
Ａチャネルを含む。その機構は、直列的データ・ストリ
ームがシステム・メモリ４５へ直接に或いはブロック・
デコーダを最初に通過することによって転送されること
を可能にする。これは、内部ブロック・デコーダにおけ
る問題又は能力不足がある場合に外部ブロック・デコー
ダが使用されることを可能にする。転送長カウンタがゼ
ロに達して転送が完了する時、割込みを発生することが
可能である。
【０１８０】コンパクト・ディスク・コントローラの同
期的直列インターフェースは、その分野では周知のフィ
リップス・データ・フォーマットをサポートする。その
フィリップス・データ・フォーマットはクロック、ワー
ド選択ライン、及びデータ・ラインを有する。ワード選
択ラインはクロックの１チックによってデータを導き、
データは３２ビット・データの最上位ビット（ＭＳＢ）
に揃えられる。ワード選択ラインの下位ビットは左のデ
ータを表し、ワード選択ラインの上位ビットは右のデー
タを表す。その同期的直列インターフェースはフィリッ
プス・ブロック・デコーダ出力式もサポートする。ビッ
ト順序は反転され、第１ビットはそのデータの第１ビッ
トに揃えられる。そのワード選択フォーマットは、フィ
リップスのデータ・フォーマット、ソニーのデータ・フ
ォーマット、又は松下電器のデータ・フォーマットでよ
い。
【０１８１】ＣＤドライブ・コントローラ７４はブロッ
ク・デコーダも有する。そのブロック・デコーダは、２
３５２バイト・セクタの開始に同期し、スクランブル解
除を行い、ＥＲＡを検出するためにＥＤＣ（エラー検出
コード）を計算する。それは、ヘッダの後に２０４８デ
ータ・バイトが転送されるショート・モード、又は同期
パターンの後に２３４０バイトが転送されるロング・モ
ードで動作する。これは、望ましい場合には、ヘッダ及
びエラー訂正データが読み取られることを可能にする。
ヘッダ・サイズは、ＣＤドライブ・モード１及びＣＤＩ
／ＸＡモード２フォーム１をサポートするように４バイ
ト又は１２バイトにプログラム可能であるが、ヘッダの
比較は主要な４バイト・ヘッダにおいて行われるだけで
ある。モード２のフォームは、ロング・モードで動作す
ること及び必要なデータを抽出することによってサポー
トされるだけである。ヘッダの比較は転送の第１セクタ
において行われ、正しいデータが読み取られることを保
証する。所望のヘッダ値はヘッダ・レジスタにプログラ
ムされなければならない。多重セクタ転送が行われる場
合、第１セクタの後は、それ以上の比較は行われない。
【０１８２】一般には、正規の転送はショート・モード
で行われ、ロング・モードはエラーが検出された時に使
用されるので、その動作するソフトウエアはそれを訂正
することができる。多重セクタ転送は、転送されるべき
ロング・ワードの合計数のカウントを与えることによっ
てサポートされる。エラーはその多重セクタ転送を中断
するであろう。エラーは次のような形式、即ち、信頼で
きないデータ、ＥＤＣエラー、及び非同期という形式を
取ることができる。検出器をポーリングしてそれの現在
の状態を決定することが可能である。ＣＤドライブ・コ
ントローラもＤＭＡインターフェースを有する。そのＤ
ＭＡインターフェースは一時に２つの１６ビット・ワー
ドをシステム・メモリ４５に転送することができる。そ
れは、内部ブロック・デコーダからの出力又は同期直列
インターフェースからの出力を取ることができる。それ
は、システム・メモリ４５を通して上方に動作するアド
レス・カウンタを有する。ＤＭＡインターフェースは、
直列インターフェースからの直接転送のための転送長カ
ウンタを有する。「永久」モードでは、ＤＭＡアドレス
・レジスタは３２キロバイト・バッファ内で循環し、カ
ウンタは無視される。これは、ＣＤオーディオ・データ
に対して、或いは実時間及び「フル・モーション・ビデ
オ」のようなデータ処理に対しては有用であるかもしれ
ない。ＣＰＵ４８の割込みは、アドレス・ポインタがバ
ッファを循環する時にいつも発生される。
【０１８３】同様に、本発明は、テレビジョン受像機に
対するアクセサリとして使用されるセット・トップ装置
において提供される前述の特徴の多くが、ここではイン
テリジェント・テレビジョン受像機と呼ばれるものに直
接に組込み可能であることを意図している。そのような
インテリジェント・テレビジョン受像機の１つが図６に
示され、参照番号１０' によって表される。そのインテ
リジェント・テレビジョン受像機が遠隔制御装置２０に
応答し且つそれと協同するために、図３乃至図５に関連
して説明した回路がその受像機１０' のハウジング又は
キャビネット１１' に組み込まれるであろう。そのよう
な回路については上で詳しく説明したので、ここではそ
のような説明を繰り返さないことにする。
【０１８４】同様に、本発明は、パーソナル・コンピュ
ータ・システムの使用を通して発明の利点が得られるこ
とを意図するものである。そのようなパーソナル・コン
ピュータ・システムの１つが図７に示される。
【０１８５】添付図面のうちの図７乃至図９を詳細に参
照すると、本発明を実施するパーソナル・コンピュータ
・システムがそこに示され、参照番号８０として全体的
に表される（図７）。そのコンピュータ８０は、関連の
モニタ８１、キーボード８２、及びプリンタ或いはプロ
ッタ８４を有する。モニタ８１は、図１乃至図６に示さ
れたテレビジョン受像機のＣＲＴ１２と同様に、ビデオ
・データから取り出された視覚的イメージをユーザに表
示する場合のディスプレイ装置として機能する。コンピ
ュータ８０は、図８に示されるようにカバー８５を有
し、それは、ディジタル・データを処理及び記憶するた
めの電力供給されたデータ処理及び記憶コンポーネント
を収納する閉鎖シールド体を形成したシャーシ８９と協
同する。これらのコンポーネントのうちの少なくとも或
ものは、シャーシ８９に設けられた多層プレーナ９０又
はマザーボード上に装着され、上記のコンポーネントを
含むコンピュータ８０のコンポーネント、及びフロッピ
・ディスク・ドライブ、種々の形式の直接アクセス記憶
装置、アクセサリ・カード或いはボード等のような他の
関連エレメントを電気的に相互接続するための手段を与
える。
【０１８６】シャーシ８９は、基盤及び後部パネル（図
８）を有し、磁気又は光ディスク、テープ・バックアッ
プ・ドライブ等のようなデータ記憶装置を収納するため
の少なくとも１つのオープン・ベイを形成する。図示の
形式では、上部ベイ９２は、第１サイズの周辺ドライブ
（３.５インチ・ドライブとして知られているようなも
の）を収納するようになっている。挿入されたディスケ
ットを収納でき且つそのディスケットを使用してデータ
を受け取り、記憶し、配送することができるフロッピ・
ディスク・ドライブのような取外し可能媒体の直接アク
セス記憶装置を上部ベイ９２に設けることも可能であ
る。
【０１８７】上記の構造を本発明に関連づける前に、パ
ーソナル・コンピュータ・システム８０の全体的な動作
の概要をレビューすることも有用であろう。図９を参照
すると、本発明に従ってシステム８０のようなコンピュ
ータ・システムの種々のコンポーネントを説明するパー
ソナル・コンピュータ・システムのブロック図が示され
る。それは、プレーナ９０上にマウントされたコンポー
ネント、及びＩ／Ｏスロット及びそのパーソナル・コン
ピュータ・システムの他のハードウエアへのそのプレー
ナの接続を含んでいる。そのプレーナには、システム・
プロセッサ１０２が接続される。任意の適当なマイクロ
プロセッサがＣＰＵ１０２として使用可能であるけれど
も、１つの適当なマイクロプロセッサは、インテル社に
よって販売されているＩｎｔｅｌ ８０３８６である。
ＣＰＵ１０２は、高速度ＣＰＵローカル・バス１０４に
よって、バス・インターフェース制御装置（ＢＩＣ）１
０５、ここではシングル・インライン・メモリ・モジュ
ール（ＳＩＭＭ）として示された揮発性ランダム・アク
セス・メモリ１０６、及びＣＰＵ１０２に対する基本入
出力オペレーションのための命令を記憶されたＢＩＯＳ
ＲＯＭ１０８に接続される。ＢＩＯＳ ＲＯＭ１０８
は、Ｉ／Ｏ装置とマイクロプロセッサ１０２のオペレー
ティング・システムとの間をインターフェースするため
に使用されるＢＩＯＳを含む。ＲＯＭ１０８に記憶され
た命令は、ＢＩＯＳの実行時間を少なくするためにＲＡ
Ｍ１０６にコピー可能である。
【０１８８】本発明は図９のシステム・ブロック図に関
連して後述されるけれども、本発明に従った装置及び方
法は、プレーナ・ボードの他のハードウエア構成によっ
ても使用可能であることが意図されていることを、以下
の説明に先だって理解して欲しい。例えば、システム・
プロセッサはＩｎｔｅｌ ８０３７６又は８０４８６マ
イクロプロセッサでよい。図９に戻ると、ＣＰＵローカ
ル・バス１０４（データ、アドレス、及び制御コンポー
ネントより成る）は、マイクロプロセッサ１０２と数値
計算補助プロセッサ（ＭＣＰＵ）１０９及び小型計算機
システム・インターフェース（ＳＣＳＩ）コントローラ
１１０との接続を与える。ＳＣＳＩコントローラ１１０
は、コンピュータ設計及びオペレーションの分野に精通
した人には知られているように、読取り専用記憶装置
（ＲＯＭ）１１１、ＲＡＭ１１２、及びその図の右側に
示されたＩ／Ｏ接続によって助長されるような種々のタ
イプの適当な外部装置に接続され、或いは接続可能であ
る。ＳＣＳＩコントローラ１１０は、固定の又は取り外
し可能な媒体の電磁式記憶装置（ハード・ディスク又は
フロッピ・ディスク・ドライブとしても知られてい
る）、電気光学的テープ、及び他の記憶装置のような記
憶装置を制御する場合に記憶装置コントローラとして機
能する。
【０１８９】バス・インターフェース・コントローラ
（ＢＩＣ）１０５はＣＰＵローカル・バス１０４をＩ／
Ｏバス１１４と接続する。バス１１４によって、ＢＩＣ
１０５は、インダストリ・スタンダード・アーキテクチ
ャ（ＩＳＡ）、マイクロチャネル、ＥＩＳＡ、ＰＣＩ、
又はＩ／Ｏ装置又はメモリ（図示されていない）に接続
可能なアダプタ・カード１１５を受けるための複数個の
Ｉ／Ｏスロットを持った他のバスのような任意選択のフ
ィーチャ・バスと接続される。Ｉ／Ｏバス１１４はアド
レス、データ、及び制御コンポーネントを含む。
【０１９０】Ｉ／Ｏバス１１４に沿って、ビデオ信号プ
ロセッサ（ＶＳＰ）１１６のような種々のＩ／Ｏコンポ
ーネントが接続される。そのＶＳＰ１１６はグラフィッ
ク情報を記憶するためのグラフィック・ビデオＲＡＭ
（ＶＲＡＭ）１１８及びイメージ情報を記憶するための
イメージ・ビデオＲＡＭ（ＶＲＡＭ）１１９と関連して
いる。プロセッサ１１６と交換されるビデオ信号は、デ
ィジタル・アナログ変換器（ＤＡＣ）１２０を通してモ
ニタ或いは他のディスプレイ装置に送られる。ビデオ・
レコーダ／プレーヤ、カメラ等の形式を取り得る自然イ
メージ入出力と本願では呼ばれるものとＶＳＰ１１６と
を直接に接続するための機構も作成される。そのＶＳＰ
は、図３乃至図５と関連して上述したビデオ・プロセッ
サ３９及び関連回路の形式を取ることもできる。その場
合、ＣＰＵ１０２は、ビデオ信号に関しては、前述のＣ
ＰＵ４８と同様に機能するであろう。
【０１９１】Ｉ／Ｏバス１１４はディジタル信号プロセ
ッサ（ＤＳＰ）１２１とも接続される。ＤＳＰ１２１
は、そのＤＳＰ１２１による信号の処理のためのソフト
ウエア命令及びそのような処理に関連したデータを記憶
するために使用可能な命令ＲＡＭ１２２及びデータＲＡ
Ｍ１２４と関連している。ＤＳＰ１２１は、オーディオ
・コントローラ（ＡＵＤＩＯ）１２５によるオーディオ
入力及び出力の処理及びアナログ・インターフェース・
コントローラ（Ａ／Ｃ）１２６による他の信号の処理を
行う。
【０１９２】結局、Ｉ／Ｏバス１１４は、関連の電気的
消去型プログラム可能読取り専用メモリ（ＥＥＰＲＯ
Ｍ）１２９を持った入出力コントローラ（Ｉ／Ｏ）１２
８と接続される。そのＥＥＰＲＯＭ１２９によって、入
力及び出力は、直列ポートを通して、フロッピ・ディス
ク・ドライブ、プリンタ８４、キーボード８２、マウ
ス、又は装置２０のような遠隔制御装置を含む指示装置
を含む通常の周辺装置と交換される。説明する図に示さ
れた形式では、指示装置は、細長い可撓性の導体１３１
によってコンピュータ・システムに結合されたマウス１
３０の形式のものである。
【０１９３】すべての例において、本発明を実施するパ
ーソナル・コンピュータ・システムは遠隔制御装置を有
するであろう。そのようなシステムでは、「遠隔」制御
は、その遠隔制御装置が関連のビデオ・ディスプレイ装
置から或距離だけ離れても使用可能であることによって
特徴付けられる。その離れた距離は、以下の説明からも
明らかになるように、インチのスケールでは小さ過ぎる
し、又はフィート、メートル、ヤード或いはそれ以上の
スケールでは比較的大きいかもしれない。遠隔制御装置
は配線接続される（通常のマウス又はキーボードのよう
に）か、又は無線接続でもよい。
【０１９４】前述のように、遠隔制御装置は２軸装置と
は別個の３軸装置である。以下の説明から明らかになる
ように、それらの２つの装置は別物であり、相互交換不
可能である。「３軸」装置は、その用語がここで使用さ
れる時、関連のビデオ・ディスプレイ装置上に表示され
た視覚的イメージの直接修正に有効な制御信号の発生を
行わせるために、ユーザが制御エレメントを三次元で走
査し得るものである。「２軸」装置は二次元のみの操作
を許容するものである。
【０１９５】３軸装置は、「押圧選択」として説明した
タイプのオペレーションを許容する。即ち、制御エレメ
ントの操作は、カーソルのような選択表示エレメントを
左右方向及び上下方向からその表示された視覚的イメー
ジのフィールドを介して移動させることを指示すること
が可能である。左右方向の移動は、例えば、一方の側又
は他方の側への親指の圧力に結びつき、上下方向の移動
は操作者から離れる方向の圧力又は走者に向かう方向の
圧力に結びつく。その制御エレメントに抗して下向きに
押すことによって、選択は第３の軸に沿った親指の圧力
に結びつく。初期の例は、１９９１年１１月１２日に発
行された米国特許第５,０６５,１４６号の開示において
見ることができる。
【０１９６】一方、２軸装置は、一般に、選択のために
別個の制御エレメントを与える。その例は、マウスとし
て知られているもののような通常のパーソナル・コンピ
ュータの指示装置において見ることができ、又、テレビ
ジョン受像機、ビデオ・カセット・レコーダ、オーディ
オ増幅器、コンパクト・ディスク・プレーヤ、ビデオ・
ディスク・プレーヤ等のような消費者用の電子装置に一
般に備えられているような通常の遠隔制御装置において
見ることができる。両方の場合とも、１つの制御エレメ
ント（マウスの場合のローリング・ボール、及び通常の
遠隔制御装置の場合の左右又は上下のロッカー・スイッ
チ又はステッピング・キー）が、強調表示されたバンド
のような選択表示エレメントが表示ビデオ・イメージを
横切って移動することを指示し、しかる後、第２制御エ
レメント（マウスの場合のボタン、通常の遠隔制御装置
の場合の押しボタン）が表示フィーチャの選択を行うよ
うに操作される。それら２つのタイプの遠隔制御装置は
相互交換可能である。
【０１９７】本発明では、それら２つのタイプの遠隔制
御装置の何れも、ユーザによる制御エレメントの操作の
ために所定の態様で調整されたコマンド信号を送ること
ができるものとして意図される。何れも、ユーザには可
視的でない周波数（赤外線又は紫外線）又は無線周波数
の光の照射を含む種々の方法において、ユーザによる直
接感知の範囲外である周波数で送るようにディスプレイ
・コントローラに接続可能である。何れも、パーソナル
・コンピュータの指示装置の場合には一般的である可撓
性の導体によって接続又は結合可能である。
【０１９８】ユーザによって操作可能な制御エレメント
は種々の形式のものであることを意図されている。上記
のものは「ウィグル・スティック」として知られ、ユー
ザの親指と係合するように上向きに立った細長い素子の
形を取る。もう１つは「ウォブル・プレート」であり、
それは、わずかに平坦な又は浅い皿形の部材であり、一
般にはスプリングのような弾性バイアスにより中立位置
に維持され、少なくとも４つの選択された方向のどれか
にユーザの親指によって押すことができる。更にもう１
つは、パーソナル・コンピュータ・システムの反転した
マウスにわずかに類似したトラック・ボールであり、自
由に回転可能な素子又はボールが、そのマウントにおけ
るボールの回転を指示する信号を発生可能にする態様で
与えられ、支持される。更にもう１つは、慣性マウス或
いは「エア」マウスである。そのような装置は、一般に
は、空間におけるマウスの変位を表す信号を発生するこ
とができる慣性プラットフォーム又はセンサを有する。
【０１９９】本発明は、制御プログラム（オペレーティ
ング・システム又はアプリケーション・プログラムを含
む）がシステムＲＡＭ４５又はフラッシュＲＯＭ４９に
記憶され、ディスプレイ・コントローラにおいて実行さ
れる。本発明によれば、そのような制御プログラムは後
述のような特にコンパクトなプログラミング言語を利用
する。説明する言語及びプログラミングは、顧客の製品
に設けられるべきメモリの量を制限する場合に特に有用
であり、そのようなメモリのコストは販売価格における
重要な要素である。しかし、付加的なメモリ容量（内蔵
のハード・ファイル又は固定ディスクの直接アクセス記
憶装置、及びそれを含む）の費用が生じる場合、コンパ
クトでないプログラミング言語、従って、制御プログラ
ムが有用であることを理解すべきである。
【０２００】ここに開示された計算システムは「オープ
ン」なものであり、即ち、現在は定義されてない将来の
アプリケーションを実行するシステムである。そのシス
テムはアプリケーションに対する記憶装置を制限した。
従って、システム上で走るアプリケーションが少量の記
憶装置に存在し得るように、そのアプリケーションのサ
イズを最小にすることは重要である。
【０２０１】次の２つのタスクがアプリケーション・ソ
フトウエアのサイズを膨張させることがある。その１つ
がユーザ・インターフェース（本願では、ＵＩとして表
される）である。ソフトウエアのこの部分は、ディスプ
レイ、スピーカ、キーボード、又はマウスのような、そ
のユーザと対話するハードウエアを駆動する。もう１つ
は、外部インターフェース（本願では、ＥＩとして表さ
れる）であり、それ自身の記憶装置からの情報及び他の
記憶装置からの情報に対するシステムのアクセスであ
る。そのソフトウエアのこの部分はディスク・ドライブ
又はモデムのようなハードウエアを駆動する。
【０２０２】アプリケーション・プログラム・データの
サイズを減少させる第１ステップはユーザ・インターフ
ェース及び外部インターフェースに対するソフトウエア
をアプリケーションから除去することである。本発明
は、これらの２つのタスクに対するソフトウエアがアプ
リケーションではなくシステムに形成されることを意図
している。図１０を参照すると、ボックス１． ユーザ
・インターフェース（ＵＩ）ハードウエア（ディスプレ
イ、キーボード等）がその図の最上部に示される。ボッ
クス２． ＵＩエンジンはユーザ・インターフェースを
処理するシステムＲＯＭにおける永久的ソフトウエアで
ある。例えば、ＵＩエンジン（ボックス２）はアプリケ
ーション（ボックス３）のリクエストにおいてスクリー
ン（ボックス１の一部分）上に情報を表示する。音声、
キーボード活動、及び他のユーザ入出力はＵＩエンジン
によって処理されるであろう。矢印は，ＵＩエンジンが
ＵＩハードウエア及びアプリケーションの両方と対話す
ることを表す。本発明によって達成される１つの目的は
ＵＩエンジンを小さくして、それが必要とするシステム
ＲＯＭを少なくすることである。ボックス３． その図
の中央におけるグレイ・ボックスはアプリケーション・
プログラム・データ記憶装置を表す。アプリケーション
はシステムＲＡＭ（読取り可能及び書込み可能）に記憶
されるので、アプリケーションは追加、除去、或いは修
正可能である。本発明によって達成される１つの目的は
アプリケーションを小さくさせることであるので、所与
の記憶装置スペースをより多くのアプリケーションに適
合させることが可能である。図１０において、ユーザ・
インターフェース及び情報インターフェースはアプリケ
ーションの外で処理されるので、アプリケーションのサ
イズは潜在的には減少する。ボックス４． ＥＩルーチ
ンもシステムＲＯＭにおける永久的ソフトウエアであ
る。これらのルーチンは外部インターフェース・ハード
ウエアを処理する。例えば、ＥＩルーチンは、アプリケ
ーションのリクエスト時にそのモデムに関する電話番号
をダイアルするであろう。（ＥＩルーチンのうちの或も
のはＲＯＭの代わりにＲＡＭにあるので、将来、付加的
なハードウエア・サポートが追加可能である）。ボック
ス５． 外部インターフェース（ＥＩ）ハードウエア
（ディスク・ドライブ、モデム等）がその図の下部に示
される。
【０２０３】この構成は他のコンピュータ・システムに
おいて幾つかの類似を見る。例えば、ＤＯＳオペレーテ
ィング・システムは、ファイル入出力機能をすべてのア
プリケーションに対して包括的にする。これらはＥＩル
ーチンである。マイクロソフト社のＷｉｎｄｏｗｓ環境
は共通のＵＩをすべてのアプリケーションに与える。し
かし、これらのシステムの主要な目標は、スペースを節
約することではなく、アプリケーションを標準に適合さ
せることである。
【０２０４】本発明は、「レベル」に基づくユーザ・イ
ンターフェースを提供する。所与のレベルにおいて、ユ
ーザは情報を調べ、選択を行う。その選択は、新しいレ
ベルを現在のレベル以下で作成させ、或いは現在のレベ
ルを破壊させて前のレベルに戻させる。ここで使用され
るように、ワード「レベル」は、メニュー又はフロー命
令を参照する。
【０２０５】好適な実施例では、ユーザ・インターフェ
ースにおける各メニュー・レベルは、スクリーン上に描
出されたペーパ・インデックス・カードと同様のグラフ
ィックス及びテキスト表示によって表される。数片のペ
ーパ（「メニュー・カード」）が、図１２に示されるよ
うにスクリーン上で連結される。そこに示されるよう
に、ユーザは、現在、メニュー・カード２（レベル３）
にある。メニュー・カード２への移動は、図１１及び図
１２によって示されたシーケンスと関連している。テレ
ビジョン放送のようなビデオ／オーディオ・ストリーム
・ソースから受信したフル・モーションのビデオ・イメ
ージの表示から、ユーザは、遠隔制御装置２０において
与えられた選択フィーチャの作動によって第１レベルの
メニューをビデオ・ストリーム・イメージ上にオーバレ
イで現出させる。
【０２０６】そのアプリケーションは、カード１を表示
することによって始まる。そのカードの表題は「メニュ
ー１」であり、選択可能な項目は「天気」（選択Ａ）及
び「スポーツ」（選択Ｂ）である。「天気」が選択され
る場合、これは「選択Ａ」ラインにおけるアクションで
あるので、それはカード２を作成する。カード２は、条
件「１＝＝１」が真であるために直ちにカード３を表示
するフロー・カードである。しかる後、ユーザは、「天
気」に対する項目１のような表示項目上に位置付けられ
るべきカーソル又はポインタを操作することが可能であ
る。その際、ユーザ・インターフェースは、図１２に示
されるように、次のレベル、即ち、レベル２（「フロ
ー」）を作成することによって応答するであろう。ビデ
オ／オーディオ・ストリーム・イメージへの戻りは、カ
ーソル／ポインタをそのイメージのフィールドに位置付
けること及び選択フィーチャを活動化することによっ
て、或いはカーソルをヘッディング「情報ハイウェイ」
上に位置付けることにより先ずメニュー・レベル１に戻
すこと及び遠隔制御装置の選択フィーチャを活動化する
ことによってステップ状に所持させることができる。
【０２０７】これはユーザ・インターフェースの簡単な
例である。一般的状況はずっと複雑である。例えば、或
メニュー・カードは単に情報を与えるだけであって、そ
の情報を調べた後に前のレベルに退出する以外の如何な
るアクションも許容しない。他のメニュー・カードは項
目の組合せの選択を可能にする。ユーザ・インターフェ
ースはこれらの及び他のタイプのメニューをサポートす
る。どのメニューも１ページよりも多くを持つことがで
きる（メニュー・カードの右下隅における「ページを繰
る」記号によって表されるように）。ページを繰ること
は異なるレベルに移動することを意味するものではな
い。
【０２０８】本発明に従った且つレベルに基づいたＵＩ
エンジンでは、各レベルはメニュー・オブジェクト又は
フロー・オブジェクトである。好適な実施例では、これ
らの２つのタイプのオブジェクトは「カード」と呼ば
れ、それは次のようなものである。即ち、 １．「メニュー・カード」はＵＩレベルを実現する。例
えば、図１２における２つの「ペーパ片」の各々はメニ
ュー・カードである。 ２．「フロー・カード」はルーチンをプログラミング言
語で実現する。このタイプのカードはＵＩレベルとして
ディスプレイ・スクリーン上に現れず、従って、ユーザ
には見ることができない（説明の目的で、１つが図１２
における幻想線によって表される）。メニュー・カード
はアクションのリストをユーザに与えるけれども、フロ
ー・カードは、ブランチ、ループ等によって決定される
「制御の流れ」でもってアクションのリストを処理す
る。
【０２０９】これらのカードの各々はどちらかのタイプ
のカードを送出することができる。メニューは、ユーザ
の選択に応答して他のメニュー又はフローを送出するこ
とができる。フローは、他のフロー又はメニューを送出
することができる。更に、各タイプのカードは、それが
外部インターフェース・ハードウエアを使用することを
必要とする時、ＥＩルーチンを呼び出すことができる。
各カードは、他のＵＩエンジン・アプリケーションを呼
び出すこともできる。この遷移は、レベルのシーケンス
が中断されないので、ユーザにとっては連続的である。
【０２１０】これらのポイントを示すために、好適な実
施例の言語の例を考察することにする。図１１はサンプ
ル・アプリケーションの始めを示す。
【０２１１】その言語における各ラインは次のような２
つの部分より成る。即ち、 １．「デスクリプション」：円で囲んだＡ、或いは「ア
トマーク」＠の前のテキスト。 ２．「アクション」：円で囲んだＡ、或いは「アトマー
ク」＠でもって始まるテキスト。 各カードは「レベル１ ＠カード１ メニュー」のよう
なタイトル・ラインでもって始まる。このラインのデス
クリプション部分はカードのタイトルであり、アクショ
ンはカードのラベルである。各カードは「＠」だけを含
むラインでもって終わる。従って、図１２における例で
は、３つのカードが示される。
【０２１２】図１２は３つのカードを示す。カード２は
ユーザには見ることができないフロー・カードである。
カード１及びカード３だけが表示される。
【０２１３】それらの２つのカードのタイプは同様のも
のであるけれども、幾つかの重要な相違がある。表４は
メニュー及びフローの間の対称性を示す。
【表４】 @
【０２１４】変数及びファイル・ストリームのような資
源を割り当てる時、各資源にレベルを割り当てることは
有用である。資源は、それのレベルが破壊される時、自
動的に割り当て解除される。例えば、変数がその言語で
作成される時、それはレベルを割り当てられる。変数は
すべてのレベルに対して完全なものである。即ち、カー
ドは、情報を変数で表すことによって他のカードにその
情報を送ることができる。しかし、ＵＩエンジン内のレ
ベルが変数のレベルより下になる時、その変数は破壊さ
れる。換言すれば、変数が作成されたカードが破壊され
る時、その変数はそれと共に破壊される。変数は、それ
のレベルが破壊される時、「範囲の外になる」。これ
は、カードに割り当て可能なすべての資源をその言語が
処理する方法である。
【０２１５】本発明は３つの問題に対する解決法を与え
る。第１に、アプリケーションのサイズは劇的に減少す
る。サンプル・アプリケーションが剥がされて本質を露
にすることを図１１の例から注目して欲しい。アプリケ
ーションの内容の殆どはプログラミングよりもむしろテ
キストである。テキストは、標準的な圧縮技法を使用す
ることによってそれの元のサイズの半分以下に圧縮可能
である。プログラミングのサイズは、コンパイルによっ
て縮小可能である。これは、そのテキストに対して使用
される圧縮アルゴリズムがプログラミングを圧縮するた
めにも適用される場合には必要ないであろう。その結果
生じるアプリケーションは、それの圧縮されたテキスト
のサイズである理論的に最小のサイズに近づく。次に、
ＵＩエンジンのサイズが減少する。メニュー・カード及
びフロー・カードは同じ構文を持つことに注目して欲し
い。両方のタイプのカードが、デスクリプション及びア
クションを持ったラインから作られる。メニューが遂行
し得るアクションは、フローが遂行し得るアクションと
同じである。（唯一の例外は、フローがそのフローにお
いてジャンプするアクションを許容することであるが、
これらのアクションはメニューにおいては意味のないも
のである）。可変的解決オペレーション及び他の分析オ
ペレーションは両タイプのカードに対して同じである。
従って、ＵＩエンジンにおける同じソフトウエアがメニ
ュー・カード及びフロー・カードの両方を処理する。最
後に、この言語を走らせるＵＩエンジンは、メニュー・
レベルに基づくすべての動作環境に移植可能である。こ
れは、その言語がユーザ入力及び出力を１つの階層のレ
ベルに制限するためである。同じアプリケーションを種
々の異なる環境において走らせることが可能である。
【０２１６】メニュー・システムは、「メニュー」タイ
プのオブジェクトでもって実施される。例えば、マイク
ロソフト社のＷｉｎｄｏｗｓソフトウエア開発キット
は、Ｗｉｎｄｏｗｓメニューのレベルを構成する「対話
ボックス・エディタ（Ｄｉａｌｏｇ Ｂｏｘ Ｅｄｉｔ
ｏｒ）」を含む。各レベルにおけるオブジェクトは、他
のメニューを作成する１つのメニューと同じ次のレベル
におけるオブジェクトを作成することができる。
【０２１７】又、プログラミング言語は「フロー」タイ
プのオブジェクトを一般的に使用する。例えば、Ｃ++言
語におけるオブジェクトは、他のフローを作成する１つ
のフローと同じ他のオブジェクトのインスタンスを作成
することができる。
【０２１８】ここで開示されたプログラミング言語の一
意性は、それが２つのタイプのオブジェクトを単一の統
一された言語に混合する方法である。
【０２１９】この点に対して本願において開示されたシ
ステムのための考えられるメニュー構成及び表示機能の
範囲に関して、上記のコマンド・プロセッサ回路は遠隔
制御装置２０の操作に応答して、ユーザがビデオ・イメ
ージ上に表示されたカーソル・イメージをメニュー項目
に移動させることを可能にすること及びカーソル・イメ
ージにより重畳されたメニュー項目の実行のために選択
することを可能にすることが意図される。更に、或パー
ソナル・コンピュータ・システムのソフトウエアの「ド
ラッグ及びドロップ」機能と同様に、コマンド・プロセ
ッサ回路は、前記遠隔制御装置の操作に応答して、ユー
ザがカーソル・イメージをメニュー項目に移動させるこ
と、カーソル・イメージによって重畳されたメニュー項
目を変位のために選択すること、及びディスプレイ装置
により表示された視覚的イメージを横切って１つの選択
されたメニュー項目を移動させることを可能にする。ユ
ーザが表示フィールドの一部分の異なる特性を区別する
のを助けるためには、その表示の或フィールド上にある
カーソルを更に大きくすることによるように、入力装置
の操作がその表示されたカーソルを表示視覚的イメージ
の種々の領域へ移動させる時、カーソル・イメージ信号
は、その表示されたカーソルの視覚的特性を変更するこ
とが可能である。
【０２２０】図１３乃至図１５に示されるように、ディ
スプレイ・コントローラは、ユーザが視覚的イメージの
更なる修正を選択し得るメニュー表示を生のビデオ・イ
メージの一部分上に表示することによってその表示され
た視覚的イメージを修正する。従って、図１３では、使
用可能なフィールドの主要部分はビデオ・ストリーム・
イメージ（重畳したメニュー及び情報テキストによって
部分的に不明になった天気マップのイメージ）によって
占められ、一方、非主要部分は表示されたメニューによ
って占められる。その提供されるメニューは、図１４に
おけるように、プル・ダウン・メニュー表示を含み、そ
の表示では、視覚的イメージ又はアクセス可能な情報表
示の可能な更なる修正がタイル表示ウインドウとして、
又は重畳ウインドウとして、又は連結ウインドウとして
表示される。項目４の「ピザ（Ｐｉｚｚａ）」のような
アクセス可能な情報選択項目のうちの或ものは、そのシ
ステムに組み込まれたモデムのようなバック・チャネル
・コミュニケーションによって、持ち帰り食品の注文の
ような遠隔サービスに対するアクセスを行うことが望ま
しい。項目１の「天気（Ｗｅａｔｈｅｒ）」のような他
のものは、地方の気象観測（図１５に示されるような）
のようなデータ・サービスから得られる情報をアクセス
するであろう。項目５の「テレビ・ガイド（ＴＶ Ｇｕ
ｉｄｅ）」のような更に他のものは見るためのプログラ
ミングの選択に通じる。
【０２２１】ディスプレイ・コントローラは、利用可能
なフィールドのうちのち非主要部分としてビデオ・スト
リーム・イメージを表示することによって視覚的イメー
ジを修正することも可能である。そのような表示に対す
るアクセスは図１６乃至図１８のシーケンスによって示
される。図１６の右側部分（そこには、メニュー選択素
子がビデオ・ストリーム・イメージ上に重畳されて表示
される）に表されるように、メニュー表示は、従来のテ
レビジョン受像機或いはビデオ・カセット・レコーダ／
プレーヤにおける遠隔制御機能として与えられた機能制
御装置に類似するものでよい。遠隔制御機能の選択は、
プログラミング選択項目の間をナビゲートするための遠
隔制御機能において見られる「チャネル・アップ」又は
「チャネル・ダウン」のアイコン表示のような具体化さ
れたアイコンの使用を可能にする。しかし、「リスト」
又は「メニュー」を選択することによって、他のサービ
スがアクセス可能である。
【０２２２】図１６のスクリーンから、「メニュー」の
選択はユーザを図１７のスクリーンに導くであろう。そ
こでは、ビデオ・ストリーム・イメージは、いわゆる、
「画像内画像（ｐｉｃｔｕｒｅ ｉｎ ｐｉｃｔｕｒ
ｅ）」であるかのようにその使用可能なスクリーン領域
の小さな部分（右上隅）に表示され、可視領域の残りは
利用可能な選択項目のリストによって占められる。所望
の可視オプションのリストは、現在見られる信号ストリ
ームを加えるように機能「リスト」を選択することによ
って作成可能である。従って、チャネル又は信号源がリ
ストに構成される時、そのリストは名前（その晩に見ら
れる好きなプログラムに対する「金曜の夜（Ｆｒｉ Ｎ
ｉｇｈｔ）」、或いは子供により又は子供のために特別
に選択されたプログラミングに対する「子供（Ｋｉｄ
ｓ）」のような）を付けられ、そしてシステム・メモリ
に貯蔵される。しかる後、前に見られ且つアセンブルさ
れたリストは、事前選択された範囲のプログラミングの
間の迅速な「チャネル・サーフィング」を復活可能であ
る。リストの作成が終了する時、機能「完了（Ｄｏｎ
ｅ）」が選択されてそのプロセスを終わらせることがで
きる。
【０２２３】まとめとして、本発明の構成に関して以下
の事項を開示する。
【０２２４】（１）テレビジョン受像機と、前記テレビ
ジョン受像機から或距離だけ離れて使用可能な遠隔制御
装置と、ディスプレイ・コントローラとを含み、前記テ
レビジョン受像機は、ユーザに視覚的イメージを表示す
るためのビデオ・ディスプレイ装置と、前記ビデオ・デ
ィスプレイ装置に接続され、複数のソースからユーザに
よる直接感知の範囲外である複数の周波数帯域で送られ
た信号を受信するための、及び前記視覚的イメージを表
示するために前記ビデオ・ディスプレイ装置を駆動する
ビデオ信号を前記ビデオ・ディスプレイ装置に配送する
ためのビデオ受信回路とを有し、前記遠隔制御装置は、
ユーザの手に保持されるようなサイズのハウジングと、
前記ハウジング内に装着され、ユーザによる操作のため
の手で接触可能な入力装置と、前記ハウジング内に装着
され且つ前記入力装置に結合され、ユーザによる前記入
力装置の操作のために所定の方法で調整されたコマンド
信号をユーザによる直接感知の範囲外である周波数で送
信するためのコマンド送信回路とを有し、前記ディスプ
レイ・コントローラは、前記コマンド信号を前記コマン
ド送信回路から受信するための、及び前記視覚的イメー
ジの修正を指示するイメージ指示信号を前記受信された
コマンド信号から取り出すためのコマンド受信回路と、
前記コマンド受信回路及び前記ビデオ受信回路に結合さ
れ、（ａ）前記イメージ指示信号を受信するための、
（ｂ）前記視覚的イメージ上に重畳するためのカーソル
・イメージを発生するための、及び（ｃ）ユーザによる
前記遠隔制御装置の操作によって指示されるように前記
視覚的イメージを修正するためのマイクロプロセッサ
と、前記マイクロプロセッサに接続され、制御プログラ
ムの実行において前記マイクロプロセッサによって使用
されるディジタル的にコード化されたデータを受信し、
記憶し、及び配送するための記憶装置と、前記記憶装置
に記憶され且つ前記マイクロプロセッサによる実行時に
有効であり、所定のイメージ指示信号に応答して所定の
方法で前記ビデオ信号を修正するためのディジタル的に
コード化された制御プログラム・データとを有し、前記
制御プログラム・データは （Ａ）前記遠隔制御装置の操作によって指示されたよう
にリスト・プロシージャを実行すること （Ｂ）前記ソースを識別するデータ及びユーザに表示さ
れるイメージを配送するビデオ信号ストリーム・ソース
の周波数帯域を識別するデータを前記記憶装置に記憶す
ること （Ｃ）前記識別するデータが記憶されたビデオ信号スト
リーム・ソースのリストを表示すること （Ｄ）カーソル及び前記遠隔制御装置の操作によって前
記リストから１つのリストされたソースを選択すること を特徴とするディスプレイ・システム。 （２）テレビジョン受像機から或距離だけ離れて使用可
能な遠隔制御装置と、テレビジョン受像機のビデオ・デ
ィスプレイ装置を結合するための、及び結合されたテレ
ビジョン受像機のビデオ・ディスプレイ装置にイメージ
指示信号を配送するためのディスプレイ・コントローラ
とを含み、前記遠隔制御装置は、ユーザの手に保持され
るようなサイズのハウジングと、前記ハウジング内に装
着され、ユーザによる操作のための手で接触可能な入力
装置と、前記ハウジング内に装着され且つ前記入力装置
に結合され、ユーザによる前記入力装置の操作のために
所定の方法で調整されたコマンド信号をユーザによる直
接感知の範囲外である周波数で送信するためのコマンド
送信回路とを有し、及び前記ディスプレイ・コントロー
ラは、前記コマンド信号を前記コマンド送信回路から受
信するための、及び前記テレビジョン受像機のビデオ・
ディスプレイ装置によってユーザに表示された視覚的イ
メージの修正を指示するイメージ指示信号を前記受信さ
れたコマンド信号から取り出すためのコマンド受信回路
と、前記コマンド受信回路及び前記テレビジョン受像機
のビデオ・ディスプレイ装置に接続され、（ａ）前記イ
メージ指示信号を受信するための、（ｂ）前記視覚的イ
メージ上に重畳するためのカーソル・イメージを発生す
るための、及び（ｃ）ユーザによる前記遠隔制御装置の
操作によって指示されるように前記視覚的イメージを修
正するためのマイクロプロセッサと、前記マイクロプロ
セッサに接続され、制御プログラムの実行において前記
マイクロプロセッサによって使用されるディジタル的に
コード化されたデータを受信し、記憶し、及び配送する
ための記憶装置と、前記記憶装置に記憶され且つ前記マ
イクロプロセッサによる実行時に有効であり、所定のイ
メージ指示信号に応答して所定の方法で前記ビデオ信号
を修正するためのディジタル的にコード化された制御プ
ログラム・データとを有し、前記制御プログラム・デー
タは （Ａ）前記遠隔制御装置の操作によって指示されたよう
にリスト・プロシージャを実行すること （Ｂ）ソースを識別するデータ及びユーザに表示される
イメージを配送するビデオ信号ストリーム・ソースの周
波数帯域を識別するデータを前記記憶装置に記憶するこ
と （Ｃ）前記識別するデータが記憶されたビデオ信号スト
リーム・ソースのリストを表示すること （Ｄ）カーソル及び前記遠隔制御装置の操作によって前
記リストから１つのリストされたソースを選択すること を特徴とするディスプレイ・システム。 （３）ビデオ・ディスプレイ装置に結合するための及び
ビデオ・ディスプレイ装置にイメージ指示信号を配送す
るためのディスプレイ・コントローラにして、コマンド
信号をコマンド送信回路から受信するための、及び前記
ビデオ・ディスプレイ装置によってユーザに表示された
視覚的イメージの修正を指示するイメージ指示信号を前
記受信されたコマンド信号から取り出すためのコマンド
受信回路と、前記コマンド受信回路及び前記ビデオ・デ
ィスプレイ装置に接続され、（ａ）前記イメージ指示信
号を受信するための、（ｂ）前記視覚的イメージ上に重
畳するためのカーソル・イメージ信号を発生するため
の、及び（ｃ）ユーザによる前記遠隔制御装置の操作に
よって指示されるように前記視覚的イメージを修正する
ためのマイクロプロセッサと、前記マイクロプロセッサ
に接続され、制御プログラムの実行において前記マイク
ロプロセッサによって使用されるディジタル的にコード
化されたデータを受信し、記憶し、及び配送するための
記憶装置と、前記記憶装置に記憶され且つ前記マイクロ
プロセッサによる実行時に有効であり、所定のイメージ
指示信号に応答して所定の方法で前記ビデオ信号を修正
するためのディジタル的にコード化された制御プログラ
ム・データとを含み、前記制御プログラム・データは （Ａ）前記遠隔制御装置の操作によって指示されたよう
にリスト・プロシージャを実行すること （Ｂ）ソースを視区別するデータ及びユーザに表示され
るイメージを配送するビデオ信号ストリーム・ソースの
周波数帯域を識別するデータを前記記憶装置に記憶する
こと （Ｃ）前記識別するデータが記憶されたビデオ信号スト
リーム・ソースのリストを表示すること （Ｄ）カーソル位置及び前記遠隔制御装置の操作によっ
て前記リストから１つのリストされたソースを選択する
こと を特徴とするディスプレイ・コントローラ。 （４）テレビジョン受像機から或距離だけ離れて使用可
能な遠隔制御装置であって、ユーザの手に保持されるよ
うなサイズのハウジングと、前記ハウジング内に装着さ
れ、ユーザによる操作のための手で接触可能な入力装置
と、前記ハウジング内に装着され且つ前記入力装置に結
合され、ユーザによる前記入力装置の操作のために所定
の方法で調整されたコマンド信号をユーザによる直接感
知の範囲外である周波数で送信するためのコマンド送信
回路とを有する遠隔制御装置と、ユーザに視覚的イメー
ジを表示するためのビデオ・ディスプレイ装置と、前記
ビデオ・ディスプレイ装置に接続され、ユーザによる直
接感知の範囲外である複数の周波数帯域で複数のソース
から発生されたビデオ信号を受信するための、及び前記
視覚的イメージを表示するために前記ビデオ・ディスプ
レイ装置を駆動するビデオ信号を前記ビデオ・ディスプ
レイ装置に配送するためのビデオ受信回路と、前記コマ
ンド信号を前記コマンド送信回路から受信するための、
及び前記視覚的イメージの修正を指示するイメージ指示
信号を前記受信されたコマンド信号から取り出すための
コマンド受信回路と、前記コマンド受信回路及び前記ビ
デオ受信回路に接続され、（ａ）前記イメージ指示信号
を受信するための、（ｂ）前記イメージ指示信号に応答
して制御シーケンスを実行するための、（ｃ）ユーザに
よる前記遠隔制御装置の操作によって指示されるように
前記視覚的イメージを修正するためのマイクロプロセッ
サと、前記マイクロプロセッサに接続され、制御プログ
ラムの実行において前記マイクロプロセッサによって使
用されるディジタル的にコード化されたデータを受信
し、記憶し、及び配送するための記憶装置と、前記記憶
装置に記憶され且つ前記マイクロプロセッサによる実行
時に有効であり、所定のイメージ指示信号に応答して所
定の方法で前記ビデオ信号を修正するためのディジタル
的にコード化された制御プログラム・データとを含み、
前記制御プログラム・データは （Ａ）前記遠隔制御装置の操作によって指示されたよう
にリスト・プロシージャを実行すること （Ｂ）前記ソースを識別するデータ及びユーザに表示さ
れるイメージを配送するビデオ信号ストリーム・ソース
の周波数帯域を識別するデータを前記記憶装置に記憶す
ること （Ｃ）前記識別するデータが記憶されたビデオ信号スト
リーム・ソースのリストを表示すること （Ｄ）カーソル及び前記遠隔制御装置の操作によって前
記リストから１つのリストされたソースを選択すること を特徴とするインテリジェント・テレビジョン受像シス
テム。
【図面の簡単な説明】
【図１】図１は、テレビジョン受像機、セット・トップ
装置、及び遠隔制御装置を含む本発明の１つの実施例の
投影図である。
【図２】図１の遠隔制御装置の拡大した投影図である。
【図３】図１のセット・トップ装置の幾つかのエレメン
トの概略的ブロック図である。
【図４】図１及び図３のセット・トップ装置の幾つかの
エレメントの概略的ブロック図である。
【図５】図１、図３、及び図４のセット・トップ装置の
幾つかのエレメントの概略的ブロック図である。
【図６】テレビジョン受像機及び遠隔制御装置を含む本
発明の他の実施例の投影図である。
【図７】パーソナル・コンピュータ・システム及びアク
セサリ入出力装置を含む本発明の他の実施例の投影図で
ある。
【図８】図７のパーソナル・コンピュータ・システムの
幾つかのエレメントの分解下ものの投影図である。
【図９】図８のパーソナル・コンピュータ・システムの
幾つかのエレメントの概略的ブロック図である。
【図１０】本発明に従って図１乃至図９のシステムと共
に機能する制御プログラムの構造を示すものである。
【図１１】図１０に示された構造を使用して構成された
制御プログラムのコーディングを示すものである。
【図１２】図１乃至図６のテレビジョン受像機或いは本
発明に従って動作する図７のパーソナル・コンピュータ
・システムにおけるディスプレイ・スクリーンを示すも
のである。
【図１３】図１乃至図６のテレビジョン受像機或いは本
発明に従って動作する図７のパーソナル・コンピュータ
・システムにおけるディスプレイ・スクリーンを示すも
のである。
【図１４】図１乃至図６のテレビジョン受像機或いは本
発明に従って動作する図７のパーソナル・コンピュータ
・システムにおけるディスプレイ・スクリーンを示すも
のである。
【図１５】図１乃至図６のテレビジョン受像機或いは本
発明に従って動作する図７のパーソナル・コンピュータ
・システムにおけるディスプレイ・スクリーンを示すも
のである。
【図１６】図１乃至図６のテレビジョン受像機或いは本
発明に従って動作する図７のパーソナル・コンピュータ
・システムにおけるディスプレイ・スクリーンを示すも
のである。
【図１７】図１乃至図６のテレビジョン受像機或いは本
発明に従って動作する図７のパーソナル・コンピュータ
・システムにおけるディスプレイ・スクリーンを示すも
のである。
【図１８】図１乃至図６のテレビジョン受像機或いは本
発明に従って動作する図７のパーソナル・コンピュータ
・システムにおけるディスプレイ・スクリーンを示すも
のである。
【符号の説明】
１０ テレビジョン受像機 １１ キャビネット １２ ディスプレイ装置 ２０ 遠隔制御装置 ２１ ハウジング ２２ 入力装置 ３０ セット・トップ装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０４Ｑ 9/00 ３０１ Ｈ０４Ｑ 9/00 ３０１Ｅ // Ｇ０６Ｆ 9/06 ５３０ Ｇ０６Ｆ 9/06 ５３０Ｐ (72)発明者 ハーバート・エス・スティールマン アメリカ合衆国ケンタッキー州、ロウレ ンスバーグ、バーズタウン・ロード 1800 (56)参考文献 特開 平６−205237（ＪＰ，Ａ) 特開 平７−147563（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/38 - 5/46 H04N 5/00 G09G 5/00 - 5/40 G06F 3/14 - 3/153 G06F 9/06 G06F 15/00 H04Q 9/00

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】テレビジョン受像機と、 前記テレビジョン受像機から或距離だけ離れて使用可能
    な遠隔制御装置と、 ディスプレイ・コントローラとを含み、 前記テレビジョン受像機は、 ユーザに視覚的イメージを表示するためのビデオ・ディ
    スプレイ装置と、 前記ビデオ・ディスプレイ装置に接続され、複数のソー
    スからユーザによる直接感知の範囲外である複数の周波
    数帯域で送られた信号を受信するための、及び前記視覚
    的イメージを表示するために前記ビデオ・ディスプレイ
    装置を駆動するビデオ信号を前記ビデオ・ディスプレイ
    装置に配送するためのビデオ受信回路とを有し、 前記遠隔制御装置は、 ユーザの手に保持されるようなサイズのハウジングと、 前記ハウジング内に装着され、ユーザによる操作のため
    の手で接触可能な入力装置と、 前記ハウジング内に装着され且つ前記入力装置に結合さ
    れ、ユーザによる前記入力装置の操作のために所定の方
    法で調整されたコマンド信号をユーザによる直接感知の
    範囲外である周波数で送信するためのコマンド送信回路
    とを有し、 前記ディスプレイ・コントローラは、 前記コマンド信号を前記コマンド送信回路から受信する
    ための、及び前記視覚的イメージの修正を指示するイメ
    ージ指示信号を前記受信されたコマンド信号から取り出
    すためのコマンド受信回路と、 前記コマンド受信回路及び前記ビデオ受信回路に結合さ
    れ、 （ａ）前記イメージ指示信号を受信するための、 （ｂ）前記視覚的イメージ上に重畳するためのカーソル
    ・イメージを発生するための、及び （ｃ）ユーザによる前記遠隔制御装置の操作によって指
    示されるように前記視覚的イメージを修正するためのマ
    イクロプロセッサと、 前記マイクロプロセッサに接続され、制御プログラムの
    実行において前記マイクロプロセッサによって使用され
    るディジタル的にコード化されたデータを受信し、記憶
    し、及び配送するための記憶装置とを有し、 前記記憶装置は、前記マイクロプロセッサによる実行時
    に有効であり、所定のイメージ指示信号に応答して所定
    の方法で前記ビデオ信号を修正するためのディジタル的
    にコード化された制御プログラム・データを記憶し、 前記マイクロプロセッサは、 前記制御プログラム・デー
    タを使用し、 （Ａ）前記遠隔制御装置の操作によって指示されたよう
    にビデオ信号ストリーム・ソースのリストを作成するこ
    と （Ｂ）前記ソースを識別するデータ及びユーザに表示さ
    れるイメージを配送する前記ビデオ信号ストリーム・ソ
    ースの周波数帯域を識別するデータを前記記憶装置に記
    憶すること （Ｃ）前記識別するデータが記憶されたビデオ信号スト
    リーム・ソースのリストを表示すること （Ｄ）カーソル及び前記遠隔制御装置の操作によって前
    記リストから１つのリストされたソースを選択すること
    を特徴とするディスプレイ・システム。
  2. 【請求項２】テレビジョン受像機から或距離だけ離れて
    使用可能な遠隔制御装置と、 テレビジョン受像機のビデオ・ディスプレイ装置を結合
    するための、及び結合されたテレビジョン受像機のビデ
    オ・ディスプレイ装置にイメージ指示信号を配送するた
    めのディスプレイ・コントローラとを含み、 前記遠隔制御装置は、 ユーザの手に保持されるようなサイズのハウジングと、 前記ハウジング内に装着され、ユーザによる操作のため
    の手で接触可能な入力装置と、 前記ハウジング内に装着され且つ前記入力装置に結合さ
    れ、ユーザによる前記入力装置の操作のために所定の方
    法で調整されたコマンド信号をユーザによる直接感知の
    範囲外である周波数で送信するためのコマンド送信回路
    とを有し、及び前記ディスプレイ・コントローラは、 前記コマンド信号を前記コマンド送信回路から受信する
    ための、及び前記テレビジョン受像機のビデオ・ディス
    プレイ装置によってユーザに表示された視覚的イメージ
    の修正を指示するイメージ指示信号を前記受信されたコ
    マンド信号から取り出すためのコマンド受信回路と、 前記コマンド受信回路及び前記テレビジョン受像機のビ
    デオ・ディスプレイ装置に接続され、 （ａ）前記イメージ指示信号を受信するための、 （ｂ）前記視覚的イメージ上に重畳するためのカーソル
    ・イメージを発生するための、及び （ｃ）ユーザによる前記遠隔制御装置の操作によって指
    示されるように前記視覚的イメージを修正するためのマ
    イクロプロセッサと、 前記マイクロプロセッサに接続され、制御プログラムの
    実行において前記マイクロプロセッサによって使用され
    るディジタル的にコード化されたデータを受信し、記憶
    し、及び配送するための記憶装置とを有し、 前記記憶装置は、前記マイクロプロセッサによる実行時
    に有効であり、所定のイメージ指示信号に応答して所定
    の方法で前記ビデオ信号を修正するためのディジタル的
    にコード化された制御プログラム・データを記憶し、 前記マイクロプロセッサは、 前記制御プログラム・デー
    タを使用し、 （Ａ）前記遠隔制御装置の操作によって指示されたよう
    にビデオ信号ストリーム・ソースのリストを作成するこ
    と （Ｂ）ソースを識別するデータ及びユーザに表示される
    イメージを配送する前記ビデオ信号ストリーム・ソース
    の周波数帯域を識別するデータを前記記憶装置に記憶す
    ること （Ｃ）前記識別するデータが記憶されたビデオ信号スト
    リーム・ソースのリストを表示すること （Ｄ）カーソル及び前記遠隔制御装置の操作によって前
    記リストから１つのリストされたソースを選択すること
    を特徴とするディスプレイ・システム。
  3. 【請求項３】ビデオ・ディスプレイ装置に結合するため
    の及びビデオ・ディスプレイ装置にイメージ指示信号を
    配送するためのディスプレイ・コントローラにして、 コマンド信号をコマンド送信回路から受信するための、
    及び前記ビデオ・ディスプレイ装置によってユーザに表
    示された視覚的イメージの修正を指示するイメージ指示
    信号を前記受信されたコマンド信号から取り出すための
    コマンド受信回路と、 前記コマンド受信回路及び前記ビデオ・ディスプレイ装
    置に接続され、 （ａ）前記イメージ指示信号を受信するための、 （ｂ）前記視覚的イメージ上に重畳するためのカーソル
    ・イメージ信号を発生するための、及び （ｃ）ユーザによる前記遠隔制御装置の操作によって指
    示されるように前記視覚的イメージを修正するためのマ
    イクロプロセッサと、 前記マイクロプロセッサに接続され、制御プログラムの
    実行において前記マイクロプロセッサによって使用され
    るディジタル的にコード化されたデータを受信し、記憶
    し、及び配送するための記憶装置とを有し、 前記記憶装置は、前記マイクロプロセッサによる実行時
    に有効であり、所定のイメージ指示信号に応答して所定
    の方法で前記ビデオ信号を修正するためのディジタル的
    にコード化された制御プログラム・データを記憶し、 前記マイクロプロセッサは、 前記制御プログラム・デー
    タを使用し、 （Ａ）前記遠隔制御装置の操作によって指示されたよう
    にビデオ信号ストリーム・ソースのリストを作成するこ
    と （Ｂ）ソースを識別するデータ及びユーザに表示される
    イメージを配送する前記ビデオ信号ストリーム・ソース
    の周波数帯域を識別するデータを前記記憶装置に記憶す
    ること （Ｃ）前記識別するデータが記憶されたビデオ信号スト
    リーム・ソースのリストを表示すること （Ｄ）カーソル位置及び前記遠隔制御装置の操作によっ
    て前記リストから１つのリストされたソースを選択する
    ことを特徴とするディスプレイ・コントローラ。
  4. 【請求項４】テレビジョン受像機から或距離だけ離れて
    使用可能な遠隔制御装置であって、ユーザの手に保持さ
    れるようなサイズのハウジングと、前記ハウジング内に
    装着され、ユーザによる操作のための手で接触可能な入
    力装置と、前記ハウジング内に装着され且つ前記入力装
    置に結合され、ユーザによる前記入力装置の操作のため
    に所定の方法で調整されたコマンド信号をユーザによる
    直接感知の範囲外である周波数で送信するためのコマン
    ド送信回路とを有する遠隔制御装置と、 ユーザに視覚的イメージを表示するためのビデオ・ディ
    スプレイ装置と、 前記ビデオ・ディスプレイ装置に接続され、ユーザによ
    る直接感知の範囲外である複数の周波数帯域で複数のソ
    ースから発生されたビデオ信号を受信するための、及び
    前記視覚的イメージを表示するために前記ビデオ・ディ
    スプレイ装置を駆動するビデオ信号を前記ビデオ・ディ
    スプレイ装置に配送するためのビデオ受信回路と、 前記コマンド信号を前記コマンド送信回路から受信する
    ための、及び前記視覚的イメージの修正を指示するイメ
    ージ指示信号を前記受信されたコマンド信号から取り出
    すためのコマンド受信回路と、 前記コマンド受信回路及び前記ビデオ受信回路に接続さ
    れ、 （ａ）前記イメージ指示信号を受信するための、 （ｂ）前記イメージ指示信号に応答して制御シーケンス
    を実行するための、 （ｃ）ユーザによる前記遠隔制御装置の操作によって指
    示されるように前記視覚的イメージを修正するためのマ
    イクロプロセッサと、 前記マイクロプロセッサに接続され、制御プログラムの
    実行において前記マイクロプロセッサによって使用され
    るディジタル的にコード化されたデータを受信し、記憶
    し、及び配送するための記憶装置とを有し、 前記記憶装置は、前記マイクロプロセッサによる実行時
    に有効であり、所定のイメージ指示信号に応答して所定
    の方法で前記ビデオ信号を修正するためのディジタル的
    にコード化された制御プログラム・データを記憶し、 前記マイクロプロセッサは、 前記制御プログラム・デー
    タを使用し、 （Ａ）前記遠隔制御装置の操作によって指示されたよう
    にビデオ信号ストリーム・ソースのリストを作成するこ
    と （Ｂ）前記ソースを識別するデータ及びユーザに表示さ
    れるイメージを配送する前記ビデオ信号ストリーム・ソ
    ースの周波数帯域を識別するデータを前記記憶装置に記
    憶すること （Ｃ）前記識別するデータが記憶されたビデオ信号スト
    リーム・ソースのリストを表示すること （Ｄ）カーソル及び前記遠隔制御装置の操作によって前
    記リストから１つのリストされたソースを選択すること
    を特徴とするインテリジェント・テレビジョン受像シス
    テム。
JP28651696A 1995-11-01 1996-10-29 テレビジョン・ビデオ・ディスプレイのためのカーソル制御ユーザ・インターフェースを有する事前チャネル・リスティング・システム Expired - Fee Related JP3534372B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/548,363 US5737028A (en) 1995-11-01 1995-11-01 Previous channel listing with cursor controlled user interface for television video displays
US08/548363 1995-11-01

Publications (2)

Publication Number Publication Date
JPH09233400A JPH09233400A (ja) 1997-09-05
JP3534372B2 true JP3534372B2 (ja) 2004-06-07

Family

ID=24188541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28651696A Expired - Fee Related JP3534372B2 (ja) 1995-11-01 1996-10-29 テレビジョン・ビデオ・ディスプレイのためのカーソル制御ユーザ・インターフェースを有する事前チャネル・リスティング・システム

Country Status (2)

Country Link
US (1) US5737028A (ja)
JP (1) JP3534372B2 (ja)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239794B1 (en) 1994-08-31 2001-05-29 E Guide, Inc. Method and system for simultaneously displaying a television program and information about the program
US8793738B2 (en) 1994-05-04 2014-07-29 Starsight Telecast Incorporated Television system with downloadable features
US5926168A (en) * 1994-09-30 1999-07-20 Fan; Nong-Qiang Remote pointers for interactive televisions
US6769128B1 (en) 1995-06-07 2004-07-27 United Video Properties, Inc. Electronic television program guide schedule system and method with data feed access
US6002394A (en) 1995-10-02 1999-12-14 Starsight Telecast, Inc. Systems and methods for linking television viewers with advertisers and broadcasters
US6323911B1 (en) 1995-10-02 2001-11-27 Starsight Telecast, Inc. System and method for using television schedule information
AU720866B2 (en) 1996-03-15 2000-06-15 Rovi Guides, Inc. Combination of VCR index and EPG
DE19616624A1 (de) * 1996-04-25 1997-11-06 Thomas Mohr Verfahren zur Bildschirmanzeige und Bildschirmanzeigeeinrichtung und Gerät hiermit
US5940073A (en) 1996-05-03 1999-08-17 Starsight Telecast Inc. Method and system for displaying other information in a TV program guide
US5892500A (en) * 1996-08-12 1999-04-06 Samsung Electronics Co., Ltd. Remote controller
US6057831A (en) * 1996-08-14 2000-05-02 Samsung Electronics Co., Ltd. TV graphical user interface having cursor position indicator
US6177931B1 (en) * 1996-12-19 2001-01-23 Index Systems, Inc. Systems and methods for displaying and recording control interface with television programs, video, advertising information and program scheduling information
US6687906B1 (en) 1996-12-19 2004-02-03 Index Systems, Inc. EPG with advertising inserts
US8635649B2 (en) 1996-12-19 2014-01-21 Gemstar Development Corporation System and method for modifying advertisement responsive to EPG information
US20050097594A1 (en) * 1997-03-24 2005-05-05 O'donnell Frank Systems and methods for awarding affinity points based upon remote control usage
US6504580B1 (en) 1997-03-24 2003-01-07 Evolve Products, Inc. Non-Telephonic, non-remote controller, wireless information presentation device with advertising display
US8769598B2 (en) * 1997-03-24 2014-07-01 Logitech Europe S.A. Program guide on a remote control
US6002450A (en) * 1997-03-24 1999-12-14 Evolve Products, Inc. Two-way remote control with advertising display
CN1118746C (zh) 1997-03-24 2003-08-20 发展产品有限公司 具有广告显示的双向遥控器
US6313880B1 (en) * 1997-04-03 2001-11-06 Sony Corporation Display with one or more display windows and placement dependent cursor and function control
BRPI9812104B1 (pt) 1997-07-21 2016-12-27 Guide E Inc método para navegar por um guia de programa interativo
US6604240B2 (en) 1997-10-06 2003-08-05 United Video Properties, Inc. Interactive television program guide system with operator showcase
US7185355B1 (en) 1998-03-04 2007-02-27 United Video Properties, Inc. Program guide system with preference profiles
USD413891S (en) * 1998-03-30 1999-09-14 Kash 'N Gold Ltd. Remote control for electrical appliance
US6564379B1 (en) 1998-04-30 2003-05-13 United Video Properties, Inc. Program guide system with flip and browse advertisements
US20020095676A1 (en) 1998-05-15 2002-07-18 Robert A. Knee Interactive television program guide system for determining user values for demographic categories
US6442755B1 (en) 1998-07-07 2002-08-27 United Video Properties, Inc. Electronic program guide using markup language
CN1867068A (zh) 1998-07-14 2006-11-22 联合视频制品公司 交互式电视节目导视系统及其方法
US6898762B2 (en) 1998-08-21 2005-05-24 United Video Properties, Inc. Client-server electronic program guide
US6792197B1 (en) 1998-12-07 2004-09-14 Index Systems, Inc. System and method for generating video taping reminders
US6535198B1 (en) * 1999-03-28 2003-03-18 Nongqiang Fan Remote control for interactive television
JP2003517222A (ja) 1999-03-31 2003-05-20 インデックス システムズ インコーポレイテッド Ｐｉｇウィンドウを供給するためのデシメーション方法
US7992163B1 (en) 1999-06-11 2011-08-02 Jerding Dean F Video-on-demand navigational system
US7150031B1 (en) * 2000-06-09 2006-12-12 Scientific-Atlanta, Inc. System and method for reminders of upcoming rentable media offerings
US7010801B1 (en) 1999-06-11 2006-03-07 Scientific-Atlanta, Inc. Video on demand system with parameter-controlled bandwidth deallocation
US6817028B1 (en) 1999-06-11 2004-11-09 Scientific-Atlanta, Inc. Reduced screen control system for interactive program guide
US8595764B2 (en) * 1999-06-25 2013-11-26 Jlb Ventures, Llc Image-oriented electronic programming guide
MXPA01013446A (es) 1999-06-28 2002-08-06 Index Systems Inc Sistema y metodo para utilizar bases de datos de guia electronica de programas para modificar anuncios.
WO2001001689A1 (en) 1999-06-29 2001-01-04 United Video Properties, Inc. Method and system for a video-on-demand-related interactive display within an interactive television application
GB2351561B (en) * 1999-06-30 2003-10-22 Nokia Mobile Phones Ltd Joystick controller
US7685534B2 (en) * 2000-02-16 2010-03-23 Jlb Ventures Llc Method and apparatus for a three-dimensional web-navigator
US7106338B1 (en) 2000-03-16 2006-09-12 Eagle New Media Investments, Llc Method and system for optimal usage of memory for storing scheduling and guiding data in 3D-enabled EPG
US8336069B1 (en) 2000-03-16 2012-12-18 Jlb Ventures Llc Method and system for adaptive electronic programming guide
CA2401373A1 (en) 2000-03-31 2001-10-11 United Video Properties, Inc. System and method for metadata-linked advertisements
US20020007485A1 (en) * 2000-04-03 2002-01-17 Rodriguez Arturo A. Television service enhancements
US7975277B1 (en) 2000-04-03 2011-07-05 Jerding Dean F System for providing alternative services
US8516525B1 (en) 2000-06-09 2013-08-20 Dean F. Jerding Integrated searching system for interactive media guide
US7200857B1 (en) 2000-06-09 2007-04-03 Scientific-Atlanta, Inc. Synchronized video-on-demand supplemental commentary
US6778171B1 (en) 2000-04-05 2004-08-17 Eagle New Media Investments, Llc Real world/virtual world correlation system using 3D graphics pipeline
US7516469B1 (en) 2000-11-07 2009-04-07 Jlb Ventures, Llc Universal programming system and method for electronic programming guide
US7057670B2 (en) * 2000-04-27 2006-06-06 Dan Kikinis Cursor control system
US7934232B1 (en) 2000-05-04 2011-04-26 Jerding Dean F Navigation paradigm for access to television services
US7213256B1 (en) 2000-12-29 2007-05-01 Dan Kikinis Method and apparatus for finding the same of similar shows
US7312796B1 (en) * 2000-05-08 2007-12-25 Jlb Ventures Llc Perpendicular view three dimensional electronic programming guide
US6836274B1 (en) * 2000-05-08 2004-12-28 Eagle New Media Investments, Llc Three dimensional light electronic programming guide
US7113187B1 (en) 2000-05-11 2006-09-26 Dan Kikinis Method and system for localized advertising using localized 3-D templates
US8132207B2 (en) * 2000-05-11 2012-03-06 Jlb Ventures Llc Universal programming system and method for EPG with localized interactive content
US8438594B1 (en) 2000-05-11 2013-05-07 Jlb Ventures Llc Method and system for 3-D enhanced advertising for TV broadcast of 2-D video
WO2001086949A1 (en) * 2000-05-11 2001-11-15 Isurftv Universal programming system and method for epg with added offline archive
US8069259B2 (en) 2000-06-09 2011-11-29 Rodriguez Arturo A Managing removal of media titles from a list
US8522266B1 (en) 2000-09-13 2013-08-27 Jlb Ventures Llc System and method for insertion of recorded media into a broadcast
US20020007488A1 (en) * 2000-06-19 2002-01-17 Dan Kikinis Transparent object management for removable media recorders
US7962370B2 (en) 2000-06-29 2011-06-14 Rodriguez Arturo A Methods in a media service system for transaction processing
US8789114B2 (en) * 2000-06-30 2014-07-22 Jlb Ventures Llc Remote control of program scheduling
US7698727B2 (en) * 2000-06-30 2010-04-13 Jlb Ventures Llc Method and apparatus for notifying users of interactive functions using a remote device
US8756635B2 (en) * 2000-06-30 2014-06-17 JLB Ventures, LLC. Remote control of program scheduling
US7886330B2 (en) * 2000-06-30 2011-02-08 Jlb Ventures Llc Enhanced home entertainment system with removable long-term storage
US20020019732A1 (en) * 2000-07-12 2002-02-14 Dan Kikinis Interactivity using voice commands
US20020073428A1 (en) * 2000-09-06 2002-06-13 Leonid Gurevich Downloading and transfer of audio or video data from video broadcasts
JP3811608B2 (ja) * 2000-10-03 2006-08-23 株式会社ジェイテクト チルトステアリング装置
DE60135567D1 (de) 2000-10-11 2008-10-09 United Video Properties Inc Systeme und verfahren zur bereitstellung von datenspeichern in servern in einem medien-auf-anfrage liefersystem
US7956865B2 (en) 2000-10-19 2011-06-07 Jlb Ventures Llc Method and system for modification of EPG object attributes
US7509662B2 (en) * 2000-10-19 2009-03-24 Jlb Ventures, Llc Method and apparatus for generation of a preferred broadcasted programs list
AU2001297984A1 (en) * 2000-10-19 2003-01-21 Isurftv Method and system for inserting a new channel into a list of preferred channels
US20020049978A1 (en) * 2000-10-20 2002-04-25 Rodriguez Arturo A. System and method for access and placement of media content information items on a screen display with a remote control device
US7340759B1 (en) 2000-11-10 2008-03-04 Scientific-Atlanta, Inc. Systems and methods for adaptive pricing in a digital broadband delivery system
US20020083450A1 (en) * 2000-12-01 2002-06-27 Yakov Kamen Method and system for content-based broadcasted program selection
US20020087985A1 (en) * 2000-12-01 2002-07-04 Yakov Kamen Methods and apparatuses for displaying meaningful abbreviated program titles
US8341676B1 (en) 2000-12-01 2012-12-25 JLB Ventures LLC. Method and system for performing an alphabetic search using a single application of keys
US8078967B2 (en) 2000-12-01 2011-12-13 Jlb Ventures Llc Method and apparatus for virtual editing of multimedia presentations
WO2002047390A1 (en) 2000-12-04 2002-06-13 Isurftv E-mail, telephone number or url within tv frame
US20020129370A1 (en) * 2001-02-09 2002-09-12 Dan Kikinis Method and system for implementing an electronic program guide
US7085842B2 (en) 2001-02-12 2006-08-01 Open Text Corporation Line navigation conferencing system
US7002590B2 (en) 2001-02-13 2006-02-21 Yakov Kamen Modifying object geometry to accommodate information attributes
US9569009B2 (en) * 2001-03-02 2017-02-14 Jlb Ventures Llc Multimedia interactive device function selection based upon button depression duration
US7386875B2 (en) * 2001-03-02 2008-06-10 Jlb Ventures, Llc Freezing live video frames with interactive links
US7701468B2 (en) * 2001-03-09 2010-04-20 Jlb Ventures Llc Mechanism and apparatus for construction of modular-based interactive programming guides and TV portals
US8006262B2 (en) 2001-06-29 2011-08-23 Rodriguez Arturo A Graphic user interfaces for purchasable and recordable media (PRM) downloads
US7512964B2 (en) 2001-06-29 2009-03-31 Cisco Technology System and method for archiving multiple downloaded recordable media content
US7496945B2 (en) 2001-06-29 2009-02-24 Cisco Technology, Inc. Interactive program guide for bidirectional services
US7526788B2 (en) 2001-06-29 2009-04-28 Scientific-Atlanta, Inc. Graphic user interface alternate download options for unavailable PRM content
CA2468904C (en) * 2001-12-21 2009-06-30 British Telecommunications Public Limited Company Device and method for calculating a location on a display
US7334251B2 (en) 2002-02-11 2008-02-19 Scientific-Atlanta, Inc. Management of television advertising
US7861273B2 (en) * 2002-04-26 2010-12-28 Microsoft Corporation TV control resource management
US7493646B2 (en) 2003-01-30 2009-02-17 United Video Properties, Inc. Interactive television systems with digital video recording and adjustable reminders
US20040268033A1 (en) * 2003-06-24 2004-12-30 Seagate Technology Llc Refreshing data in a data storage device
US7603022B2 (en) * 2003-07-02 2009-10-13 Macrovision Corporation Networked personal video recording system
US8438601B2 (en) 2003-07-02 2013-05-07 Rovi Solutions Corporation Resource management for a networked personal video recording system
US7454120B2 (en) * 2003-07-02 2008-11-18 Macrovision Corporation Methods and apparatus for client aggregation of television programming in a networked personal video recording system
EP1667485A4 (en) * 2003-08-29 2012-04-18 Panasonic Corp DEVICE AND METHOD FOR CONTROLLING
JP4003746B2 (ja) * 2004-01-07 2007-11-07 ソニー株式会社 表示装置
US8161388B2 (en) 2004-01-21 2012-04-17 Rodriguez Arturo A Interactive discovery of display device characteristics
WO2005116982A1 (en) * 2004-05-25 2005-12-08 Ssd Company Limited Data processing unit, drawing apparatus and pixel packer
PA8660701A1 (es) * 2005-02-04 2006-09-22 Pfizer Prod Inc Agonistas de pyy y sus usos
US7580728B2 (en) * 2005-06-21 2009-08-25 Usa Wireless Solutions Universal mobile gaming docking station and controller
US7788266B2 (en) 2005-08-26 2010-08-31 Veveo, Inc. Method and system for processing ambiguous, multi-term search queries
US8189472B2 (en) 2005-09-07 2012-05-29 Mcdonald James F Optimizing bandwidth utilization to a subscriber premises
US8582946B2 (en) * 2005-11-04 2013-11-12 Rovi Guides, Inc. Systems and methods for recording programs using a network recording device as supplemental storage
US9113107B2 (en) 2005-11-08 2015-08-18 Rovi Guides, Inc. Interactive advertising and program promotion in an interactive television system
US20070156521A1 (en) 2005-12-29 2007-07-05 United Video Properties, Inc. Systems and methods for commerce in media program related merchandise
US7657526B2 (en) 2006-03-06 2010-02-02 Veveo, Inc. Methods and systems for selecting and presenting content based on activity level spikes associated with the content
US8316394B2 (en) 2006-03-24 2012-11-20 United Video Properties, Inc. Interactive media guidance application with intelligent navigation and display features
US20080074497A1 (en) * 2006-09-21 2008-03-27 Ktech Telecommunications, Inc. Method and Apparatus for Determining and Displaying Signal Quality Information on a Television Display Screen
US20080127261A1 (en) * 2006-09-21 2008-05-29 International Business Machines Corporation Method and apparatus for maintaining a cache of previously viewed television shows
US8832742B2 (en) 2006-10-06 2014-09-09 United Video Properties, Inc. Systems and methods for acquiring, categorizing and delivering media in interactive media guidance applications
KR101336223B1 (ko) 2007-01-26 2013-12-16 삼성전자주식회사 포인터를 이용하여 조작가능한 키패드를 구비한 방송채널선택용 ｇｕｉ 제공방법 및 이를 적용한 방송수신장치
US7801888B2 (en) 2007-03-09 2010-09-21 Microsoft Corporation Media content search results ranked by popularity
US8687128B2 (en) 2007-04-19 2014-04-01 At&T Intellectual Property I, L.P. System and method of navigating previously viewed channels
US20110212777A1 (en) * 2008-04-17 2011-09-01 Power Digital Communications Co., Ltd. Game device enabling three-dimensional movement
US8293714B2 (en) * 2008-05-05 2012-10-23 Covx Technology Ireland, Ltd. Anti-angiogenic compounds
US8302130B2 (en) * 2008-05-06 2012-10-30 Microsoft Corporation Digital TV scanning optimization
US10063934B2 (en) 2008-11-25 2018-08-28 Rovi Technologies Corporation Reducing unicast session duration with restart TV
US9166714B2 (en) 2009-09-11 2015-10-20 Veveo, Inc. Method of and system for presenting enriched video viewing analytics
US8359616B2 (en) 2009-09-30 2013-01-22 United Video Properties, Inc. Systems and methods for automatically generating advertisements using a media guidance application
WO2012094564A1 (en) 2011-01-06 2012-07-12 Veveo, Inc. Methods of and systems for content search based on environment sampling
US8528012B2 (en) * 2011-09-06 2013-09-03 Motorola Mobility Llc Interactive remote control system and method
US8805418B2 (en) 2011-12-23 2014-08-12 United Video Properties, Inc. Methods and systems for performing actions based on location-based rules
US9398342B1 (en) * 2012-11-29 2016-07-19 Amazon Technologies, Inc. Interactive applications
US9147198B2 (en) 2013-01-10 2015-09-29 Rovi Technologies Corporation Systems and methods for providing an interface for data driven media placement
US9848276B2 (en) 2013-03-11 2017-12-19 Rovi Guides, Inc. Systems and methods for auto-configuring a user equipment device with content consumption material
US9445151B2 (en) * 2014-11-25 2016-09-13 Echostar Technologies L.L.C. Systems and methods for video scene processing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4751578A (en) * 1985-05-28 1988-06-14 David P. Gordon System for electronically controllably viewing on a television updateable television programming information
US5047867A (en) * 1989-06-08 1991-09-10 North American Philips Corporation Interface for a TV-VCR system
US5353121A (en) * 1989-10-30 1994-10-04 Starsight Telecast, Inc. Television schedule system
JP3198486B2 (ja) * 1992-03-11 2001-08-13 ソニー株式会社 Ａｖシステムのモニタ装置
JP3237362B2 (ja) * 1993-12-27 2001-12-10 松下電器産業株式会社 番組表表示装置
US5528304A (en) * 1994-07-22 1996-06-18 Zenith Electronics Corp. Picture-in-picture feedback for channel related features
US5548340A (en) * 1995-05-31 1996-08-20 International Business Machines Corporation Intelligent television receivers combinations including video displays, and methods for diversion of television viewers by visual image modification

Also Published As

Publication number Publication date
JPH09233400A (ja) 1997-09-05
US5737028A (en) 1998-04-07

Similar Documents

Publication Publication Date Title
JP3534372B2 (ja) テレビジョン・ビデオ・ディスプレイのためのカーソル制御ユーザ・インターフェースを有する事前チャネル・リスティング・システム
JPH08331412A (ja) カーソル重畳ビデオのビデオ信号のディスプレイ装置及び方法
JPH08331414A (ja) メニュー・オーバレイ・ビデオのビデオ受信ディスプレイ・システム及び方法
JPH08331415A (ja) ビデオ受信ディスプレイ・システム及び方法
JPH08331413A (ja) カーソル及びメニュー・オーバレイ・ビデオのビデオ受信ディスプレイ・システム及び方法
JPH08331410A (ja) ビデオ受信ディスプレイ及び３軸遠隔制御装置
JPH08331411A (ja) テレビジョン視聴者のための気分転換システム及び方法
EP0746153B1 (en) Video receiver display of video overlaying menu
KR100234653B1 (ko) 비디오 디스플레이 시스템 및 영상 이미지 디스플레이 방법
US5657091A (en) Video display controller, user interface and programming structure for such interface
US6011546A (en) Programming structure for user interfaces
JP2720909B2 (ja) 保護されたプログラム式メモリ・カートリッジとこれを使用するコンピュータ・システム
US5791992A (en) Video game system with internet cartridge
US5802544A (en) Addressing multiple removable memory modules by remapping slot addresses
GB2310335A (en) Video display system with picture-in-picture facility
US5815144A (en) Icon-based reset for cartridge memory computer system
CA2176630C (en) Video receiver display of cursor and menu overlaying video

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040308

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees