JPS59210488A - グラフイツク発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はデータ処理装置に関し、詳細にはプログラム可
能グラフィック・ジェネレータを有するマイクロプロセ
ッサを基本にしたデータ・プロセッサに関する。

〔発明の背景〕

近年マイクロエレクトロニクスの分野の電子工業の発展
はめざましく、今日の市場において多く出回っている卓
上コンピュータは種々の計算能力を有している。この発
展は一般消費者用マイクロプロセサすなわち本来非常に
小型のコンピュータについても言え、さらに電子レンジ
制御から電子ゲームのような種々の消費製品でもそうで
ある。

現在、この新しい工業は確立されつつある。開渠的に使
用できるマイクロプロセサ、たとえばＭＯＳ　Ｔｅｃｈ
ｎｏｌｏｇｙ　Ｉｎｃ、　＋製の部品番号ＭＣ８６５０
００マイクロ・コンピュータを基にした家庭用又は（小
規模の）ビジネス用の能率的な小型データ処理装置が一
般に行き渡っている。これらマイクロプロセザデータ処
理装置はユニットに伴うソフトウェア（プログラミング
）、つまシブログラムされたインストラクション、チェ
ックリストの貸借表。

通信リストの分類や書き換えからゲームに至るまでのソ
フトウェアに基づき、用いる人の様々な使い方に適用で
きるようになっている。

データ・プロセサ・システムにより出力される情報は、
ある種のプリンタすなわちビデオディスプレイ装置を介
して見る人に提供される。プリンタは半永久的な形態の
情報を与えるという利点を有する。ディスプレイ装置は
、この装置がオンの間のみ情報をディスプレイするが、
ビデオ・ディスプレイ装置の重要な利点は、世間のｌま
とんどかテレビ受信機の形態の装置を有していることで
ある。このようにすでにテレビ受信機が保有されている
ので、マイクロプロセサをベースにしたデータ処理装置
には多くの潜在的買手があシ、よって装置と人とのコミ
ユテーシヨンは簡単に行なえる。

従って、すべてとは言わないがほとんどのマイクロ・コ
ンピュータ・データ処理装置は、ラスター走査型ビデオ
装置（すなわちテレビ受信機）と結合するように構成さ
れる。

昨今のマイクロ−コンピュータ装散は、細部においては
非常に簡単になっているが、全体のオペレーションとし
てみるときわめて複雑になっている。これらマイクロ・
コンピュータは、多くの簡単なオペレーションを行なう
ことにょ勺、比較的複雑な仕事ができる。このように、
ゲームや数の計算のようなデータを処理する時、マイク
ロ・コンピュータは実際かなシの数のこれら簡単なオペ
レーションを行う。このデータ処理機能に加えて、マイ
クロ・コンピュータはビデオ・ディスプレイ装置への情
報伝送を有効に制御しなければならず、これには、どん
々情報をディスプレイするか、及び、情報をどのように
ディスプレイするかも含まれる。それ故、マイクロΦコ
ンピュータはこれら２つの機能、すなわち、データ処理
及び情報ディスプレイ制御の間で、そのオペレーション
時間を共有しなけれはならない。一方の機能がマイクロ
・コンピュータ装置に時間のかかる要求をすると、他方
の機能がこれの犠牲となる。

その結果、多くのマイクロプロセサをベースにしたデー
タ処理装置は、複雑な仕事の結果をユーザに与えるのに
、いく分速度が落ちる。この問題を＠滅するためいくつ
かの試みが行なわれてきた。

しかしながらその結果は十分満足のいくものではなかっ
た。たとえば１つの解決法に、比較的複雑でないマイク
ロ・コンピュータによシ実行されるタスクを保持するも
のがある。よＪ）簡単なタスクを行なうのに必要とされ
るオペレーションの数はよシ少く、従って短時間になる
。しかし、あいにくこの解決法はマイクロプロセサ及び
装置の処理能力をかなシ制限してしまう。時間問題に対
する他の解決法は、マイクロプロセサの規横を増加する
ことである。これは、マイクロプロセサが動作できるデ
ータ・ワードの大きさくたとえは、ピット数）を増加す
る也とである。たとえは、マイクロプロセサが８−ビッ
ト・データ・ワードを処理するように構成されている場
合（大抵の現在使用できるマイクロプロセサがそうであ
るように）、マイクロプロセサは１２又は１６−ビット
・ワードを処理できるように作られる。しかしながら、
マイクロプロセサによシ処理されるワードの大きさが増
加すると、マイクロプロセサは、通常これに比例して複
雑で高価となシかつ大きくなってしまう。現在用いられ
ている大規模、シングルチップのプログラム可能なマイ
クロプロセサの現在の利点、すなわちパワフルで安価で
使用しやすいという利点は失われてしまう。

〔発明の概要〕

本発明は、インストラクション拳リストの実行が可能で
プロ！ラム可能なオブジェクト・グラフィック・ジェネ
レータを有する、マイクロプロセサを基本にしたデータ
処理裂傷、から成シ、ここで上記インストラクションは
、どのグラフィック情報がいかにしてビデオ・ディスプ
レイ装置にディスプレイされるかを指示するものである
。

本発明のデータ処理装置は、マイクロプロセサ。

メモリ装は、オブジェクト・グラフィック−ジェネレー
タ、及び、装置の各構成要素を相互結合するテークバス
及びアドレスバスを係１えたシステムバスとから成る。

オブジェクト・グラフィック・ジェネレータは、どのグ
ラフィックが発生されるか及びグラフィックがどのよう
にディスプレイされるかを指示するディスプレイ自イン
ストラクションのために、メモリ装ｗ６を１１次アクセ
スするのに適している。このディスプレイ・インストラ
クションの指示のもとで、オブジェクト優グラフィック
・ジェネレータは、付加メモリ装９：アクセスを実行し
て記憶されたグラフィック情報を得る。

このグラフィック情報は予定特性のビデオ情報に変換さ
れる。ビデオ情報は、好ましくはテレビ受信機のような
情報をディスプレイする、ディスプレイ装置に送られる
。

オブジェクト・グラフィック・ジェネレータは、アドレ
シング信号を発生するメモリ・アドレシング装置、イン
ストラクション−レジスタ、制御装置、一時グラフィッ
ク記憶装置、及び、可動オブジェクト・ジェネレータ装
置とを含む。アドレシング装置は、各々アドレス信号を
発生できる４つのカウンタ回路を含む。ディスプレイ会
リスト・カウンタは、メモリ装置からのディスプレイ・
リスト・インストラクションを連続してアクセスするの
に用いられるアドレス信号を発生する。メモリ走査カウ
ンタは、オブジェクト・グラフィック・ジェネレータ制
御装置の管理と制御の下で、ディスプレイ装置へ送られ
るグラフィック情報を含むメモリ場所の連続的に配列さ
れたストリングをアクセスするためのアドレス信号を発
生する。キャラクタ・アドレシング回路は、メモリ場所
の選択されたブロックに含まれているグラフィック情報
をメモリ装置からディスプレイ装置へ送るため、アドレ
シング信号を出力する。メモリ場所の各ブロックは１、
アルファニュメリツク・キャラクタ又は同様のオブジェ
クト用のグラフィック情報を含んでいる。最後に、可動
オブジェクト・カウンタは、可動オブジェクト・グラフ
ィック拳ジェネレータへ送られかつ一時的に記憶される
可動オブジェクト０グラフイツクをアクセスするため、
アドレス信号を出力する。

可動オブジェクト・ジェネレータ装置は、可動オブジェ
クトがディスプレイ装置にディスプレイされるべき水平
位置を決定するため及びグラフィック情報をディスプレ
イ装置に送るための水平位置回路及びグラフィック伝送
回路とを含んでいる。

グラフィック情報は、オブジェクト拳ビデオを含む垂直
列としてグラフィック情報が示されるように、可動オブ
ジェクト・ジェネレータを介してディスプレイ装置へ送
られる。列のディスプレイの水平位置は、マイクロプロ
セサから可動オブジェクト・ジェネレータに送られる位
置情報によシ決定される。列すなわちオブジェクトの水
平移動は、マイクロプロセサからの新しい位置情報を受
取ることによシ行なわれる。ディスプレイされる可動オ
ブジェクトの垂直移動は、メモリ装置′に記憶された列
グラフィック情報で新しい場所にオブジェクト・グラフ
ィック情報を消去しかつ省き直すことによシマイクロブ
ロセサによシ行なわれる。

本発明の他の実施例は、複数のオーディオ・ザウンドを
発生できるオーディオ・ジェネレータを含む。オーディ
オ・ジェネレータは、多項式カウンタ、Ｎ分割（ｄｔｖ
ｉｄｓ−ｂｙ−Ｎ）　カウンタ、及び、４つのオーディ
オ制御装置とを含む。多項カウンタは、広帯域周波数を
有する信号を出力する。Ｎ分割カウンタは、周期パルス
列を発生し、その周波数はマイクロプロセサによシ選択
される。オーディオ制御装置は、オーディオ・トランス
デュ−サ（スピーカ）装置にどの信号すなわち周波数の
内容及び大きさが送られるかを選択する。

本発明は多くの利点を有する。先づ、プログラム可能な
グラフィック・ジェネレータによシ、マイクロプロセサ
は、グラフィック発生責任からのがれる。グラフィック
・ジェネレータが、今グラフィック情報を求めてメモリ
装置をアクセスし、ディスプレイ用グラフィックをフォ
ーマットしかつアクセスされたグラフィック情報をディ
スプレイ装置へ送るタスクを引受けるから、マイクロプ
ロセサにはデータ処理機能を行なうためより長い時間が
与えられる。

本発明による利点は、さらに可動オブジェクト発生にも
見られる。可１ｈオブジェクト・ジェネレータは、グラ
フィック情報の水平場所を決定することのみを必要とす
るので、水平位置回路のみが必要とされる。すなわち垂
直位置回路を省略できる。従って可動オブジェクトの垂
直ディメンションは用いられる回路によシ制限されない
。オブジェクト・グラフィック情報が蚕直列を発生する
ためのグラフィック情報中に配置されるので、オブジェ
クトの垂直寸法はディスプレイの垂直高さによシのみ制
限される。

〔実施例〕

以下図面に基づいて本発明を説明する。

Ａ、一般的説明 （１１システム寺コンポーネント 第１図は、本発明のデータ処理システムの構成装置を示
す。

システム１０は、コンソール１２．プリンタ１４゜小型
フロッピーディスク１５．カセット周辺装置１６、ゲー
ム制御装渦（ジョイスティック）１８゜ディスプレイ装
動（好ましくは通當のテレビ受信機）２２を含む。コン
ソール１２け、ディスプレイ装置２２のテレビ・アンテ
ナ端子（図示せず）に、ライン２０でテレビ・チャンネ
ルの１つに相当する適当なラジオ周波数信号を接続する
。

システム１０は、オペレーションの２つの基本モードを
有する。第１モードではシステム１０はプログラム可能
なはん用コンピュータとして働き、第２モードではシス
テム１０はビデオゲーム製油コとして働くものである。

第１モードにおいて、パーソナル・ホーム・データ処理
システムハ、多くの情報管理タスクのために用いられる
ようになっている。たとえは、適当なプログラミングを
用いてシステムは、チェックブックをバランスすること
、食事のプラン、資産や在庫有価証券の管理、家族や友
人の郵便リストを保持する等のタスクを行なう。これら
タスクは、システムの情報管理能力のほんのいくつかに
すぎない。その上、音９！、とともにディスプレイ装置
にテキスト及び図表をディスプレイすることにより、種
々の相互教育材料を提供できる。キーボード２４とディ
スプレイ装置２２を用いて、ユーザとシステム間の対話
が行なえる。このモードでシステム１０を動作する一方
、ユーザは１つ又はそれ以上の周辺装置１４〜１６を用
いて情報を記憶又は探すことができる。

ディスプレイ装置２２は、ユーザに、系統たてて表わさ
れたグラフィック情報（代表的にはアルファニュメリツ
ク・ディスプレイ）を与える。この情報は、伝達ライン
２０を経てコンソール１２に含まれる電子装置によって
、ディスプレイ装置２２に伝送される。

第２基本モードにおいて、システム１０はビデオゲーム
装置として動作され、１人又はそれ以上のプレーヤーに
よってプレイされるゲームを提供する。コンソール１２
は、ユーザがディスプレイ装置２２上に見ることのでき
るディスプレイ・オブジェクトを発生するに必要な回路
を有している。

ディスプレイ・オブジェクトのいくつかは、ユーザによ
るプレーヤー・コンソール１８の操作に応じて、動かし
たシ加減できるものでアシ、これらを以後“可動オブジ
ェクト”と呼ぶ。他のオブジェクトは、たとえば、アル
ファニュメリツク（アルファベットと数字）グラフィッ
ク、境界ｉ！５！等の比較的固定したものである。これ
ら後述のオブジェクトを以後“プレイフィールド・オブ
ジェクト”と呼ぶ。

ディスプレイ装置２２は、複数の連続的に走査される水
平ラインに沿ってスクリーンを桶切る映像形成ビームを
用いているタイプのラスク走査デイスプレイである。ビ
ームの動きは、水平及び垂直帰線区間を形成する信号を
含む通當の水平及び垂直同期信号によって、コンソール
１２が供給スるビデオ・データに同期される。

上述のオペレーションの２つの基本モート１間の選択は
、システム１０に適当なプログラムを与えることによシ
行なわれる。これは２つの方法で行なわれる。最初に、
あるプログラムがあらかじめ作られて、たとえばディス
ク装置１５又はカセット装置１６に記憶される。コンソ
ール１２の電子回路は、ユーザが記憶された情報奈呼び
出せるのに十分なレジデント・インストラクションを含
むメモリを有しておシ、それによってコンソール１２に
位置するランダム争アクセス・メモリ（ＲＡＭ）・セク
ションに、要求されたオペレーティング・プログラムを
ロードする。

一方、オペレーティング・モードの選択は、要求された
オペレーティング曽プログラムを含むリード・オンリー
・メモリ（ＲＯＭ）・カートリッジをシステム１０に与
えることによシ行なわれる。弟分３０を取シはずしてＲ
ＯＭカートリッジ３３を収容するための収容部分３２が
示されている。さらに、コンソール１２には、システム
１０のメモリを拡大するための付加メモリーパッケージ
３６を収容するメモリ収容部分３４が設けられている。

コンソール１２の１つ又は両収容部分３２に挿入された
ＲＯＭカートリッジ３３に含まれているプログラムに従
って、システム１ｏはプログラム可能なはん用コンピュ
ータ・システム又はビデオ番ゲーム装置として用いられ
る。

システム１０のブロック図が第３図に示されている。シ
ステムのコンソール１２に含まれている部分（第３図の
点線部分）は、マイクロプロセサ装置　（ＭＰＵ）　４
０　、メモリ装置４２．オブジェクト・グラフィック４
４．オーディオ・ジェネレータ４６、周辺インターフェ
ース装置５ｏを含んでいる。さらに、コンソール１２は
、オブジェクトΦグラフィック・ジェネレータからの色
、輝度及び合成同期情報を受信しかつ組合わすビデオ合
計装ｇ、（ｓｕｍｍｅｒ）　５２を含み、Ｒ，Ｆ、モジ
ュレータ５４に送られる合成信号を生ずる。Ｒ，Ｆ、モ
ジュレータは、又オーディオ・ジェネレータ４６によっ
て発生されたオーディオ信号を受信し、かつ、グラフィ
ック及びオーディオ情報を含む適当な無線周波信号を作
見この信号を信号ライン２ｏを経てディスプレイ装荷２
２に送る。

ＭＰＵ４０．メモリ装部４２．ジェネレータ４４゜４６
及び周辺インターフェース装置、？５０１’ｔ、双方向
に伝達するデータバス６０及びアドレスバス６２によっ
て相互接続されておシ、それら間で直接データやインス
トラクションを伝送できるようになっている。バス６０
．６２に結合された各装置は、制御セクションを含み、
この制御セクションは、データ・バッファ・レジスタ、
選択用アドレス−デコーディング回路、及び、装置の制
御・情報利用などに必要な他の回路素子を含む。これら
制御セクションの詳細については後述する。後述されて
いる種々のクロック信号を含むタイミング信号は、タイ
ミング装置５８によシ発生されて必要に応じて用いるた
めコンソール１２内の種々の装置に送られる。

メモリ装ｆｆ￥：４２は、ＲＯＭ　カートリッジ３３と
付加メモリパッケージ３６とを含むＲＯＭ型及びＲＡＭ
型の両メモリを含む。メモリ装置は、最大６４にキャラ
クタをメモリできる。各キャラクタは、１バイト（８ピ
ツト）である。それ故、最大メモリ能力に対して十分な
アドレシング能力を与えるため、アドレスバス６２は１
６ビツト幅をイ１する。

むろんデータバス６０は、８ピツト幅である。

ＭＰＵ　４０とオブジェクト・グラフィック書ジェネレ
ータ４４は双方とも、メモリ装置４２をアクセスするこ
とができる。しかしながら、これらの装置によって同時
にメモリをアクセスするのを避けるため、メモリ・アク
セス・プライオリティ（優先順位）は、オブジェクト・
グラフィック・ジェネレータに与えられる。これは次の
ように行なわれる。ジェネレータ４４によるメモリ読出
しサイクルに先だって、ＨＡＬＴコマンドがライン６４
でＭＰＵ４０に伝達される。このラインに現われる信号
は、すぐ後に続くメモリ・サイクル・タイム中、ＭＰＵ
４０がメモリ装置４２をアクセスするのを妨げるもので
ある。

データ及びアドレスバス６０　、６２　又ＨＡＬＴライ
ン６４に加えて、インタラブド（割込み）・バス６６に
よシ、オブジェクト−グラフィック・ジェネレータ４４
と周辺インターフェース装置５０とをＭＰＵ４０に接続
する。インクラブド・バス６６は、インタラブド要求を
ＭＰＵ４０に伝達し、割込みの発生を示すか又はＭＰＵ
４０がある動作を行なうことを要求する。たとえば、イ
ンクラット信号は、周辺インターフェース裂傷、５０に
よってインクラブド・バス６６を経てＭＰＵ４０へ伝達
され、周辺装置ｔ４１４〜１６の１つからの情報が受信
されたことを示す。このインクラブド信号は、適当なバ
ッファ・レジスタで使用され得る。一方、周辺装ｊｉｌ
ｔ、　５０によって発生された信号は、ＭＰＵ４０へ伝
達され、周辺インターフェース装置５０から周辺装置１
４〜１６の１つへのデータ伝送が終ったことを示す。そ
の上、周辺インターフェース装置５０は、ＭＰＵ４０へ
インタラブド信号を伝達して、キーボード・スイッチ２
４の１つが押されたことを示し、かつ押されたスイッチ
の情報はＭＰＵ４０によってサンプリングするのに使用
できることを示す。

オブジェクト・グラフィック・ジェネレータ４４からイ
ンタラブド・バス６６によって伝達されたインクラット
信号は、ビデオ−ブランク・タイムの状態に関する情報
又は他のディスプレイ・タイミング情報をλ１ＰＵ４０
に与える。

コンソール１２と周辺装置１４〜１６間での情報転送は
、周辺インターフェース装置５０の通常の管理のも止で
、シリアルＩ１０バス７０によシ、行なわれる。以下の
説明で明らかなように、情報はバス７０によって、多く
の選択モード、データ・レートで伝達される。

（２）オブジェクト・グラフィック・ジェネレータ第４
Ａ及び４Ｂ図にはオブジェクト・グラフィック・ジェネ
レータ４４が示されておシ、これにはプレイフィールド
・オブジェクト・ジェネレータ４４Ａ　（第４Ａ図示）
と可動オブジェクト・ジェネレータ４４Ｂ（第４Ｂ図示
）とが含まれる。プレイフィールド・オブジェク゛「・
ジェネレータ４４Ａは、アドレス・デコード装置８０を
経てアドレスバス６２に接続されている。アドレスｅデ
コード装置８０は、あるカウンタとデータ・レジスタと
が、データバス６０若しくはアドレスバス６２から情報
を受は取るとと又はバス６０若しくは６２へ情報を出す
ことを選択的に可能とするに適渦な信号を、認龍し、デ
コードし、かつ発生するのに８吸な朧月１凹路を含んで
いる。

第４Ａ図のプレイフィールド・オブジェクトリジェネレ
ータ４４Ａの１つの機能は、メモリ装器４２からオブジ
ェクト拳グラフィック・ジェネレータ４４へのビデオ・
グラフィック情報の転送を含む多くのキャラクタ発生負
担をＭＰＵ４０から軽減することである。従って、プレ
イフィールドφオブジェクト・−ジェネレータ４４Ａは
、プログラム可能で、ダイレクト・メモリ・アクセス（
ＤＭＡ　）・オペレーションを行なう、すなわち、ＭＰ
Ｕ４０による介入なしでメモリ装置４２からオブジェク
ト・グラフィック・ジェネレータ４４ヘゲラフイツク情
報を転送する能力を含んでいる。このようなりＭＡオペ
レーションは、メモリ装置４２に記憶されていてグラフ
ィック発生中プレイフィールド・オブジェクト・ジェネ
レータ４４Ａにより連続的にアクセスされる１セツトの
インストラクションによシ指示される。これらＤＭＡオ
ペレーションに８賛なアドレスは、３つの相互排他源の
１つ、すなわちディスプレイ・リスト・カウンタ８２、
メモリ・スキャン・カウンタ８４、又は、可動オブジェ
ク）　ＤＭＡカウンタ８６から得られる。実施例では、
各カウンタ８２．８４．８６はマルチビット・バッファ
・ラッチを含み、これはアドレスの最上位ビット（ＭＳ
Ｂｓ）とともに、アドレスの残部（これはプリセット可
能なディジタル・カウンタ・セクションに含まれる）を
保持する。各カウンタ・セクションは、順次アドレス能
力を備えている。

ディスプレイ・リスト・カウンタ８２は、メモリ装置４
２の記憶場所をアクセスするアドレス信号を供給し、メ
モリ装［４２は、インストラクションの一連のリストを
含んでいる。このインストラクションは、グラフィック
情報が、（メモリ装置４２の）どこに記憶されているか
、及び、それがどのように且つ何時ディスプレイされる
かを表わす情報を、プレイフィールド・オブジェクト・
ジェネレータ４４Ａに与える。各インストラクションは
、それがデコードされる間、一時的に保持される８ビツ
トφインストラクシヨン・（バッファ）レジスタ８８に
、データバス６０を経て転送される。インストラクショ
ン・レジスタ８８の内容は、レジスタ出力ライン９２に
よ、９　ＤＭＡ制御装ｆｆｆ、９０に供給される。ＤＭ
Ａ制御装慟“９０は、インストラクションをデコードし
、かつ、種々のプレイフィールド−ジェネレータ機能を
開始し制御するのに必要なタイミング及び制御信号を発
生する。

以下に述べるように、各インストラクションは、ディス
プレイ装置２２上に見えるように、グラフィック情報の
１つ又はそれ以上の水平ラインを発生させる。新しいイ
ンストラクションは、インスるインストラクションによ
ってその発生がコマンドされているグラフィック情報の
水平ラインが終了するまで、メモリ装置４２がら７エツ
チされることはない。従って、各インストラクションに
よって、すなわちこれに応じて、ノ発生される水平ライ
ンの数は計数されなければならない。これはラインカウ
ンタ９６によって行なわれる。発生されるべきプレイフ
ィールド・ディスプレイの水平ラインの正確な数を表わ
す情報は、インストラクションの４ビツト部分に含まれ
ている。この情報はＲＯＭ９４に送られ、ＲＯＭ９４は
、この４ビツト部分を、発生されるべきラインの実際の
数に変換する。ライン・カウンタ９６によって生じたラ
イン・カウントは、ライン・カウンタの内容をＲＯＭ９
４によって供給される総数（発生されるべきライン数）
と比較するディジタル比較回路９８に供給される。ライ
ン９６のカウントが、発生されるべきライン数と等しい
場合、最終（ラスト）ライン信号が、比較回路９８によ
って作られて信号ライン１００によｆｉ　ＤＭＡ制御装
叙９０に送られる。それによって、ＤＭＡ制御装働９０
は、インストラクション・レジスタ８８に現在保持され
ているインストラクションがその目的にかなったことを
、また新しいインストラクションがメモリ装置４２から
フエツチサレ、インストラクション・レジスタ８８に転
送されるべきことを知らされる。

第４Ａ図において、一対のバッファ・レジスタ１０２　
、１０４は、データバス６０に接続されている。

■−スクロール・レジスタ１０２トＶ−スクロール・レ
ジスタ１０４は、水平、垂部スクローリング中角いられ
る情報を保持する。レジスタ１０２に含まれる水平スク
ロール情報は、信号ライン１０５によシＤＭＡ制御装置
９０に伝達される。■−スクロールーレジスタ１０４に
含まれる情報は、マルチプレクサ回路１０８に送られ、
マルチプレクサ回路はラインカウンタ９６をプリセット
するためこのカウンタ９６にＶ−スクロール情報を送る
。

プレイフィールド・オブジェクトを発生するのに用いら
れるグラフィック情報は、２種の構成の一方の構成でメ
モリ装置４２に記憶される。第１の構成では、グラフィ
ック情報は、多くの順次配置されｆｃ８ビット・バイト
に含まれている。これらの８ビツト・バイトは、各水平
ラインのアクティブ走査中、プレイフィールドΦオブジ
ェクト・ジェネレータ４４Ａによって、一度に１バイト
直接的にアクセスされる。第２の構成では、グラフィッ
ク情報は、順次配置された８ピツト・バイトのキャラク
タ・ブロックに含まれている。この各ブロックは、代表
的にはアルファニュメリック・キャラクタ又は同様のデ
ィスプレイ・オブジェクト用のグラフィック情報を含ん
でいる。各ブロックの１バイトは、連続水平走査中、プ
レイフィールドＱオブジェクトージェネレータ４４Ａに
転送される。この後者の構成は、必要な時キャラクタ用
グラフィック情報を呼出すと、同じキャラクタをどのデ
ィスプレイ・フィールド中でも何度も発生できるのでよ
シ融通性がある。この後者の特徴をフルに生かすため、
キャラクタ・グラフィック情報のブロックは、メモリ装
置４２のキャラクタ・プロックを含む部分を示すキャラ
クタ・ベース部分と、メモリの部分において特定のキャ
ラクタ・ブロックを示すキャラクタ・ネーム部分と、キ
ャラクタ・ブロックの特定バイトを選択するラインカウ
ンタ９６とから形成されるアドレスを用いて、メモリ装
置４２からアクセスされる。

このようにプレイフィールド・オブジェクト・ジェネレ
ータは、キャラクタ・ブロック・アドレスのネーム部分
及びベース部分を保持するためのキャラクタ・ネーム・
レジスタ１１０とキャラクタ・ベース・レジスタ１１２
とを有する。後述するように、アクティブ走査中メモリ
走査カウンタ８４は、メモリ装置４２をアクセスするた
めに、キャラクタ−アドレスのキャラクタ・ネーム部分
を得べく順次アドレス信号を供給する。キャラクタ・ネ
ーム部分は、キャラクタ書ネーム・レジスタ１１０に転
送される。キャラクタ・ネーム・レジスタの内容は、キ
ャラクタ・ベース・レジスタ１１２およびラインカウン
タ９６の内容と結合されてメモリ装置４２をアクセスし
てグラフィック情報を求め第１水平ラインのアクティブ
走査中キャラクタ拳ネーム・レジスタ１１０に連続的に
転送される（上述のようにグラフィック情報を得るため
に用いられる）情報は、予定数の連続するラインで用い
られる。このようにメモリがラインごとにアクセスされ
るのでなく、第１ライン中に得られる情報は、ディスプ
レイＲＡＭ１１４に記憶され、かつ、そこから連続的に
アクセスされ、さらに、キャラクタやオブジェクトの水
平ブロックの連続する水平ラインを発生するためキャラ
クタ・ネーム・レジスタ１１０に転送される。

グラフィック情報は、２つの信号源の１つから出力され
たアドレス信号を用いて、メモリ装部４２から得られて
プレイフィールド・オブジェクト−ジェネレータ４４Ａ
に送られる。アドレス信号は、メモリ走査カウンタ８４
から発生され、又は、キャラクタ・ベース拳レジスタ１
１２、キャラクタ・ネーム拳レジスタ１１０及びライン
カウンタ９６から発生される。どちらの場合も、グラフ
ィック情報は、アクティブ水平ライン走査中１度に１バ
イトだけ転送される。

以下姉詳細に述べるように、１つの水平ラインにディス
プレイされるグラフィック情報が、１つ又はそれ以上の
すぐ次のラインにディスプレイされるべき時がある。そ
のような場合、第１水平ライン用のグラフィック情報は
、ＲＡＭアドレスカウンタ１１６によシ指定された連続
した場所でアクセスできるように、ディスプレイＲＡＭ
　１１４に一時記憶される。すぐ次のライン用のグラフ
ィック情報がディスプレイＲＡＭ　１１４がら得られ、
それによってＭＰ０４０が利用できるようにメモリ装置
４２をフリーにしておく。

メモリ装置４２の種々のメモリ場所に宿がれたブロック
からのグラフィック情報が、アクセスされる場合、それ
は、キャラクタ・ネーム・レジスタ１１０に引き続いて
転送される情報で、がっ、多くの引き続くライン用に用
いられる記憶されたグラフィック’ｎＩ！報のアドレス
の一部として用いられる情報である。この場合、アドレ
ス情報の各バイトがキャラクタ拳ネーム・レジスタ１１
０に転送されると、このバイトはディスプレイＲＡＭ　
１１４に送られて一時記憶される。第１水平ラインにす
ぐ続く水平ライン中、アドレス情報はディスプレイＲＡ
Ｍ　１１４からキャラクタ・レジスタ１１０に転送され
る。

グラフィック情報をアクセスするだめのアドレス信号を
送る前記方法のどちらかを用いて、グラフィック情報は
、マルチプレックス１２０に送られ、かつ、そこを経て
プレイフィールド書グラフィック・シフトレジスタ１２
２に送られる。グラフィック情報が、メモリ走査カウン
タ８４によ）出力されたアドレス信号に応じてメモリ装
置４２から得られる場合、グラフィック情報は、下記の
ようにＤＭＡ制御装置９０の管理と制御の下で、プレイ
フィールド・グラフィック・シフトレジスタ１２２に転
送される。グラフィック情報の各バイトは、データバス
６０を経てそれが一時的に記憶されるディスプレイＲＡ
Ｍ　１１４に最初送られる。グラフィック情報は、直ち
にディスプレイＲＡＭ　１１４から、マルチプレクサ１
２０を経てプレイフィールド・グラフィック・シフトレ
ジスタ１２２に伝達すれる。

アドレス情報がディスプレイＲＡＭ　１１４に一時的に
記憶される場合、メモリ装置４２がらのグラフィック情
報の転送は、次の通シである。ディスプレイされるべき
グラフィックの列の第１水平ライン中、メモリ走査カウ
ンタ８４は、キャラクタ・ネーム・レジスタ１１０に転
送されるべきアドレス情報のメモリ場所の順次アドレス
信号を供給する。

このようなアドレス情報の各バイトは、データバス６０
を紗て、この情報が一時的に記憶されるディスプレイＲ
ＡＭ　１１４に伝達される。たった今記憶されたバイト
は、ディスプレイＲＡＭ　１１４がら読み出されてキャ
ラクタｅネーム・レジスタ１１０に転送される。キャラ
クタ・ベース・レジスタ１１２とキャラクタ・ネーム嗜
レジスタ１１０とラインカウンタ９６の内容によ多形成
されたアドレス信号は、アドレスバス６２に供給されて
メモリ装置４２からグラフィック情報をアクセスするの
に用いられる。このようにアクセスされたグラフィック
情報は、データバス６０を経てマルチプレクサ１２０に
伝達され、そこを経てさらにプレイフィールド・グラフ
ィック・シフトレジスタ１２２に伝達される。

グラフィック情報はこの第１ラインにすぐ続く水平ライ
ン中同様にして転送されるが、キャラクタ・ネーム９レ
ジスタ１１０に伝達されるアドレス情報はディスプレイ
ＲＡＭ　１１４から得られる。

このようにプレイフィールド・グラフィック・シフトレ
ジスタ１２２に転送されたグラフィック情報は、レジス
タ制御装置１２１によシ供給されるクロック信号に応じ
て、プレイフィールド・エンコード論理装置１２４に伝
達される。タイミング装置５８から２ＣＬＫ信号（約７
．２　ＭＨｚ　）を受信したレジスタ制御装Ｅ１２１は
、ＤＭＡ制御装置９０の管理のもとで、この２ＣＬＫ信
号又はこの２ＣＬＫ信号の３つの２分割の１つ（すなわ
ち、はぼ３．６　ＭＨｚの２ＣＬＫ／２すなわちＣＬＫ
信号、又はほぼ１．８　ＭＨｚのＣＬＫ／２信号、又は
ｔｌは０．９■ｈのＣＬＫ／４信号）をプレイフィール
ド・グラフィック・シフトレジスタ１２２に伝達する。

４つの信号２ＣＬＫ　、　ＣＬＫ　。

／２　、　ＣＬＫ／４の１つがプレイフィールド−グラ
フィック・シフトレジスタ１２２に伝達される場合、含
まれているグラフィック情報は、そこからプレイフィー
ルド・エンコード論理装置１２４に、レジスタ制御装置
１２１によシブレイフィールド・グラフィック・シフト
レジスタ１２２に供給される各クロックΦパルスごとに
１ビツト又は２ビツトずつシフトされる。これを以下に
詳しく説明する。プレイフィールド・グラフィック・シ
フトレジスタから、その内容が、一度に１ビツト送られ
る場合、その情報は信号ライン１２３１Ｌを経てプレイ
フィールド・エンコード論理装詔１２４に送られる。こ
の時、信号ライン１２３ｂは論理ゼロに保持されている
。プレイフィールド・グラフィックｅシフトレジスタか
ら、その内容が、一度に２ビツト送られる場合には、信
号ライン１２３ａと１２３ｂの両方が用いられる。

以下に述べるように、これらシフトオペレーションの一
方か他方かの選択は、インストラクションのレジスタ８
８が受信するインストラクションに応じて民情制御装置
９０によシ発生される管理信号によシ行なわれる。信号
ライン１２３ａと１２３ｂの情報信号に応じて、プレイ
フィールド・エンコード論理装置は、４つの信号ライン
ＰＦＯ、ＰＦＩ　。

ＰＦ２　、　ＰＦ３の１つを選択し、ビデオ情報をオブ
ジェクト・グラフィック・ジェネレータ４４の可動オブ
ジェクト・ジェネレータ４４Ｂ　（ｉＪＢ図）に伝達す
る。以下に述べるように選択された信号ラインＰＦＯ〜
ＰＦ３とそこに現われる情報は、ディスプレイ装置２２
（第３図）にディスプレイされるプレイフィールド・オ
ブジェクトに対応する８つの輝度値の１つと１６のカラ
ー値の１つとを選択するのに用いられる。

第４Ｂ図は、プレイフィールド・オブジェクト・ジェネ
レータ４４Ａとともに第３図示のオブジェクト・グラフ
ィック・ジェネレータ４４を椙成する可動オブジェクト
・ジェネレータ４４Ｂを示している。本実施例では、８
つの可動オブジェクトを発生することができる。ディス
プレイ装置２２にディスプレイされる時これら可動オブ
ジェクトの相対水平位置及び水平位置は、プレーヤ・コ
ンソール１８又ｉ１−ボード及ヒコンソール・スイッチ
２４からのユーザによ多発生される入力信号に応じて変
えることができる。８づの可動オブジェクトの４つは、
シス：テム１０がゲーム・モードにある場合、プレーヤ
・オブジェクトであシ、残シの４つの可動オブジェクト
はミサイル・オブジェクトで、プレーヤ・オブジェクト
の各々に１つのミサイル・オブジェクトが対応する。

各プレーヤ・オブジェクト用のグラフィック情報は、メ
モリ装置４２（第３図）に記憶されかつ多くの順次オー
ダーされるバイトに含まれる。ここで、各バイトは、デ
ィスプレイ装置２２の水平ライン走査の少くとも各１つ
に対応する。同様に、各ミサイル・オブジェクト用のグ
ラフィック情報は、メモリ装置４２に記憶された多くの
順次オーダーされるバイトに記憶されるが、各バイトは
、各ミサイル・オブジェクト用のグラフィック情報の２
つのビットを含んでいる。可動オブジェクト・ジェネレ
ータ４４Ｂは、各プレーヤ・オブジェクトに対応するグ
ラフィック情報の順次オーダーされるバイトを、ディス
プレイ装置２２のディスプレイ・スクリーン（図示せず
）に図示−（ｍａｐ）ｔ′る。

グラフィック情報のこの図示（ｍａｐｐｉｎｇ）は、垂
直コラムとして表われる。同様にして、ミサイル・オブ
ジェクト・グラフィック情報が、ディスプレイされる。

各垂直コラムがディスプレイ装置２２によシブイスプレ
イされるべき水平位置は、プレーヤ・コンソール１８又
はキーボード及びコンソール・スイッチ２４によυ与え
られる情報信号に応じて、ＭＰＵ４０によって計算され
る。ＭＰＵ４０は、各可動オブジェクト用の水平位置情
報を可動オブジェクト・ジェネレータ４４Ｂに供給する
。この水平位置情報は、アクティブ水平ライン時間中、
正しい時刻に可動オブジェクト・グラフィック情報をデ
ィスプレイ装置２２に有効に伝達するのに用いられる。

これは以下に詳細に述べられている。

第４Ｂ図には、可動オブジェクト・ジェネレータ４４Ｂ
が、複数の接続素子によシ、データバス６０に接続され
ているのが示されている。データノ（ス６０に接続され
ているのが示されている。データバス６０は、最初８つ
の可動オブジェクト位置（バッファ）レジスタ１４０の
各々に接続される。各レジスタ１４０は、そこにＭＰＵ
４０から転送され、ディスプレイ装置２２にディスプレ
イされるべき対応オブジェクトの水平位置を表わす情報
を、一時的に記憶する。各位置レジスタ１４０の内容は
、８つの信号ライン１４４の対応するラインを経て、８
つのディジタル比較器１４２の対応する比較器に伝達さ
れる。シンク（ｓｙｎｅ）・ジェネレータ装置１４６に
よ多発生された水平カウント信号も、信号ライン１４８
を経て比較器１４２に伝達される。

シンク・ジェネレータ装置１４６は、入力端子１５０に
おいて、タイミング装置５８（第３図）によシ与えられ
た２ＣＬＫ信号を受信する。シンク・ジェネレータ装置
１４６は直列に接続された複数の通常のディジタル・カ
ウンタを含み、このカウンタはタイミング装置５８によ
多発生された２ＣＬＫ信号をカウントし、水平および垂
直のシンク信号を作る。水平および垂直のシンク信号は
、結合されて複合シンクを作る。水平及び垂直のシンク
・カウンタは、結合論理回路から成る通常のデコード回
路に接続され可動オブジェクト・ジェネレータ４４Ｂの
種々の論理製筒及び回路構成のタイミングをとシかつ制
御をするのに用いられる予定の水平及び垂直（Ｈ−カウ
ント及び■−カウント）信号を発生する。

第４Ｂ図において、データバス６０は、８つの通常の並
列−直列グラフィック・シフトレジスタ１５２に接続さ
れている。グラフィック・シフトレジスタ１５２の４つ
は、４つのプレーヤ・オブジェクトのグラフィック情報
で、各々の大きさは８ビツトである。残シの４つのグラ
フィック・シフトレジスタ１５２は、２ビツトの大きさ
で、ミサイル・オブジェクト・グラフィック情報用であ
る。これらグラフィック・レジスタ１５２はデータバス
６０から並列にグラフィック情報を受は取シ、その情報
を直列ビデオ信号に変換する。４つのプレーや・グラフ
ィック・シフトレジスタ１５２の各々からのビデオ信号
は、４つの信号ライン１５４ａの各々に現われる。信号
ライン１５４ａはプレーヤ・グラフィック・シフトレジ
スタ１５２の各々に対応し、同様に４つの信号ライン１
５４ｂの１つはミサイルΦグラフィック骨シフトレジス
タ１５２の１つに対応する。

グラフィック畳レジスタ制御装置１５６は、８つのグラ
フィック・レジスタ１５２の選択された１つに供給され
るシフト・パルスを、信号ライン１５８に発生する。シ
フト・パルスが受信されると、シフトレジスタ１５２は
その内容をその対応ビデオ信号ライン１５４ａ又は１５
４ｂに順次シフトする。

信号ライン１４８の水平カウント信号（ディスプレイ製
筒２２を走査する電子ビームの水平位置に対応する）が
、位置レジスタ１４０のどれかの水平位置情報に等しい
場合、シフトレジスタ・コマンド信号が、適当な比較器
１４２によシレジスタ制御装置１５６に伝達される。次
いで、レジスタ制御装置１５６は、シフトパルスを対応
するグラフィック争レジスタ１５２に供給し、選択され
たグラフィック・レジスタは、その内容を信号ライン１
５４ａ（プレーヤーグラフィックの場合）又は１５４ｂ
（ミサイル−グラフィックの場合）の１つに順次供給す
る。

グラフィック争レジスタ１５２に含まれているグラフィ
ック情報は、ビデオ・データに変換されて信号ライン１
５４ａ−１５４ｂで衝突検出装置１６４と優先エンコー
ダ１６６とに伝達される。また衝突検出装置１６４と優
先エンコーダ１６６に、プレイフィールド・グラフィッ
クが、信号ラインＰＦＯ−ＰＦ３を経て供給される。８
つのビデオ信号ライン１５４ａおよび１５４ｂ　と、４
つのプレイフィールド・グラフィック・ビデオ信号ライ
ンＰＦＯ−ＰＦ３とは、どれか２つのラインでのビデオ
やデータの同時発生を検出する衝突検出装置１６４によ
υ、互いに比較される。このようにして可動オブジェク
トのいずれか間の衝突や可動オブジェクトとプレイフィ
ールド・オブジェクトのいずれか間の衝突が検出される
。このような衝突が検出された場合、衝突を表ワす信号
は、１６個の４−ビット・バッファ・レジスタ１６５０
１つに伝達される。このレジスタに、前記信号は、ＭＰ
Ｕ４０によってアクセスされるまで、一時的に記憶され
る。

可動オブジェクトの１つが、他の可動オブジェクト又は
プレイフィールド−オブジェクトに重なるような場合、
優先エンコーダ１６６は、同時に発生するオブジェクト
のどちらが他のオブジェクトの上に現われる（すなわち
他のオブジェクトの前にディスプレイ装置２２に現われ
る）かを決定する。このように可動オブジェクト（たと
えば飛行機）は、まるでそれらがプレイフィールド・オ
ブジェクト（たとえば兵）の背後に移動し、それらによ
って消去されるが、他のものの前面に現われるようにな
っている。この決定は、ＭＰＵ４０によシデータバス６
０を経て優先レジスタ１６Ｂに送られる情報に応じて行
なわれる。優先レジスタ１６８は、他のレジスタ同様デ
ータバス６０に接続されているが、以下に述べるように
、レジスタ選択装置２００によシ発生されたレジスタ選
択信号に応じて情報を受信する。

プレーヤ・オブジェクトとそれに対応するミサイル・オ
ブジェクト間では、このような決定は必要ない。すなわ
ち、プレーヤ・オブジェクトとそれに対応するミサイル
・オブジェクトは、通常互いに間隔があけられているか
らである。逆に言って、以下に詳細に記載するように、
プレーヤ・オブジェクトとそれに対応するミサイル・オ
ブジェクトは、たとえそれらが重なっても区別する必要
がないので同じ色で同じ輝度特性を有している。

従って、４つのプレーヤ・グラフィック信号ライン１５
４ａの各々は、ＯＲゲート１７０によシそれと対応する
ミサイル・グラフィック・ライン１５４ｂとＯＲ結合さ
れている。ゲート１ＴＯにより行なわれる論理ＯＲ結合
によシ、４つのライン１７２を紅て優先エンコード１６
６に伝達される。

優先エンコード１６６は、そこに供給される８つの入力
ラインけなわち、４つのプレイフィールド会グラフィッ
ク・ラインＰＦＯ−ＰＦ３と４つの可動オブジェクト・
グラフィック・ライン１１２）をモニタし、ラインのど
れにグラフィック・ビデオが現われるかによシ、前記エ
ンコード１６６は、ライン１７２又はＰＦＯ−ＰＦ３の
１つだけを込択して相互排他エンコーダ出カライン１−
８を経て色−輝度選択装置１７８に伝達する。よって優
先エンコーダは、２つ又はそれ以上の同時発生オブジェ
ク）−ビデオのどれをディスプレイすべきかを決定する
。

グラフィック情報が優先エンコーダ１６６に供給されな
い場合、又はＰＦＯ信号ラインのみがアクティブな場合
、エンコーダ出カライン１はアクティブとなシ色−輝度
情報を選択する。

色−輝度レジスタ選択装置ｔ１７Ｂは８つの色−輝度（
バッファ）レジスタ１７Ｂの１つを選択するように働く
。各色−輝度レジスタ１７６は、ＭＰＵ４０によってデ
ータバス６０を経て送られてきた情報、すなわち、ディ
スプレイ装置２２にディスプレイされるオブジェクトの
輝度（８つの選択し得るレベルを与える３ビツト）及び
色（１６の選択し得る色を与える４ビツト）を表わす情
報を含んでいる。

色−輝度レジスタ選択装置１７８によシ選択された色−
輝度レジスタ１７６は、レジスタ選択装置１７８によっ
て（周知の方法によシ）アナログ電圧分を有している。

この電圧レベル（輝度）は、輝度ライン１８０を経てビ
デオ金言１装置５２に伝達され、最終的にはＲ，Ｆ、モ
ジュレータ５４０Ｒ３図）を経てディスプレイ装置２２
に送られる。

色を表わす選択されたレジスタ１７６の４ビツトの内容
は、装置１７８によシ４つの信号ライン１８４を経て遅
延ラインタップ選択装置１８２に伝達される。タップ選
択装置１８２は、４−１６デコーダである。信号ライン
１８４に現われる情報は、タップ選択装置１８２の１６
の相互排他出力ライン１８６の１つを選択する。

アナログ・ディレィ・ライン回路１９０は、タイミング
装置５Ｂ（第３図）によ多発生された色クロック信号を
、入力端子１９１で受信する。遅延ライン回路１９０は
、多くの周知アナログ遅延装置を含み、入力端子１９１
で受信した信号の相対位相シフトを行なう。位相をシフ
トされた信号は、遅延ライン回路１９０の１６の出力ラ
イン１９２に現われる。各出力ラインは、色クロックや
他の出力ラインに関して、予定量だけシフトされた位相
の信号を有している。これら出力ライン１９２はＡＮＤ
ゲート１９４に供給される。各出力ライン１９２は、タ
ップ選択出力ライン１８６の対応する１つとＡＮＤ接続
されておシ、よって位相シフトされた信号の１つを選択
する。これらのＡＮＤゲート１９４はＯＲゲート１９６
に接続され、続いて、選択された信号をビデオ合計装置
５２に送る。色信号は、ライン１８０に現われる輝度信
号とシンク・ジェネレータ１４６によって発生された合
成シンク信号と組み合わされて複合ディスプレイ信号を
形成し、この信号はＲ，Ｆ、モジュレータ５４と端子ラ
イン２０とを経てディスプレイ装置２２に送られる。

ＭＰＵ４０から可動オブジェクト・ジェネレータに送ら
れる情報は、レジスタ選択装置２００によって管理され
る。通常、選択されるべきレジスタを示すアドレスは、
アドレスバス６２からレジスタ選択装置２００へ接続さ
れ、そこでアドレスがデコードされる。選択装置２００
は、デコードされたアドレスとＭＰＵ４０からの読出し
一書込み（Ｒ／Ｗ）信号とを結合して、データを、選択
されたレジスタへ書込み又はレジスタから読み出す。た
とえば、Ｒ／Ｗ信号の第１バイナリ・レベルで指定され
る“書込み”コマンドの場合、データバス６２のアドレ
スによシ指定されたレジスタ（たとえは水平位置レジス
タ１４０の１つ）は、レジスタ選択装置２００によって
、データバス６０に存在する情報を、Ｒ／Ｗ信号がその
ままである間、受信しかつ記憶するようにされる。又、
第２バイナリレベルのＲ／Ｗ信号によって指定される“
読出し”コマンドの場合、選択されたレジスタ（たとえ
は１６個の衝突検出レジスタ１６５の１つ）の内容は、
データバス６０によシＭＰＵ４０に送られる。

グラフィック情報は、前述のようにＭＰＵ４０によって
及びＭＰＵ４０とは無関係に、プレイフィールド・オブ
ジェクト・ジェネレータによシ各グラフィック・レジス
タ１５２に転送される。一般に、ＭＰＵ４０とは無関係
の場合は次のとおシに行なわれる。

水平帰線消去期間それぞれの中に、プレイフィールド−
ジェネレータがメモリ装！＃￥４２からグラフインク・
レジスタ１５２に、グラフィック情報の転送を行なうた
めに、５つの予定の期間が設定されている。この期間の
うちの４つは、４つのプレーヤΦレジスタへグラフィッ
ク・データを転送するためのもので、残シの１つの期間
では、４つの２−ビット・ミサイル・グラフィック・レ
ジスタへ並列に１−バイト（８ビツト）の転送が行なわ
れる。ＤＭＡ制御装置９０（第４Ａ図）は、シンク・ジ
ェネレータ装機４６カ為らのデコードされた水平カウン
ト情報に対して、ＨＡＬＴ信号をＭＰＵ４０とＤＭＡレ
ジスタ選択論理装置２０２とに供給する。ＨＡＬＴ＠号
は、メモリ装ＥＣ，４２のすぐ次のメモリ・サイクル時
間にプレイフィールド・オブジェクト・ジェネレータに
よるフェッチが行なわれることを、ＭＰＵ４０に知らせ
る。従って、可動オブジェクト・ジェネレータのＤＭＡ
レジスタ選択論理装置２０２は、）（ＡＬＴコマンドを
水平カウンタ（Ｈ−カウンタ）デコード信号と組み合わ
せて用い、前記の予定の期間に対応するレジスタがデー
タバス６゜に現われる情報を受は入れることができるよ
うにする。その後ＤＭＡ制御装置９０は、可動オブジェ
クトＤＭＡカウンタ８６の内容をアドレスバス６２に供
給し、かつ、メモリ装置４２に読出しコマンドを出すこ
とによシ、メモリ“フェッチ”ルーチンを開始する。そ
れによシメモリ装飯４２は、アドレスバス６２に現われ
るアドレスにょシ示されるメモリ場所の内容を、データ
バス６ｏに送る。

同時に、ＤＭＡレジスタ選択論理装ｆｉ　２０２は、５
つの選択ラインの１つに信号を発生し、それをＯＲ論理
装置２０４を経て選択されたグラフィック・レジスタ１
５２に送シ、選択されたグラフィック・レジスタはデー
タバス６０に現われる情報を受は入れて一時的に記憶す
る。

（３）オーディオ・ジェネレータ 第５図は、本発明のオーディオ・ジェネレータ４６を示
している。オーディオ・ジェネレータは、たとえば、信
号音のような多くの可聴音を発生するために用いられる
。このような音は、たとえば銃声、爆発音、モータ、ゴ
ング等の動床を出す。

オーディオ・ジェネレータ４６は、多項式カウンタ・セ
クション２１０と、Ｎ分割（ｄｔｖｉｄｅ　−ｂｙ　−
Ｎ）カウンタ・セクション２１２と、オーディオ制御装
Ｍ：２ｆ４ａ−２Ｍｄと、データバス６０を経てＭＰＵ
４０によシ情報が供給される８ビツト・デーク会レジス
タ２１６とを含んでいる。データ・レジスタ２１６の内
容はオーディオ・ジェネレータ４６によシ発生されるべ
き特定のオーディオを選択するδに用いられる。

多項式カウンタ・セクション２１０は３つの多項式カウ
ンタ２２０　、２２２　、２２４を含み、これらは各々
４．１７．５段階多項弐カウンタで、各々ノイズジェネ
レータとして用いられる。各カウンタは、タイミング装
置５８（第３図）によシ入力端子２２６へ供給されるＣ
ＬＫ／２信号（約１．８　ＲＩＩＨｚ　）によシ駆動さ
れる。各カウンタ２２０　、２２２　、２２４は、各々
ゲート２２０ａ　、　２２２ａ　、　２２４ａを含むフ
ィードバックループを有する。各カウンタは、本質的に
は、ゲート２２０ａ−２２４ａに接続された２段階を伴
ったシフトレジスタである。好ましくはゲート２２０＆
＝２２４１Ｌに接続されるべき前記段階は、カウンタが
最大数のカウント段階２Ｎ−１を得るように選択される
。ここでＮはカウンタ段階の数である。たとえば４一段
階カウンタ２２０は最終の２段階が用いられるのに対し
て、５一段階カウンタ２２４は最終と第３（すなわち中
間）段階が用いられる。１７一段階カウンタ２２２では
最終段階と最終段階から第５番目（すなわち１２番目）
の段階がゲート２２ハに接続されている。さらに１７一
段階多項式カウンタ２２２は、レジスタ２１６のビン）
Ｄ７がバイナリ１の時、カウンタ（シフトレジスタ）２
２２の内側段階の１つの入力へのゲー）　２２２＆の接
続によシ、フィードバック・ループを短かくするスイッ
チ２２２ｂを、そのフィードバック・ルーズに有してい
る。各多項式カウンタの出力は、各オーディオ制御装置
２１４ａ　−２１４ａに供給される。

Ｎ分割カウンターセクション２１２は、本質的に同一の
４つのＮ分割カウンタ回路２２６ａ　−２２６ｄを含ん
でいる。各回路は、Ｎ分割カウンタ２２８を有し、この
カウンタ２２８′の分割は、ＭＰＵ４０からの情報を受
信するためデータバス６０に接続された８−ヒツト・デ
ータ善レジスタ２３０によシ制御される。各データ・レ
ジスタ２３０は、それに対応するカウンタ２２Ｂに接続
されて自己の内容を供給し、カウンタの最終周波数出力
−を決定する。

各Ｎ公開カウンタ２２８を駆動するのに用いられるクロ
ック周波数は、選択スイッチ２３１　ａ　−２３１ｄに
よシ選択される。これらのスイッチは、レジスタ２１６
の出力Ｄ３．Ｄ４．Ｄ５．Ｄ６のバイナリ状態により制
御される。たとえば回路２２６ａのＮ分割カウンタ２２
８は、（データ・レジスタ２１６のＤＯとＤ３出力が論
理ゼロの時）クロック入力ライン２３２に供給されるク
ロック−Ａ　（ＣＬＫ−Ａ）信号によって駆動され得る
。また、入力端子２２６のＣＬＫ／　２信号は、レジス
タ２１６のＤ３出力が論理１の時、カウンタ回路２２８
を駆動するため選択される。本実施例では、ＣＬＫ−Ａ
信号轄約６４　ＫＨｚで、一方クロック−Ｂ　（ＣＬＫ
−Ｂ）信号は約１５ＫＨｚである。

ＣＬＫ−ＡとＣＬＫ−Ｂ信号とは、タイミング装置５８
（第３図）から供給される。

各Ｎ分割回路２２６ｍ−２２６ｄの最終周波数出力は、
各々ライン２３６ａ　−２３６ｄを経て図示のように１
つ又はそれ以上のオーディオ制御装置２１４ＩＬ−２１
４ｄに接続される。各オーディオ制御装置２１４ａ　−
２１４ｄに供給される信号は、選択的に混合され、オー
ディオ信号ライン２１８を経てＲ，Ｆ、モジュレータ５
４（第３図）に送られる。各オーディオ制御装置の構造
と機能は、以下に詳細に記載されている。

オーディオ・ジェネレータ４６は、アドレスノくス６２
とＲ／Ｗ信号ラインの信号を入力として受信するアドレ
ス・デコード装置２３Ｂを含んでいる。

アドレス−デコード装置２３８は、アドレスをデコード
し、レジスタ選択装置２００が行なうのと同じようにデ
ータバス６０ρ）−らの情報の指定されたレジスタへの
転送を管理する。アドレス及びＲ／Ｗｉ号はアドレス・
デコード装置２３８により用いられ、オーディオ−ジェ
ネレータのブータボレジスタの１つ（たとえば８−とッ
ト・データ・レジスタ２３０の１つ）を選択し、かつ、
選択されたレジスタは、データバス６０の情報を受信し
かつ記憶する。

第６図は、よシ詳細なオーディオ制御装置２１４ａを示
している。各オーディオ制御装置２１４Ｂ−２１４ｄの
構造は、本質的に等しいので、オーディオ制御装ｆ？ｆ
ｆ１２１４ａの説明は、他のオーディオ制御装置にも適
用できる。もつとも、オーディオ制御装置２１４ｃと２
１４ｄの回路構造は、互いに等しいが、以下に指摘する
ように、オーディオ制御装置２１４ａ。

２１４ｂの構造とは少々異なっている。

第６図のオーディオ制御装置２１４ａは、出力ライン２
４０ｍ　−２４０ｈを有する８−ビットデータ・レジス
タ２４０　ｆｔ含んであシ、前記ラインによシ前記レジ
スタの内容は種々の制御回路へ送られる。多項式カウン
タ２２０−２２４　（第５図）は、各々信号ライン２４
２　、２４４　、２４６によシ、オーディオ制御装置２
１４ａに接続されている。入力ライン２４２　、２４４
は、２路選択スイッチ２４８に接続され、−力信号ライ
ン２４６は、Ｄ−タイプ−フリップフロップ２５０のデ
ータ（Ｄ）入力に接続されている。Ｎ分割回路２２６ａ
　（第５図）からのローパス・クロック周波数は、信号
ライン２３６ａを経て、フリップフロップ２５０のクロ
ック（Ｃ）入力に供給される。フリップフロップ２５０
のＱ出力は、２路選択スイッチ２５４を経てＡＮＤゲー
ト２５２に送られる。信号ライン２３６ａ　Ｋ現われる
ローパス働クロック信号を他の入力として有するゲート
２５２は、Ｄ−タイプ・フリップフロップ２５６のクロ
ック（Ｃ）入力に接続される。フリップフロップ２５６
のデータ（Ｄ）入力は、２路選択スイッチ２５８に接続
されている。

バイパス・クロックは、Ｎ分割回路２２６Ｃから信号ラ
イン２３６Ｃによシオーディオ制御装置２１４ａに送ら
れ、フリップフロップ２６０のクロック（Ｃ）入力に送
られる。フリップフロップ２６０のデータ（Ｄ）入力は
、フリップフロップ２５６のＱ出力に接続されている。

フリップフロップ２６０のＱ出力は、ゲート２６２　、
２６４を経てボリューム制御回路に接続されている。こ
こがオーディオ制御装ｆｆ１２１４ａ。

２１４ｂとオーディオ制御製砂２１４ｃ　、　２１４ｄ
との相違点である。特にオーディオ制御装ｆｔｆｆ１２
１４ｅ、２１４ｄは、バイパス・クロック入力、フリッ
プフロップ２６０、ゲート２６２、又はスイッチ２６６
を有していない。すなわち、７リツプフロツプ２５６の
出力（Ｑ）は、ゲート２６４に直接送られる。

ゲート、２６４は、ＭＯ８型トランジスタ２６８ａ−２
６８ａを駆動するＡＮＤゲー）　２６６ｍ−２６６ｄか
ら成るボリューム制御回路に、接続されている。ボリュ
ーム制御回路は、振幅を制御するのに選択的に用いられ
るゲートと抵抗Ｒ，２Ｒ，４Ｒ，８Ｒの組合せを用いた
有効なディジタル−アナログコンバータであって、ディ
ジタル入力に応じてアナログ出力をＡＮＤゲー）　２６
６ａ−２６６ｄに供給する。選択は、信号２イｙ　２４
０ａ　−２４１Ｍを経てＡＮＤゲー）　２６６１Ｌ　−
２６６ｄに伝えられるデータ・レジスタ２４０の当該部
分の内容に、依存して行なわれる。

カウンタ２２０　、２２２　、２２４のような多項式カ
ウンタの出力は、非常に広帯域な周波数スペクトルを有
し、一般に“ホワイト”ノイズを供給する。最初にオー
ディオ制御装置２１４ａ　−２１４ｄは、ローパス・フ
ィルタとして働き、オーディオ拳ライン２１８に供給さ
れる信号の周波数内容を選択的に限定する。フリップフ
ロップ２５０　、２５６に関連し信号ライン２３６＆に
現われるローノくス・クロック社、入力ライン２４２　
、２４４　、２４６に現われる多項式カウンタ信号を、
“サンプル”するように働く。各フリップフロップ２５
０　、２５６の出力（Ｑ）は、サンプリング速度（すな
わちローノ（ス拳クロック）より速く変えることはでき
ない。従ってフリップフロップによシゲート２６４に送
られる周波数は、フリップフロップがクロックされる速
度によシ限定される。この速度はＮ分割回路２２６１Ｌ
によって決定される。さらに、全オーディオ制御装置は
、このローパス拳フィルタ機能を有し、オーディオ制御
装置２１４ｂ−２１４ｄのサンプリング速度はＮ分割カ
ウンタ回路２２６ｂ　−２２６ｄによシ各々供給される
。

さらにオーディオ制御回路２１４ａ　、　２１４ｂは、
フリップフロップ２６０とゲート２６２とから成るノ・
イバス拳フィルタを有している。フリップフロップ。

２５６のＱ出力は、信号ライン２３６ｂに覗、われるノ
・イパス・クロック信号によシ決定される速度で、フリ
ップフロップ２６０に二υサンプルされる。さらに、フ
リップフロップ２５６　、２６０のＱ出力は、排他ＯＲ
ゲート２６２に供給される。フリップフロップ２６０の
データ（Ｄ）入力に供給される信号がクロック（Ｃ）入
力に供給される信号よシかなり速く変わる場合、ゲート
２６２は、データ入力（すなわちフリップフロップ２５
６のＱ出力）を選択スイッチ２６６に送る。しかしなが
ら、フリップフロップ２６０のクロック（Ｃ）入力に供
給される信号が、そのデータ（Ｄ）入力（すなわちフリ
ップフロップ２５６のＱ出力）に供給される信号より高
い周波数の場合、フリップフロップ２６０のＱ出力は、
そのデータ（Ｄ）入力に続く傾向にあシ、排他ＯＲゲー
ト２６２０両入力はほとんど等しいので非常に少ない出
力を出す。フリップフロップ２６０の回路と排他ＯＲゲ
ート２６２は、単一のノ・イパス・フィルタとして働き
、ノイズを通す。前記ノイズの最小周波数は、信号ライ
ン２３６ｂに現われる／％イパス・クロック信号によシ
セットされる。オーディオ制御装置２１４ａ　、　２１
４ｂだけが、このようなノ・イパス・フィルタを有して
いる。

各オーディオ制御装置２１４ａ−２１４ｄ　（第５図）
により選択された信号は、４チヤンネル・オーディオ・
ライン２１８に送られる。４チヤンネル・オーディオ・
ライン２１８は、選択された信号をＲ，Ｆ。

モジュレータ５４（第３図）に送る。Ｒ，Ｆ、モジュレ
ータ５４は、複合ビデオ信号とオーディオ信号を受信し
てラジオ周波数信号を形成し、ビデオ情報とオーディオ
情報をディスプレイ装置２２に送る。前記信号がディス
プレイ装置２２に送られると、オーディオ信号は、周知
方法でラジオ周波数から抽出されて通常のオーディオ変
換装置（たとえばスピーカー図示せず）に送られる。オ
ーディオ信号は°、オーディオ変換装置（図示せず）に
よシ音に変換される。

（４）周辺インターフェース装色゛ 第３図の周辺インターフェース装置５０は、ＭＰＵ４０
が情報信号を受信する準備ができるまで、プレーヤの制
御装置及びキーボードとコンソール−スイッチ２４によ
シ自己に送られる情報を、サンプルしかつ一時的にホー
ルドするように働く。

たとえばキーを押すことによシ与えられる情報は、情報
が現在利用できる旨をＭＰＵ４０に知らせるのに周辺イ
ンターフェース装置を必要とする。従って、周辺インタ
ーフェース装置５０は、割込みノくス６６を経てＭＰＵ
４０に送られる割込み信号を発生する。その後ＭＰＵ４
０は、割込みルーチンを実行して割込みを行ない、かつ
、情報をホールドしている周辺インターフェース装置５
０の適当な／（ツファ拳しジスク（図示せず）を読む。

周辺インターフェース装置５０は、シリアル（Ｉｌｏ）
バス金経て周辺装置１４．ｔ５．１６　と周辺インター
フェース装置５０間で情報を転送するための論理回路を
さらに含んでいる。

（５）　メモリ装置 第７図は、メモリ装置４２の代表的な構成を示している
。アドレスは、アドレスノぐス６２によシメモリ装置に
結合されている。インストラクション又はデータは、デ
ータバス６０を紅でメモリ装置へ又はそこから転送され
る。

メモリ装置４２は、リード・オンリー・メモリ（ＲＯＭ
　）及びランダム・アクセス会メモリ（ＲＡＭ）のる。

一般的には、上記のＲＯＭとＲＡＭ両タイプのメモリの
一部分が、システムに常駐している。ＲＯＭタイプ・メ
モリの常駐部分は、ＲＯＭ場所２８２に記憶されたオペ
レーティング・システム・インストラクションを含んで
いる。これらオペレーティング・システム・インストラ
クションは、周辺インターフェース装置と、これに設け
られた周辺装置１４−１６、または、キーボード若しく
はコンソール・スイッチ２４との間でデータを処理する
のに必要なインストラクションを含んでいる。この常駐
ＲＯＭは、プログラムＲＯＭカートリッジ３３（第２図
）を補足し、このカートリッジ３３は、全システムの特
定の使用目的のためのオペレーティング・システムｅイ
ンストラクションを含んでいる。同様に、ＲＡＭセクシ
ョン２８４は、ＲＡＭモジュール３６によシ補足される
常駐部分を有し、前記モジュール３６はメモリ装置４２
のメモリ容量を拡げるために加えられている。

さらに、これまで述べてきた種々の回路には、たとえば
、キャラクタ−ネーム及びベース−レジスタ１１０　、
１１２　（第４Ａ図）、グラフィック・レジスタ１５２
、衝久検出レジスタ１６５（第４Ｂ図゛）及びオーディ
オ−ジェネレータ４６の８−ビットデータ・レジスタ２
１６　、２３０　、２４０　（第５及び６図）のような
多くのデータ・レジスタがある。ＭＰＵ４Ｇからは、こ
れらレジスタは、あたかも特定の１６−ビット・アドレ
スによシ各々特定し得るメモリ装置４２の一部分のよう
に見える。それらのレジスタのいくつかはＭＰＵ４０か
らデータバス６ｏによ多情報を受信でき、他はＭＰＵ４
０により読出され得、いくつかはデータバスを経てＭＰ
Ｕ４０から４Ｗ′報を受信しかつＭＰＵ４０へ情報を転
送できる。

従って、これらのレジスタは、メモリ装置４２の連続し
た各メモリ場所のセクション２８１として第７図に示さ
れている。セクション２８１の各メモリ場所は、特定の
アドレスにょシ特定できる。この、にうＫＭＰＵ４０は
、メモリ装置４２のセクション２８０へのデータの岩込
み及びセクションからのデータの読出しと同様に、セク
ション２８１のメモリ場所（すなわちレジスタ）への有
込み（メモリ場所へのデータの転送）又はメモ’ｈ’Ｍ
Ｐ）ｒからの読出しくメモリ場所からのデータの転送）
を行なう。

すなわちＭＰＵ４０によシアドレスバス６２に送られた
アドレスによってメモリ場所をアドレスし、Ｒ／Ｗ信号
ライン（第３図）によｊｌ）　１ｔＮ出し又は笠込みコ
マンドを送る。

メモリ装置４２のセクション２８０は、前述のようにＲ
ＯＭ及びＲＡＭ型メモリから成シ、かつ、連続したメそ
り場所のブロックすなわちグループに任意に公害ｌされ
て関連したインストラクション、グラフィック又は他の
悄件を７１１ｔｔ々に記憶する。たとえば、メモリ・ブ
ロック２８２から成るメモリ場所は、オペレーティング
・プログラム−インストラクションを含む。これらの場
所は、一般的には、ＭＰＵ４０によシアドレスされる。

同様に、メモリ・ブロック２８４から成るメモリ場所は
、ＤＭＡディスプレイ・インストラクションを記１．ム
している。

すなわち、これらのインストラクションは、グラフィッ
ク・ジェネレータ４４のプレイフィールド・オブジェク
ト・ジェネレーター・セクションに用いられて、１フイ
ールドのディスプレイ・オフ。

ジエクト（すなわちキャラクタ等）を選択し、フォーマ
ットし、かつ、ディスプレイ装置２２に送る。同様に、
実際のグラフィック情報、すなｊノち、フ゛レイフィー
ルド・オブジェクト拳グラフィック、可動オブジェクト
書グラフィック及びキャラクタ・グラフィックは、メモ
リ・ブロック２８６　、２８８　。

２９０を各々形成している連続したメモリ場所へ記憶さ
れる。キャラクタ・ネームを表わすグラフィックを得る
ため、キャラクタ・グラフィック・ブロック２９０のメ
モリ場所をアドレスするのにプレイフィールド・ジェネ
レータによって用いられるキャラクタ−ネームのリスト
は、メモリ・ブロック２９２として表わされる連続した
メモリ場所に記憶されている。これらのメモリ場所は、
一般的には、ＭＰＵ４０によるのと同様にプレイフィー
ルド・オブジェクト・ジェネレータ（第４Ａ図）によっ
てアドレスされる。

メモリ装置４２の種々の動因メモリ場所すなわち種々の
データ・レジスタは、情報をメモリ装置の特定の場所へ
又はこの場所から転送するため、通常の方法で操作され
る。たとえば１６ビツト・アドレスがアドレスバス６２
にゲートされ、８ビツト・データーワードがデータバス
６０に送られ、かつＲ／Ｗ信号ラインが書込み状態に置
かれた場合、情報はメモリ装置４２に転送される。同様
に、読出しくすなわち“フェッチ″）オペレーションは
ほぼ同様に行なわれる。読出しが、オブジェク）−グラ
フィック・ジェネレータ４４（すなわち、プレイフィー
ルド・オブジェクト拳ジェネレータ）によシ行なわれる
ときは、この読出しにＨＡＬＴ信号ラインの信号が先行
して、ＭＰＵ４０により同時に読出しオペレーションが
起らないようにする。

（６）シリアル（Ｉｌｏ）データバス 第３図に示す周辺装置１４−１６と周辺インターフェー
ス装置５０は、シリアル（Ｉｌｏ）ノくスＴＯによシ相
互に接続されている。このバスは、情報がこのバスによ
シ各装置へ又は装置から転送されるような可逆導通バス
である。第８図にさらに詳細に示すように、バス７０は
、特定の目的のためのいくつかの信号ワイヤから成る。

ワイヤ３００と３０２は、周辺装置からの割込み信号を
周辺インターフェース装置５０を経てＭＰＵ４０へ転送
する。

信号ワイヤ３０４は、テープ駆動モータ（図示せず）を
作動するため、モータ制御信号をカセット周辺装置１６
に送る。オーディオ信号ワイヤ３０６は、カセット周辺
装置１６からの電子オーディオ信号を周辺インターフェ
ース装置５０へ送る。

残シの信号ワイヤは、バス７０に接続された周辺インタ
ーフェース装ｇ５０と周辺装［１４−１６間でディジタ
ル・データと状態情報を直列状態で、ＭＰＵ４Ｇ又は周
辺装置のどれかによシ選択されたデータ速度（ボー）で
送る。特に、信号ワイヤ３０８は、第１バイナリ状態の
コマンド信号を周辺装置１４．１５に送シ、シリア　ル
（ｌ１０）　／Ｚ　ｙ、　７０のコマンド・データ情報
の存在を周辺装置１４゜１５に知らせる。信号ワイヤ３
１０は、周辺インターフェース装置５０と周辺装置１４
−１６間で、可逆データ拳クロック信号を送る。信号ラ
イン３１０によシ送られる可逆データ・クロック信号は
、周辺装置１４−１６で生じ、周辺インターフェース装
置５０によって送られる。信号ワイヤ３隻は、周辺装置
１４−１６からの直列データを周辺インターフェース装
置５０に送る。信号３１６の直列データを周辺装［１４
−１６へ転送する際に用いるため、信号ライン３１４は
、データ・クロック信号を周辺装置１４−１６へ送る。

最稜に、ＲＥＡＤＹ信号を周辺装［１４−１６へ送り、
周辺インターフェース装Ｎ５０が周辺装置１４−１５か
らの情報を受ける状態にあることを示す。

Ｂ、オブジェクト・グラフィック舎ジェネレータ本発明
を十分に理解するため、オブジェクト・グラフィック噛
ジェネレータ４４の動作のインストラクション・セット
について先ず説明する。各インストラクションはオペレ
ーション・コード、いくつかのフラッグ・ビット、及び
２−バイト・アドレス（あるインストラクションからは
省略されている）から成シ、これは、メモリの他の（デ
ィスプレイ・インストラクション又はグラフイッり情報
を更に含む）セクションに、オブジェクト争グラフィッ
ク・ジェネレータを直結するのに用いられる。これらイ
ンストラクションによシオブジェクト・グラフィック・
ジェネレータ４４は、ＭＰ０４Ｇに実質的に何ら依存せ
ずに、グラフィック情報を生じる。ディスプレイ・イン
ストラクションのオペレーション、アドレス・モート及
ヒクラフィックΦジェネレーション拳コードは、互いに
関連し、インストラクションがデコードされる時プレイ
フィールド・オブジェクト・ジェネレータのＤＭＡ制御
装置９０の主信号を構成する。

１、　ディスプレイ・インストラクションディスプレイ
−インストラクションは、グラフィック・ジェネレータ
４４のみによって、作用されて実行される。これらは、
マイクロプロセサ・インストラクションではない。これ
らのインストラクションで適切にプログラムされると、
オブジェクト争グラフィック・ジェネレータ４４は、デ
ィスプレイ装置２２に表示のための所望のディスプレイ
・フォーマットを生じる。ライン、境界。

キャラクタ等のプレイフィールド中オブジェクトは、グ
ラフィック発生過程においてあったとしてもほんの少し
のＭＰＵ４０の介入で、ナイスプレイ装ｗ２２にディス
プレイされ得る。その結果、ＭＰＵ４０は、その通常の
オブジェクト・グラフィック発生の仕事から解放され他
の処理オペレーションを行なえる。

インストラクションは、１バイト又は３バイトである。

１バイト・インストラクションは、プレイフィールドＯ
オブジェクト・グラフィック情報がディスプレイ装置２
２によシブイスプレイされる方法、モードを決定するの
に使用されるもので、代表的には、ディスプレイ・モー
ド制御インストラクションである。３バイトＯインスト
ラクシヨンは、代表的には、１バイトのインストラクシ
ョンに、ジェネレータ４４が“ジャンプ”する他のリス
トのディスプレイ・インストラクションの場所、又は、
メモリ装置４２中のグラフィック情報の場所を、オブジ
ェクト・ジェネレータ４４に指定するアドレス情報の２
バイトが続いたものである。特定のインストラクション
が、インストラクション・レジスタ８８へ送られ、ＤＭ
Ａ制御装置９０（第４Ａ図）によシブコードされると、
出力信号が発生されて、メモリ装置４２の予定のメモリ
場所からビデオ合計器５２へのグラフィック情報の選択
及び転送を制御する。その後この情報は、Ｒ，Ｆ。

モジュレータ５４によシブイスプレイ装置２２へ送られ
る（第３図）。

インストラクションは、表Ｉに示すように形成されてい
る。

Ａ、ディスプレイ１モード・インストラクション：これ
らインストラクションは、グラフィック情報がメモリ装
置４２から（すなわちキャラクタ・ネームを用いて間接
的にアドレスすることによシ又は直接的にアドレスする
ことによシ）得られてプレイフィールド・オブジェクト
自ジェネレータ（第４Ａ図）へ送られ更にディスプレイ
装置２２へ送られるが、その方法を決定するものである
。ディスプレイ暑モード・インストラクションは、レジ
スタ制御装置１２１によジグラフイック・シフトレジス
タ１２２に供給されるクロック信号を選択し、それによ
）グラフィック情報の水平ラインがディスプレイ装置２
２の多数水平ラインとしてディスプレイされるか、又は
、グラフィック情報がグラフィック・レジスタ１２２か
らプレイフィールド・エンコード論理回路１２４へ１度
に１ビット若しくは１度に２ビツト転送されるかする。

インストラクション番号１は、１又はそれ以上の帰線消
去水平ラインを発生する。インス・トラクション番号２
−９は、メモリ装置４２からディスプレイ装置２２ヘゲ
ラフイツク情報を直接送ることによシ、プレイフィール
ド中オブジェクトを発生する。インストラクション番号
ｉ　ｏ−ｉ　ｓは、間接アドレス方法で、キャラクタ・
ネームのリストを用いて、キャラクタの水平ブロックを
発生する。包含的なデータビットＤＯ−０３は、インス
トラクションのオペレーション・コードを形成している
。インストラクションの何れかのピット位置のｒＸＪは
、そのビットが問題にされていないか又は他の用途を有
するかを表わしている。

ＸＮＮＮ０ＯＯＯ 説　明：　このインストラクションは、ブランクΦビデ
オの１乃至８つの水平ラインを発生する。水平ラインの
数は、データ・ビットＤ４−Ｄ６によシ示される。（た
とえば０００は１水平帰線消去ラインで、１１１は８つ
の水平帰線消去ラインである）。各ラインの色と輝度は
、色−輝度レジスタに含まれる情報によシ決定される。

色−）６１１度レジスタは、プレイフィールド舎オフ゛
ジエクト・ジェネレータ４４Ａ（第４Ａ図）から可動オ
ブジェクト・ジェネレータ４４Ｂ（第４Ｂ図）へ送られ
るラインＰＦＯの信号によシ、選択される。プレイフィ
ールド争エンコード論理回路１２４（第４Ａ図）から優
先エンコーダ１６６（第４Ｂ図）へれ、グラフィック情
報は送られない。この状態で、可動オブジェクトのグラ
フィックがない場合、優先エンコーダ１６６は、その出
力９をして、発生されるべきライン数に対応してバック
グランド色−輝度レジスタ（レジスタ１７６の１つ）を
連続的に選択する状態にする。

ＸＸＸＸＩ　　１　１　１ 説　明ニゲラフイック情報は、メモリ装置４２（第３図
）からプレイフィールド・オブジェクト・ジェネレータ
のプレイフィールド・グラフィック会シフトレジスタ１
２２　（第４Ａ図）へ、水平ラインのアクティブ走査中
に１度に１バイト転送される。その後情報は、シフトレ
ジスタから１度に１ビツトずつシフトされ、信号ライン
１２３ａのビデオ・データとして現われ、プレイフィー
ルド・エンコード論理回路１２４から優先エンコーダへ
ＰＦＯ又はＰＦ１信号２インを経てデータビットの番ｎ
Ｆ！状態に従つて転送される。シフトレジスタへ送られ
るクロック信号は、２．−ＣＬＫ（はｔｌ”ｉ　７．２
　ＭＨ２）である。

ＸＸＸＸＩ　　１　１　０ 説　明：このインストラクションは、グラフィック管シ
フトレジスタ１２２がレジスタ制御装置１２１によシそ
こに供給されるＣＬＫを有しているとと及びグラフィッ
ク情報がレジスタ１２２から１度に２ビツト転送される
ことを除いては、本質的には前述のインストラクション
ＮＣＬＩと同じである。このようにプレイフィールド嗜
エンコード論理回路１２４の４つの出力ラインＰＦＯ−
ＰＦ３のどれかがアクティブになる。

ＸＸＸＸＩ　　１　０　１ 説　明：１つの水平ラインすべてのためのグラフィック
情報が、第１水平ラインの発生中にグラフィック−シフ
トレジスタ１２２へ送られるように、ディスプレイＲＡ
Ｍ　１１４に記憶されていることを除けば、インストラ
クションＮ１１１４は、インストラクションＮｎ２とほ
ぼ同じである（すなわち、シフト・クロック＝＝　ＣＬ
Ｋ；デ′−夕はシフトレジスタ１２２から１度に２ビツ
トシフトされる）。すぐ後に続く水平ラインは、ディス
プレイＲＡＭに記憶されたグラフィックを用いて発生さ
れる。

インストラクションＮｏ５ データ・ピッ）：Ｄ７Ｄ６旦巨摂川男１ヅ禦ＸＸＸＸｌ
１００ 説　明：データを１度に１ピツト送ることを除けば、本
質的にインストラクションＮｏ、　２と同じである。

インストラクションＭ６ データ・ビット：　匹Ｄ６　Ｄ５男Ｉ　Ｄ３　Ｄ２　Ｄ
Ｉ　ＤＯＸＸＸＸＩＯＩＩ 説　明：シフト・クロック＝＝　ＣＬＫ　：データは、
１度に１ビツトシフトされ、２つの連続水平ラインにデ
ィスプレイされる。

ＸＸＸＸ　　１　０　１　０ 説　明ニジ７ト・クロック＝　ＣＬＫ／２　；データは
、１度に２ビツトシフトされ、４つの連続ラインにディ
スプレイされる。

Ｘ’ＸＸＸ１００Ｉ 説　明：シフト・クロック＝　ＣＬＫ／２　：データは
、１度に１ビツトシフトされ、４つの連続水平ラインに
ディスプレイされる。

ＸＸＸＸ　　１　０　０　０ 説　明：シフト・クロック＝　ＣＬＫ／４　；データは
、１度に２ビツトシフトされ、８つの水平連続ラインに
ディスプレイされる。

インストラクションＮｎ１Ｏ データ・ピッド　Ｄ７丹以Ｕす胚１稈ＤＩ　ＤＯＸＸＸ
ＸＯ１１１ 説　明：これとこれに続くインストラクションＮｎ１ｌ
乃至１５によシ、インストラクションＮｎ２−９と同様
に、メモリ装置４２からグラフィック・ジェネレータ４
４に転送されるグラフィック情報は変換される。インス
トラクションＮ［１１０−１５は、メモリ装動４２から
グラフィック情報を得るのに用いられる手順においては
、前のインストラクションとは異なる。本質的には、こ
れとインストラクション１０−１５は、ディスプレイ装
色、２２にディスプレイされるビデオの水平列（ｓｗａ
ｔｈ）を発生するのに用いられる。各水平列は２０又は
４０キヤラクタを含み、各キャラクタ列（ｓｗａ−ｔｈ
）は８，１０又は１６の垂直ラインの高さである。さら
に、これらインストラクションは、（前述のインスト−
）クション陽２−９と同様に）グラフィック嗜シフトレ
ジスタ１２２（第４Ａ図）に対してクロック速度を指定
し、かつ、４１９報がレジスタ１２２からエンコード論
理回路１２４へ１度に１ビツト又は２ビツト送られるか
どうかを指定する。インストラクションＮ［１１０−１
５は、メモリ装置４２から以下に述べる可逆アドレス構
成を経てグラフィック情報をアクセスする。インストラ
クショント１ｎｉｏにより、（１）グラフィック命シフ
トレジスタ１２２にＣＬＫ信号を送、！５、（２）レジ
スタ１２２から信号ライン１２３ａを経て情報を一度に
１ビツト送シ、（３）水平列（ｓｗａｔｈ）当シ２０キ
ャラクタを発生し、（４）各列に対して１６の連続水平
ラインをディスプレイし、（５）グラフィック・ディス
プレイの２つの連続水平ラインを同じにする。（たとえ
は、一対のラインのうちの第２ラインは、第１ラインと
同じグラフィックビデオを含む。） ＸＸＸＸＯ１１０ 説　明：このインストラクションは、グラフィック情報
のどの水平ラインも対になっていないことを除けば、イ
ンストラクショントｋ１１０と同じである。このインス
トラクションは、列（ｓｗａｔｈ）当シ８つの連続水平
ラインしか用いていない。

ＸＸＸＸ０　１　０　１ 説　明：シフト・クロック＝　ＣＬＫ　ニゲラフイック
情報は、グラフィック・レジスタ１２２から１度に２ピ
ツト送られる。各２つの連続水平ラインは同じである。

１６の連続水平ラインがディスプレイされる。

ｘｘｘｘ　　ｏ　　ｉ　　ｏ　　。

説　明：このインストラクションは、グラフィック情報
のどの水平ラインもＭ＆になっていないことを除けは、
インストラクション陽１２と同じである。８つの連続水
平ラインのみがディスプレイされる。

インストラクショント１ユ１４ データ・ビット：　　Ｄ７　ＤＯＤ５　Ｄ４　Ｄ３　Ｄ
２　ＤＩ　ＤＯＸＸＸＸＯＯ１１ 説　明：シフト・クロック＝　２０ＬＫ　ニゲラフイッ
ク情報は、１＃に１ビツトシフトされる。

ｌＯ連続水平ラインがディスプレイされる。

インストラクションＮα１５ デ〜り・ビット：　　Ｄ７　ＤＯＤ５　Ｄ４　Ｄ３　Ｄ
２　ＤＩ　ＤＯＸＸＸＸＯＯ１０ 説　明：シフト・クロック＝　２ＣＬＫ　ニゲラフイッ
ク情報は１度に１ビツトシフトされ、８連続水平ライン
がディスプレイされる。

データ・ビット：　　Ｄ７　ＤＯＤ５　Ｄ４　Ｄ３　Ｄ
２　ＤＩ　Ｄ。

ＸＸＸＸ０ＯＯＩ 説　明：これは３バイト・インストラクショｙ”’ｃ、
ｐる。オペレーション・コー）”　ヲ含ムハイトには、
更に２バイトが続き、この２バイトは、グラフィック・
ジェネレータ４４によシ実行されるべき次の連続インス
トラクションを含む（メモリ族［４２の）メモリ場所の
アドレスを構成する。ＤＭＡ制御装置９０（第４Ａ図）
によりデコードされる時、制御及びタイミング信号がそ
こから出て、そのインストラクションに続く２つのバイ
トはメモリ装動４２からディスプレイ・リスト・カウン
タ８２に送られる。

Ｃ，７ラツグ・ビット イスれのインストラクションのデータ・ビットＤ７−Ｄ
４４　、オペレーション・コード（データ１ピツ）Ｄ３
−ＤＯ）によシ指定される動作に加えて、インストラク
ションのビットＤ７−Ｄ４の論理状態に従ってさらに別
の動作をとることを指示する。

フラッグ・ビットは、ブランク・インストラクション（
インストラクションＮｎ１）と、ジャンツーインストラ
クション（インストラクションＮｎ１６　）では、無視
されている。

データ令ビットＤ４＝１ 説　明：ディスプレイの水平スクローリングを開始する
。

データービットＤ５＝１ 説　明：ディスプレイの垂直スクローリングをυ；４始
する。

データ・ビットＤ６＝１ 説　明：ディスプレイ・モード・インストラクションＮ
１２−１５の１つが用いられる場合、このフラッグ拳ビ
ットは、３バイト・インストラクションとしてのインス
トラクションを表わし、かつ、インストラクション−バ
イト（フラッグ・ビットを含む）に連続して続く２バイ
トがメモリ走査カウンタ８４に送られることを表わす。

ジャンプ・インストラクション（インストラクションＮ
ｏ、　１６の＊）−１）Ｙいられる場合、論理１　（Ｄ
６＝１）は、ジャンプが行々われた後、メモリ族［４２
からの次のインストラクションをインストラクション・
レジスタ８Ｂ（第４Ａ図）へ送る前に、次の垂直帰線消
去期間の終了までオブジェクト・ジェネレータ４４が待
つことを表わす。

データ令ビットＤ７＝１ 説　明ニゲラフイック・ジェネレータによ多発生される
割込みをエネーブルにする。

２、ディスプレイ・グラフインク発生 インストラクション書データ・ビットのこの概説に加え
て、オブジェクト・グラフィック・ジェネレータ４４に
よシ種々のインストラクションに応じて発生されるグラ
フィックについてよシ詳細に説明する。

ａ、プレイフィールド・オブジェクト発生一般に、イン
ストラクション−セットに応じて、かつ、その管理下で
発生されるのは、プレイフィールド・オブジェクトだけ
である。インストラクションは、ディスプレイ装置２２
に送られるべきグラフィック情報がメモリ族す、４２の
どこに配餡されるか、又、転送がどのような方法で行な
われるか、又情報がいかにディスプレイされるかを指令
する。代表的には、プレイフィールド・オプジエクト（
たとえば、アルファベット、水平及び垂直ライン等）は
、２つの異なる方法の１つを用いて発生される。以下に
オブジェクトｅグラフィック発生のこれら２つの方法は
“メモリマツプ”及び“キャラクタ”ディスプレイ・モ
ードとして説明される。

本質的には、両ディスプレイ・モードは、メモリ装置４
２に記憶されるグラフィック情報を用いる。両ディスプ
レイ・モードによジグラフイック情報は、メモリ装置か
らプレイフィールド・ジェネレータ４４Ａに送られ、プ
レイフィールド・ジェネレータにおいてプレイフィール
ド−グラフィック・シフトレジスタ１２２　（第４Ａ図
）によ、！７直列ビデオ情報に変換される。しかしなが
ら、グラフィック情報がメモリ装置４２からアクセスさ
れる方法において枝術が異っているので、別々に説明す
る。

（１）　　メモリマツプ嗜ディスプレイ・モードグシフ
イック情報は、たとえば、プレイフィールド・グラフィ
ック・ブロック２８６（第７図）のような連続アドレス
可能メモリ場所のブロックで、メモリ装置４２に記憶さ
れる。第４Ａ図において、プレイフィールド・オブジェ
クト・ジェネレータ・オペレーションは、ＭＰＵ４０　
（第３　［；：ｉ　）がディスプレイ・リスト−カラ／
り８２に２−バイト（１６−ビット）アドレスを書込む
時開始する。又ＭＰＵ４０は、ＤＭＡ制御レジスタ１０
１に８ビツト・データ・ワードを転送し、プレイフィー
ルド−オブジェクト・ジェネレータ４４Ａはエネーブル
になシ動作を開始する。

ＭＰＵ４０によシブイスプレイ・リストΦカウンタＢ２
へ送られるデータは、第１インストラクシヨンを含む（
メモリ装Ｒ４２の）メモリ場所のアドレスである。一旦
プレイフィールドーオブジェクト−ジェネレータがエネ
ーブルされると、ＨＡＬＴ信号を発生するように制御及
びタイミング信号がＤ？１Ｍ制御装置から出され、引き
つづいて、読出しオペレーションが、ディスプレイ中リ
スト・カウンタ８２によυ出されたアドレスで指定され
たメモリ場所の内容を、データバス６０を経てインスト
ラクション・レジスタ８８へ送る。代表的には、この第
１インストラクシヨンによシ、多くの帰線消去水平ライ
ン（すなわちインス）ラクションＭ１）が発生される。

各水平ラインが発生されると、ラインカウンタ９６は、
ＤＭＡ制御装置９ｏにょシインクリメントされる。イン
ストラクションにょ多発生が指定された最後の水平ライ
ンの終了において、インストラクションのデータ・ビッ
トＤ６−Ｄ４とラインカウンタ９６間の比較が比較回路
９８によシ行なわれる。（データービットＤ６−Ｄ４は
、ＤＭＡ　！制御装置９０からの信号の制御及び管理下
で、マルチプレクサ（ＭＰＸ）９５を経て比較回路９８
に送られる。）比較回路９８はラスト・ライン信号を出
力し、この信号は信号ライン１００を経てＤＭＡ制御装
置９ｏへ送られる。最後に発生された水平ラインにすぐ
続く水平帰線消去期間中、ＤＭＡ制御装置９ｏは信号を
発生し、この信号は、ディスプレイーリδト―カウンク
８２の内容を１つ７ンはインクリメントし、メモリ装置
４２をアドレスし、丁度完了したブランクφインストラ
クションに続く次の順次インストラクションを得る。

代表的には、プレイフィールド・オブジェクト・インス
トラクションがディスプレイされる場合、次のインスト
ラクションは、論理１にセットされたフラッグ１ビツト
Ｄ６を伴うインストラクション）ｈ　２−６のうちの１
つである。そのインストラクションによシ、２つのこと
が指定される。ＤＭＡ制御装置９０は、インストラクシ
ョンがインストラクションレジスタ８８にいつ送られ、
かつ、制御装置９０によシいつデコードされるかを認識
し始める。（１）インストラクションは、メモリ装置４
２中で今送られたインストラクション＠バイトのメモリ
場所にすぐ続くメモリ場所に配置されており、２つの付
加バイトを伴った３−バイト・インストラクションであ
る。（２）これら２つのバイトは、ディスプレイされる
グラフィック（ｉＷｔ［を含み、多くの他のメモリ場所
が連続して続くメモリ場所を示している。一旦インスト
ラクションが３−バイト、メモリマツプ拳モード・イン
ストラクションに決定されると、ディスプレイ・リスト
ｅカウンタ８２は適切にインクリメントされ、そして、
第１インストラクシヨンに続くデータの２−バイトは、
メモリ装置４２からデータバス６０を経てメそす走査カ
ウンタ８４へ連続して転送される。ディスプレイ・リス
ト・カウンタのインクリメントを含む、２バイトの転送
はＤＭＡ制御装置９０によ多発生された信号の制御と管
理下で行なわれ、またこの転送に先立って、ＨＡＬＴコ
マンドが行なわれている。

メモリ走査カウンタ８４は、グラフィック・データを含
むバイトの一連のリストの第１のアドレスを含む。ＤＭ
Ａ制御装置９０は、メモリ走査カウンタ８４の内容を（
アドレスバス６２を経てメモリ装Ｗ４２に送られる）ア
ドレスとして用いて、メモリ読出しオペレーションを開
始する。そのようにアクセスされたインフォメーション
のバイトは、メモリ装置４２からデータバス６０を経て
ディスプレイＲＡＭ　１１４に送られ、このＲＡＭ　１
１４に当該バイトが記憶される。同時に、ＤＭＡ制御装
置９０の制御下で、情報は、マルチプレクサ１２０を経
てり１２２に送られる。ＤＭＡ制御装置９０からの制御
信号に従って、レジスタ制御装動１２１は、シフトレジ
スタ１２２へ送るため、４つのクロック信号の１つ（２
ＣＬＫ、ＣＬＫ、ＣＬＫ／２．又はＣＬＫ／４）を選択
する。

その後、グラフィック情報のバイトは、プレイフィール
ド・グラフィック−シフトレジスタ１２２からクロック
アウトされ、かつ、信号ライン１２３ａ又は両信号ライ
ン１２３ａ　、　１２３ｂ　（１度に１又は２ビツトシ
フトされるべきかどうかに依存する）を経てプレイフィ
ールド−エンコード論理回路１２４へ送られる。プレイ
フィールド９エンコード論理回路１２４で、そこに供給
されるビット又はバイトの状態に従って、４つの出力ラ
インＰＦＯ、ＰＦｌ　。

ＰＦ２又はＰＦ３の１つが活性化される。

オペレーションは、次のように引き続き行なわれる。グ
ラフィック情報の一連に配列された複数のバイトは、メ
モリ装置４２からプレイフィールド・ジェネレータ４４
Ａに転送される。プレイフィールド轡ジエネｌ／−夕が
各バイトを受取ると、それはディスプレイＲＡＭ１１４
　（各バイトが記憶される）を経てシフトレジスタ１２
２に配俗：され、そこで出力ラインＰＦＯ−ＰＦ３の１
つに現われるビデオ情報に変換される。このビデオ情報
は優先エンコーダ１４４（第４Ｂ図）に送られ、以下に
詳細に述べるように色−輝度レジスタ１１６の１つを選
択するのに用いられる。

実行されているインストラクションが、メモリマツプ・
グラフィックの１つのラインだけを発生するインストラ
クション（たとえば、インストラクションＭ２，３又は
５）の場合、新しいインストラクションは、完了した水
平ラインに続く水平帰線消去期間中インストラクション
−レジスタ８８に送られなければならない。一方、実行
されているインストラクションが、ディスプレイの２，
４又は８ラインを必要とする場合（たとえばインストラ
クションＮｎ４，６又は７−９）、ディスプレイＲＡＭ
１１４に現在含まれているグラフィック情報が用いられ
る。この手Ｊ＠は第９図に示されている。

第４Ａ図及び第９図では、表■のインストラクションＮ
ＣＬ８が実行されていると仮定する。さらにインストラ
クションのフラッグψビット（Ｄ６　）が論理１にセッ
ト式れていると仮定する。この論理１は、インストラク
ションが３バイト書インストラクシヨンで、２つの付加
バイトに、用いられるグラフィック情報のアドレスが含
まれていることを示す。メモリ装置４２のセクション４
２′に上宿されているのは、多くの連続配列の１−バイ
ト・メモリ場所で、このメモリ場所はメモリ場所３５０
ａ３５０ｅを含み、各メモリ場所はグラフィック情報を
含む。インストラクションがインストラクションφレジ
スタ８８に送られ、アドレスの２−バイトがメモリ走査
カウンタ８４に送られた後、プレイフィールド・オブジ
ェクト・ジェネレータは、メモリ走査カウンタ８４によ
シ送られたアドレス信号を用いて、メモリ装置４２の連
続アクセスを開始する。メモリセクション４２′のメモ
リ場所の　　−内容は、１度に１バイト、ディスプレイ
ＲＡＭ１１４に連続して送られ、かつ、そこに一時記憶
される。

各バイトがディスプレイＲＡＭ　１１４に送られると、
バイトは、ずぐ読出されマルチプレクサ１２０を経てシ
フトレジスタ１２２に送られる。シフトレジスタ１２２
は、前述のように信号ライン１２３ａを経てプレイフィ
ールド論理回路１２４に情報を転送し、そこで第９図示
のコードを用いて出力ラインＰＦＯ又はＰＦｌの１つが
選択される。

グラフィック情報は、選択されたＰＦＯ又はＰＦＩライ
ンによシ特定された色−輝度値として、ディスプレイ装
置２２に現われる。一旦インストラクションの第１すな
わち最初の水平ライン３５４が完了されると、ラインを
発生するのに用いられたグラフィック情報は、それらが
メモリ装置４２にあった時と同様の配列で、ディスプレ
イＲＡＭ　１１４に記憶されたままとなる。次の３つの
ライン３５６゜３５８　、３６０は、ディスプレイＲＡ
Ｍ　１１４からグラフィック情報を連続してアクセスす
ることによ多発生される。このように、ライン３５６　
、３５８　、３６０のアクティブ走査中、ディスプレイ
ＲＡＭ　１１４は、ＤＭＡ制御装置９０からの適当なタ
イミング及び制御信号に応じて、ＲＡＭアクセス・カウ
ンタ１１６によシアドレスされる。インストラクション
によ多発生される最終水平ライン３６０の完了で、ラス
ト・ライン信号が比較回路９８によ多発生され新しいイ
ンストラクションの７エツチを開始する。

前述のように、インストラクション（インストラクショ
ンＮα８）によシ、シフトレジスタ１２２から信号ライ
ン１２３１Ｌを経てプレイフィールド・エンコード論理
回路１２４へ、グラフィックの各ノ（イトが１度に１ビ
ツトたけ送られる。次に、エンコード論理回路１２４は
、信号ラインＰＦＯ又はＰＦｌを経て、グラフィックを
優先エンコーダ１６６と衝突検出装ｆｆｌ？、１６４（
第４Ｂ図）へ送ル。ＰＦＯ又ハＰＦＩ　（７）うち選択
されるのは、信号ライン１２３ａに現われる信号のバイ
ナリ状態に依存する。４つの出力信号ライン１７２に可
動オブジェクトを表わすグラフィック情報がない時点を
仮定すると、信号ラインＰＦＯ又はＰＦＩに送られるプ
レイフィールドグラフィック情報は、色−輝度レジスタ
選択装置１７８のいずれかを選択するのに用いられ、使
用される色及びｌＶ・ｉｊ度の値を得る。

第１０図は、プレイフィールド梼グラフィック価号ライ
ンＰＦＯ−ＰＦ３に対する色−輝度レジスタ１γ（ｉａ
−１７６ｄを伴った、色−輝度選択装置１７８の回路の
１部を示している。第１０図は信号ラインＰＦＯ−ＰＦ
３に用いられる選択論理回路のみを示しているが、可動
オブジェクト・グラフィックやそれらに対応する色−輝
度レジスタ１７６用に、同じような論理回路を用い得る
ことは明らかである。

第１０図の選択装置１７８は、レジスタ１７６ａ　−１
γ６ｄの１つに含まれる色情報の４ピツトを選択するの
に用いられるＡＮＤゲート３７２ａ　−３７２ｄを含ん
でいる。同様に、各ＡＮＤゲート３７４ａ　−３７４ｄ
は、それぞれへ色−輝度レジスタ１７６ａ−１７６ｄか
ら送られる輝度情報の３ビツトを有している。簡単のた
めに、第１０図に示されるＭのゲート及びＯＲゲートは
、個々のゲートとして表わされている。

しかしながら、画業者には明らかなように、前記側々の
ゲートは並列構成の多重ゲートでもよい。

たとえばＡＮＤグー）　３７２Ｂが単一２−人力ＡＮＤ
ゲートとして表わされているが、ＡＮＤゲー）　３７２
＆は４並列２−人力ＡＮＤゲートでもある。これはＡＮ
Ｄ　ケ−）　３７２ｂ　−３７２ａにおいても同様であ
る。同様に、各ＡＮＤゲート３７４１Ｌ−３７４ｄは３
並列２人力ＡＮＤゲートである。各ＯＲゲート３７５ａ
　−３７５ｂは同様に簡単化されている。しかしながら
、ＯＲグ−）　３７５ｍ　、　３７５ｂは、ＡＮＤゲー
）　３７２ａ　−３７２ｄと３７４ｍ　−３７４ｄによ
って表わされるような同様のエネープリング回路を経て
、プレイヤー・ミサイル色−輝度レジスタ１７６ｅ　−
１７６ｈ　（第１４図）からの情報を受ける。従って、
ＯＲグー）　３７５Ｂは４並列８−人力ＯＲゲートで、
一方ＯＲゲート３７６ｂは３並列８−人力ＯＲゲートで
ある。

ＡＮＤゲー）　３７２１Ｌ−３７２ｄは、色−輝度レジ
スタの１つの４ビツト色情報をＯＲグー）　３７５ａに
選択的に送シ、その後４信号ライン１８４の色情報を遅
延ラインタップ選択回路１８２に送る。同様に、ＡＮＤ
ゲート３７４ａ　−３７４ｄは、レジスタ１７６ａ　−
１７６ｄの１つの輝度値を示す３ビツト内容をＯＲグー
）　３７５ｂに選択的に送シ、そこから３−ピット・デ
イジタルーアナログ変換器（ＤＡＣ）３７６に送る。Ｄ
ＡＣ３７６は３ビツト情報を電圧レベルに変換し、信号
ライン１８０を経てビデオ合計器５２に送る。

優先エンコーダ出カライン１−８の１つだけがいつでも
アクティブである。優先エンコーダ出カライン１−８の
何れがアクティブかは、受けとる情報に依存する。たと
えば、プレイフィールド・グラフィック信号ラインＰＦ
Ｏ−ＰＦＩのいずれかの情報によシ、優先エンコーダ出
力１−４の１つがアクティブになる。次に、アクティブ
な優先エンコーダ出力は、ＡＮＤゲート３７２＆　−３
７２ｄを経て、どの色−輝度レジスタ１７６ａ−１７６
ｄの４−ビット部分（色情報を含む）が４信号ライン１
８４で遅延ラインタップ選択回路１８２に送られるかを
選択する。同様に、色−輝度レジスタ１７６の１つの３
−ビット部分（輝度情報を含む）は、ＤＡＣ３７Ｂに送
られ、信号ライン１８０に供給される輝度を表わす電圧
レベルに変換される。

プレイフィールドφグラフィック９ラインは、各々優先
エンコーダ出カライン１−４に対応する。

このように、第４Ａ図、第４Ｂ図、第９図、第１０図に
おいて、グラフィック情報が、グラフィック・シフトレ
ジスタ１２１から１度に１ビツト送られる場合、プレイ
フィールド・グラフィック・ラインＰＦθ又はＰＦｌの
１つが、アクティブになる。次に（再び、可動グラフィ
ック情報がないと仮定する）、信号ラインＰＦＯ又はＰ
Ｆｌに各々対応する優先エンコーダ１６６の出力ライン
１−２は、ＡＮＤゲート３７２ａ　、　３７４ｍ又は３
７２ｂ　、　３７４ｂをエネーブルして対応レジスタ１
７６ａ又は１７６ｂの内容を選択する。

このように第９図の４デイスプレイ・ライン部分２２′
に関して、グラフィック情報が論理ゼロの場合、ＰＦＯ
として示される色及びπ・一度は、ＰＦＯレジスタ１　
ｙｓａの内容によシ指令される。同様に、論理１は第９
図のＰＦｉ’に示すようなオブジェクトをディスプレイ
し、このオブジェクトはＰＦルジスタ１７６ｂの内容に
よシ指定される色〜輝度を有する。

インストラクション（Ｎ［１８）　（とインストラクシ
ョンＮｎ２，５．６）は、一度に１ピツト、ディスプレ
イ装置２２に、メモリ装置４２のセクションを送りすな
わちマツプする。ここで各ビットは、ディスプレイされ
るべき色及び輝度特徴を含む２つの対応するレジスタの
１つを示している。しかしながら表Ｉの他のインストラ
クション（たとえはインストラクションＮ１１３．４．
１７１９）も、このメモリーマツプ・モードでプレイフ
ィールド拳グラフィックを発生する。もつとも、この表
に示すように、情報の各バイトは、一度に２ビツト、プ
レイフィールド・エンコード論理回路１２４に送られる
。この内容は第１１図に示されている。３つのパイ）　
３７７ａ−３７７ｃは、これらがメモリ装Ｒ（第３昭１
）からシフト・レジスタ１２２　（ｍ　４Ａ　図）へ連
続して送られるように示されている。すなわちバイト３
７７Ｂが最初に送られ、続いてバイト３γ７ｂ、その後
にバイ）　３７７ｅが送られる。プレイフィールド・オ
ブジェクト・ジェネレータ４４Ａが、現在表■のインス
トラクションＮｎ３，４．７又は９のうち１つの制偵ｌ
下にある場合、各バイトは、グラフィック・シフトレジ
スタ１２２から一度に２ビツト、データ３７８ａ−３７
８ｅの圧縮した２×４ブロツクとして、プレイフィール
ド・エンコード論理回路へ送られる。送られた個々のビ
ットの論理状態に依シ、出力ライン１２３ａ　、　１２
３ｂに表われる論理信号は、いっても４つの可能な状屈
の１つになることができる。第１１図に示すように、こ
れらの状態は、コード化され、プレイフィールド・エン
コード論理回路１２４の４つの出力ラインＰＦＯ−ＰＦ
３の１つを選択するのに用いられる。

次に、プレイフィールド・エンコード論理回路１２４（
第４図）に送られるグラフィック情報の各２−ビット・
セグメントは、そこ（１２４）から優先エンコーダ１６
６と色−輝度レジスタ選択装置１１８（第４Ｂ及び１０
図）とに送られる。後者で情報は、色−輝度レジスタ１
７６の１つ（レジスタ１７６ａ　−１７６６の１つ）の
内容を、信号ライン１８４とＤＡＣ３７６へ送るのに用
いられる。ここで注目すべきことは、第９及び１１図に
示された両側において、論理ゼロは、１又は２ビツトの
いずれにしろ、ＰＦＯレジスタ１７６ａを選択するとい
うことである。インストラクション陽１が実行されてい
る時のように、水平ラインのアクティブ走査中、仮先エ
ンコーダに可動又はプレイフィールド・オブジェク）−
グラフィック情報が送られない場合には、レジスタ１７
６１Ｌの内容によシ指定される色−輝度特性がディスプ
レイされる。

本実施例では、ディスプレイ装置２２によシビデオの特
定の水平ラインの構成に用いられる連続基本ビーム位置
の数は、ＣＬＫ信号の１期間に対応する１６０に選択さ
れている。しかしながら、いくつかの画素はこの数字の
倍数又は約数（−たとえば、３２０　、８０又は４０）
から成シ、この目的のために、以下に述べるように複数
の倍数クロック速度が使用できる。

情報は、プレイフィールド・グラフィック・シフトレジ
スタ１２２から、一度に１ビツト又は２ビツト、４つの
可能速度の１つで、オブジェクト自ジェネレータ４４に
よシ実行されるインストラクションに従って送られる。

使用できる速度は、２ＣＬＫ　、　ＣＬＫ　、　ＣＬＫ
／２及びＣＬＫ／　４であシ、そのうちＣＬＫは、タイ
ミング装置５８によυ発生され、各ビーム位置指定に関
するタイミング信号であるこのように、どのアクティブ
水平ラインも、色−輝度プレイフィールド情報の３２０
　、１６０．８０又は４０インクリメントをディスプレ
イする。たとえば、２ＣＬＫ周波数（約７．２■ｈ）で
のシフトレジスタ１２２からのデータ転送を指定するイ
ンストラクションＮ１１２は、ディスプレイ装置２２に
示される各アクティブ水平ライン中に、３２０色−輝度
インクリメントを生じさせる。一方、インストラクショ
ンＮｎ　３−６によシ、シフトレジスタ１２２は、ＣＬ
Ｋ　（はＦｔ　３．６　ＭＨｚ　）周波数でデータを転
送し、情報の１６０インクリメントまでをディスプレイ
する。

インストラクションＮｎ７と）Ｉｎ　８は、ＣＬＫ／２
のデータ転送速度を用いて、水平（アクティブ）ライン
当シ色−輝度情報の（最大）８０インクリメントをディ
スプレイする。一方、ＣＬＫ／４を指定するインストラ
クションＮ［１９は、色−輝度情報の４０インクリメン
トまでをディスプレイ装置２２に送シディスプレイする
。グラフィック＋Ａ’Ｎがグラフィック・シフトレジス
タ１２２から転送される速度と、水平ラインにおいて使
用できる色−輝度インクリメントの最大数との間の相互
ｅ！ｌ係を考察する他の方法は、ディスプレイ解像度に
よるものである。そうすると、インストラクションｌ’
ｉｌｌ　２は、走査されるライン当シ３２０インクリメ
ントの水平解像度を指定する。インストラクションＮｏ
、３　６は、ライン当９１６０インクリメントの解像度
を指定する。インストラクション３ｉα７とＮＬ＋、　
８は、ライン尚シ８０インクリメントの解像度を指定す
る。インストラクションＮユ９は、ライン当シ４０イン
クリメントのｙ像度を指定する。

各インストラクションに対して発生されるライン数ハ、
インストラクション・オペレーション・コードすること
によシ決定される。従って、各インストラクションのオ
ペレーション−コートハＲＯＭ９４に供給され、水平デ
ィスプレイ番ラインの数をインストラクションについて
指定するディジタル情報の４ビツトを含むＲＯＭのメモ
リ場所をアドレスする。ＲＯＭ９４のアドレスされたメ
モリ場所の内容は、比較回路９８に送られる。各ライン
が発生された後更新されるラインカウンタ９６は、発生
されたラインの数を引数し、その計数を比較回路に送る
。一致が得られた時、ラスト・ライン信号が比較回路９
８により発生され、これが、現在のインストラクション
の実行が完了したこと、及び、新しいインストラクショ
ンが、ディスプレイ・オペレーションを継続するのにイ
１られなければならないことを示す。２スト・ライン信
号は、信号ライン１００を経てＤＭＡ制御装置９０へ送
られ、それによってディスプレイ争リスト・カウンタ８
２の内容を１つだけインクリメントする。その後ＤＭＡ
　Ｉ＋Ｊ御装置は、メモリ装置４２からインストラクシ
ョン・レジスタ８８　（第４Ａｌｉｉ）への次に絞くイ
ンストラクションの転送を？？理する。そのインストラ
クションはデコードされ、タイミング及び制御信号はイ
ンストラクションによって指定されるようにＤＭＡ制御
装備−９０によシ発生され、プレイフィールド・グラフ
ィック発生を継続する。

表ＩのインストラクションＮｎ　２−９の１つを用いる
メモリ・マツプモードは、次の方法の１つ又はそれ以上
を用いることにより、ディスプレイ装置２２に表われる
プレイフィールド・オブジェクトの発生を指示すること
ができる。

ａ、グラフィックは、インストラクション（インストラ
クションＮｎ２，３．５）当シ１水平ライン、インスト
ラクション（インストラクションＮ［１４，６）当シ２
ライン、インストラクション（インストラクションｔＪ
ｎ７　、８　）”＋９４ライン、又は、インストラクシ
ョン（インストラクションＮｏ、９）当シ８ライン、メ
モリ装置４２からティスプレィ装置２２へ写体（ｍａｐ
）される。多重ライン発生において、後続ラインは、第
１水平ラインの複写である。

グラフィック情報は、第１ライン中デイスプレイＲＡＭ
　１１４に記憶されかつ後続ラインのためにＲＡＭから
引き続き出される。

ｂ、メモリ装置４２からのグラフィック情報は、一度に
２ビツト、ビデオ情報に変換される。

前者の場合には、ディスプレイするため、２つの可能な
色−輝度特性の１つ（インストラクションＮｎ２．５，
６．８）を選択するのに用いられる。後者の場合には、
４つの可能な色−輝度特性の１つ（インストラクション
Ｎｕ３．４，７．９）を選択するのに用いられる。

Ｃ，インストラクションに従って発生される各ラインの
水平解像度は、ライン（インストラクションＮｎ１）ａ
、！ｔａｚｏエレメント、ライン（インストラクション
Ｎａ２−６　）当シ１６０エレメント、ライン（インス
トラクションＮ］７及び８）当シ８０エレメント、又は
、ライン（インストラクションＮユ９）当シ４０エレメ
ントとなる。

すべてのプレイフィールドは、メモリマツプ・モード・
インストラクションを用いてこれを発生することができ
る。しかしながら、アルファニュメリツクのようなプレ
イフィールド・オブジェクトにおいては、メモリ装＊：
４２においてメモリ場所のアドレス可能なブロックに、
グラフィック情報を記憶することが好ましい。ここで、
各ブロックは、ディスプレイされるべき予定のキャラク
タを示すグラフィック情報を含む。このモードは“キャ
ラクタ・ネーム”モードとして表わされ以下に述べられ
ている。

（１１）キャラクタ・ネームφモード プレイフィールド・グラフィック情報は、オペレーショ
ン・モードに関係なく前述の方法でプレイフィールド−
オブジェクト・ジェネレータ４４Ａからディスプレイ装
置２２へ送られる。しかしながら、キャラクタ・ネーム
・モードにおいて、グラフィック情報をメモリ装置４２
がらアクセスする方法は、前述のメモリマツプ・モード
において用いられる方法とはいくぶん異っている。さら
に、キャラクタ・ネーム・モードで用いられる各インス
トラクション（たとえば、インストラクションＮｎ１Ｏ
−１４Ｍ）１つ）にょシ、ディスプレイ装置２２上に１
つの完全な水平行（ｒｏｗ）アルファニュメリック・キ
ャラクタ情報をディスプレイすることができる。ディス
プレイされる水平行の各々は、少くとも８つの水平走査
ラインから成る。

第１２図は、このモードでのオブジェクトΦジェネレー
タ４４の動作の図表である。説明上、キャラクタ・イン
ストラクション３８０（インストラクシ：＋ｙＮｎｌＯ
−１５の１つ）が、メモリ装り１４２（たとえば、メモ
リ場所２８４（第７［ｋ＋））に記ｆ’ｇされたインス
トラクションのリストの次に続くインストラクションで
、アクティブ水平走査がディスプレイ装置２２で丁度完
了したと仮定する。ラスト・ライン信号は、前述のよう
に発生をれ、ＤＭＡ制御装ｆ＆９０（第４Ａ図）に送ら
れる。ＤＭＡ制御装置９０の管理と制御下で、水平ライ
ンヵウンク９６はクリアされ、モしてインストラクショ
ン３８０は、フェッチされ、インストラクション・レジ
スタ８８に記憶され、かつ、デコードされて３−バイト
・インストラクション（たとえば、フラッグ・ピッ）Ｄ
６は論理１にセットされている。表Ｉ参照）を得る。３
バイト・インストラクションがイ（Ｉられるのは、この
インストラクションがインストラクション・リスト内で
第１のタイプ（たとえは、キャラクタ・モード）のとき
で、それは以下の理由から明らかに力ろう。

ＤＭＡ制御装置９０の管理下で、かつ、ディスプレイ・
リストＯカウンタ８２の内容を用いてメモリ装ｆｋ４２
をアドレスし、インストラクション・バイトにすぐ続い
ている２バイト３８０ａ　、　３８０ｂは、１６−ピッ
ト・メモリ走査カウンタ８４に送られる。２つのバイ）
　３８０ａと３８０ｂは、メモリ場所２９２（第７図）
のブロックのアドレスを含む。ブロック２９２の、たと
えばＣＮ−Ａとして示されているメモリ場所は、キャラ
クタ・ネームと称されるデータ・ワードを含み、このデ
ータ・ワードは、メモリ装「（４２からバイト３８２の
連続して配列されたブロックをフェッチするため、プレ
イフィールド・オブジェクト・ジェネレータ４４Ａによ
シ用いられる。バイト３８２は、ディスプレイ装置、２
２に送られるグラフィック情報を含む。

次−の水平ライン用のアクティブ走査が開始すると、メ
モリ・ブロック２９２をアドレスするためメモリ走査カ
ウンタ８４の内容を用いて、メモリのパイ）ＣＮ−Ａは
、ＤＭＡ制御装置９０の管理下で、それが記憶されるデ
ィスプレイＲＡＭ　１１４とキャラクタ・ネーム・レジ
スタ１１０へ送られる。このインストラクションの開始
前に、ＭＰＵ４０は、↑ｈ祁をキャラクタ１ベース・レ
ジスタ１１２へ送る。今、ラインカウンタ９６、キャラ
クタ・ネーム・レジスタ１１０、キャラクタ１ベース・
レジスタ１１２の組合わされた内容を用いて、第１パイ
）　３８２ａは、メモリ装置４２からグラフィック昏シ
フトレジスク１２２に送られ、かつ、そこから信号ライ
ン１２３ａでプレイフィールド・エンコード論理回路１
２４へ送られる。

キャラクタ・ベース・レジスタ１１２はベース・アドレ
スを含み、このベース・アドレスは、メモリ装置４２の
セクションであって、グラフィック情報のｔｊは１２８
個の（８バイト・ブロック３８２のような）８．１０又
は１６−バイト・ブロック２９０（第７図）を含むセク
ションを、配信するのに用いられる。代表的にはアスキ
（ＡＳＣＩＩ）フォーマットにおいて、キャラクタ・ネ
ーム争レジスタ１１０は、特定のキャラクタを表わす１
２８個のブロック２９０の１つのアドレスを含む。最後
に、ラインカウンタ９６は、指定されたブロックのアド
レスを完成させ、又たとえばブロック３８２のバイト３
８２ａ　−３８２ｈのような各ブロックの８つのバイト
の１つを指定するのに用いられる。

インストラクションの第１水平ラインのアクティブ走査
中、メモ・す走査カウンタ８４は連続してインクリメン
トされ、キャラクタ・ネームは、メモリ装［４２から、
記憶のためにディスプレイＲＡＭ　１１４と、キャラク
タ１ベース・レジスタ１１０とへ送られ、かつ、レジス
タ１１０　、１１２とラインカウンタ９６の内容により
指定されるメモリ場所の１バイトのグラフィック情報は
、グラフィック・レジスタ１２２へ送られる。第１走査
ラインの完了で、ラインカウンタ９６はインクリメント
される。インストラクションによシ要求される残シのデ
ィスプレイ・ラインの発生に用いられるキャラクタ・ネ
ームはディスプレイＲＡＭ　１１４に全連続して記憶さ
れる。このように（インストラクションの）残シの水平
ライン走を中、キャラクタ・グラフィック情報は、単に
ディスプレイＲＡＭ　１１４の内容をアクセスすること
によシ得られ、キャラクタ・ネーム争レジスタ１１０を
更新する。グラフィック情報は、第１ラインと同様にし
て転送される。

各水平ラインの終シで、ラインカウンタ９６は、インク
リメントされる。

前記表ＩのインストラクションＮｎ１Ｏを実行すると仮
定すると、８つの連続水平ディスプレイ・ラインから構
成され、２０キヤラクタから成る水平列３８６が、ディ
スプレイ装置２２にディスプレイされる。このインスト
ラクションの完了で、次に続くインストラクション３８
１は、インストラクション・レジスタへ送られ、これＦ
ｉ衣Ｘのインストラクションの１つでよく、たとえば、
他のキャラクタ・モード・インストラクション＋ｑａ、
　１０でもよい。インストラクションのフラッグ・ビッ
トが論理ゼロ（１−バイト嗜インストラクションを示す
）にセットされていると、キャラクタ・ネーム２９２の
リストは、最終インストラクション３８０がなくなった
小から継続する。他方、インストラクジョン３８１がメ
モリ装置４２のどこか他の場所に配係された、配列され
たキャラクタ・ネームのリストを示す場合は、インスト
ラクションのフラッグｅビットＤ６は論理１にセットさ
れる。これは、インストラクション３８１にすぐ続き、
メモリ走査カウンタ８４へ送られる２バイトの存在を示
す。

本発明のもう１つの特徴に注意されたい。すなわち、同
じアドレス及びグラフィック情報が、１つ以上のインス
トラクションによシ操作され得る点であって、このとき
ディスプレイされるのは同じグラフィック情報だが、デ
ィスプレイ装部２２上の寸法が異なっている。たとえば
、キャラクタの水平列（ｓｗａｔｈ）　３８６が、イン
ストラクション陽１１の実行によ多発生される場合、列
（ａｗａｔｈ　）３８６の垂直寸法は引き伸ばされ得る
ので、同じ情報はディスプレイ装膜２２に水平列３８８
として表わされる。グラフィック情報の各バイトは、１
度だけディスプレイされる。これは、１行おきの水平ラ
インごとに、ラインカウンタ９６を単にインクリメント
することによシ簡単に行々われる。

オブジェクト９グラフイツク・ジェネレータ４４（第３
図）は、ディスプレイ・リスト・カウンタ８２（第４Ａ
図）から出力のアドレス信号によシ示されたメモリ場所
に記憶のディスプレイ・インストラクションのリストを
、メモリ装置４２から連続的にアクセスする。オブジェ
クト・グラフィックのディスプレイ・フィールドの終シ
が、通常底部水平ライン走査に又はこの近くに到達する
と、ディスプレイ・リストｅカウンタ８２は、オブジェ
クト・グラフィックの次のディスプレイ・フィールドの
発生を開始するため、リストの第１デイスプレイｅイン
ストラクシヨンに戻されなけれはならない。従って、こ
の目的のために、ジャンプ。

拳インストラクション（インストラクションＮ１１１６
）が用いられる。オブジェクト・グラフィック・ジェネ
レータ４４の直接動作用のディスプレイ・インスト２ク
シヨンのリストは、すべて、その最終インストラクショ
ンが３−バイトｅジャンプ・インストラクションである
。最後の２−バイトは、このリストの第１デイスプレイ
・インストラクションのアドレスを含む。ジャンプ・イ
ンストラクションの実行中、２バイトのアドレスは、メ
モリ装’＃ｔ４２からディスフプすイ自リスト・カウン
タ８２のバッファレジスタ（図示せず）に送られる。バ
ッフ“ア・レジスタの内容は、その後ディスプレイ・リ
スト会カウンタ８２に送られて、アドレス・カウンタ８
２によシ出力されるアドレス信号となシ、メモリ装（７
１４２のメモリ場所をアドレスする。

このメモリ装置４２は、オブジェクト・グラフィック・
のディスプレイ・フィールドを発生し、かつ、これをデ
ィスプレイ装置２２にディスプレイするのに用いられる
リストの第１デイスプレイψインストラクシヨンを含ん
でいる。

場合によシオブジェクト・グラフィックのディスプレイ
・フィールドが早く終ると、つまシいくつかの水平ライ
ンが早く終了すると、論理１にセットされたフラッグ・
ビットＤ６を有するジャンプ会インストラクション（イ
ンストラクションＭ１６）が用いられる。この場合、ジ
ャンプは前述したように行なわれる。しかし々から、オ
ブジェクト拳グラフィック・ジェネレータのそれ以上の
オペレーションは、ディスプレイ装置２２０画面帰線期
間の終了まで停止（ｈａｔｔ）される。ＤＭＡ制御装証
９０によるモニタによって垂直帰線期間の終了が検出さ
れると、ＤＭＡ制御装散装置は、タイミング及び制御信
号を出力し始め、ディスプレイ・インストラクション・
リストを連続して送シかつこれを実行し、再びオブジェ
クト・グラフィックのディスプレイ拳フィールドが発生
される。

グラフィック情報は、ＭＰＵ４０又はメモリ装置４２の
何れかから、可動オブジェクト−ジェネレータ４４Ｂ（
第４Ｂ図）のグラフィック・レジスタ１５２へ、送られ
る。後者の場合、プレイフィールド・オブジェクト・ジ
ェネレータ４４Ａ１４Ａ図）は、その転送を管理かつ制
御する。第４Ａ図、第４Ｂ図、第１４図において、可動
オブジェクトＤＭＡカウンタ８６（第１３図によシ詳細
に示されている）は、３つのセクションから成シ、この
セクションの内容は、プレーヤ及びミサイル・グラフィ
ック情報用にメモリ装ｆｔ、−４２をアドレスするのに
用いられる１６ピツト・アドレスを構成する。第１３図
に示すように、カウンタ８６は６−ビット・ラッチ［ａ
、％ジュロー５カウンタ８６ｂ、　７−ピッド−カウン
タ８６ｅとから成る。６−ビット・データ・ラッチ８６
ａの内容は１６−ビット・アドレスの最上桁ビットを牢
１．￥成し、一方モジュロー５カウンタ８６ｂと７−ビ
ット・カウンタ８６ｃの内容は各々残シのアドレスを構
成する。

カウンタは、モジュロ５カウンタ８６ｂを５つの可能笥
１八坤状態、０００　、００１．０１０　、０１１　、
１００を通して、インクリメントするクロックパルスを
、信号ライン８７ａから受けることによシ作動する。カ
ウンタ８６ｂが、その最大（Ｚｏｏ）に到達しかつ次の
（初期）状態（０００）にインクリメントされると、信
号ライン８７ｂでケタ上けが行なわれ、７−ビット・カ
ウンタの内容をインクリメントする。

プレーヤ及びミサイル・オブジェクト用グラフィック情
報は、メモリ装置４２０メモリ・セクション２８８に記
動され、かつ、５つの連続配置された２５６−バイト・
ブロック２８８ａ　−２８８ｅに含まれる。各ブロック
２８８ａ−２８８ｅのバイトは、ディスプレイ装置２２
の水平ライン走査に対応するように、連続的に配列され
る。

前述の可動オブジェクト・カウンタ８６の構成は、次の
ように機能する。６ビツト・データ・ラッチ８６ａの内
容は、可動オブジェクト・グラフィックを含むメモリ装
置４２のメモリ場所の特定のセクション２８Ｂ　（Ｍ　
７図）を、アドレスする。モジュロ５カウンタ８６ｂは
、メモリ・セクション２８８の５個の２５６−バイト・
ブロック２８８＆−２８８ｅの１つをｊ瞳次選択し、一
方７−ビット・カウンタ８６ｅは特定のアドレスされた
ブロックから使用できる２５６バイトの１つを順次選択
する。各ブロック２８８ａ　−２８８ｅの各バイトは、
ディスプレイ装置？４２２の水平ライン走査に対応する
。

２５６−バイト・ブロックの各バイトは、ミサイル・グ
ラフィック情ＮＭ１−Ｍ４の２−ビットケ含む。２５６
−バイト−ブロック２８８ｂ　−２８８ｅの各々は、プ
レーヤ・オブジェク）４２０−４２６用のグラフィック
情報ケ含む。たとえば、全ブロック２８８ｂは、ディス
プレイ製筒２２′に送られる。ブロック２８８ｂの各バ
イトは、配列された順序でディスフ。

レイされ、垂直列（ｓｗａｔｈ）　４３０を形成する。

プレーヤ・オブジェクト４２０を示すグラフィック情報
は、ディスプレイ装置２２′にオブジェクト４２０′と
してディスプレイされ、２５６−バイト９ブロツク２８
８ｂのその位置に対応する、ディスプレイ上の垂＜ｔ＝
位僧を有する。プレーヤ會オブジェクト４２２゜４２４
　、４２６についても同様で、垂直列（ｓｗａｔｈ）４
３２　、４３４　、４３６に各々ディスプレイされる。

前述のように、各ミサイル會オブジェクトは、水平ディ
スプレイ・ライン当シ２ビットだけを必要とする。この
ように、メモリ・ブロック２８８ａから成る各１−バイ
ト・メモリ場所は、ミサイル・オブジェクトＭ１−Ｍ４
用の２ビツトのグラフィック情報を含む。プレーヤーオ
ブジェクトのディスプレイと同様の方法で、ミサイル・
グラフィックＭ１−Ｍ４を示す２５６個の２−ビット部
分は、垂１σ列（ｓｗａｔｈ）としてディスプレイされ
る。第１３図１では、プレーヤ拳オフ゛ジエクト４２２
′と４２６’　（ディスプレイ装膜２２′上）のみが、
それらに対応するミサイルＭ２’とＭ４／を発射したと
仮定している。

従って、ミサイルＭ２’とＭ４’用のブロック２８８ａ
のメモリ場所に含まれているグラフィック忰報は、各々
垂直列（ｓｗｉｔｈ）　４３８　＋　４４０としてディ
スプレイされる。

第４Ａ図、第４Ｂ図、第１３図において、垂直帰線消去
ル」間中、可動オブジェク）　ＤＭＡカウンタ８６は、
データバス６０を経てＭＰＵ４０によシ初期アドレスが
供給される。その上、ＭＰＵ４０は、１ノ（イトのデー
タを８つの水平位値レジスタ１４０の各々に転送する。

レジスタ１４０の４つは、プレーヤ・オブジェクトの１
つに対応し、そして、レジスタ１４０の残シの４つは、
ミサイル争メブジエクトの各々に対応する。レジスタ１
４０は、ディスプレイ１Ｍ１ｉ１２２’上のプレーヤ又
はミサイル・オブジェクトの水平位置を示す情報を含ん
でいる。第１水平アクテイブ・ライン走査に先立つ水平
帰糾消去期間（及び後に続く全水平帰紳消去期間）中、
プレイフィールド拳オフ゛ジエクトージエネレータ４４
Ａは、可動オブジェクトＤＭＡカラ／り８６の内容をア
ドレスとして用いて、メモリ装置４２の読出しを開始す
る。各読出しは、水平帰線消去期間の予定時間中に行な
われ、かつ、前記読出しに先立ってＤＭＡ制御装＠９０
により発生されるＨＡＬＴコマンドが行なわれる。可動
オブジェクト・ジェネレータ４４ＨのＤＭＡレジスタ選
択論理回路２０２は、シンク・ジェネレータ装＠１４６
によシ供給されたＨ−カウンタからのデコードされた出
力とともに、ＨＡＬＴコマンドを受け、５つの信号ライ
ンの１つを経て選択すなわちセレクト信号をＯＲゲート
２０４を介してグラフィック・レジスタ１５２に順次発
生する。セレクト信号は、４つの８−ビット（プレーヤ
）グラフィック・レジスタ１５２の１つ（すなわち第１
３図示のレジスタ１５２ｂ−１５２ｃ　）を選択かつエ
ネーブルして、データバス６０を経てメモリｂ　Ｖｔ’
　４２からのグラフィック情報を受ける。ミサイル・オ
ブジェクト用のグラフィック情報は、一度に１バイト転
送されるる同時に４つの２−ビット拳ミサイル・グラフ
ィック・レジスタ１５２（第１３図にレジスタ１５２＆
として示す）は、各水平帰線消去期間毎に一度ロードさ
れる。

各読出シオペレーション（プレーヤ・ミサイル・グラフ
ィック用）の終了で、可動オブジェクトＤＭＡカウンタ
８６（すなわちモジュロ−５カウンタ８６ａ）は、信号
ライン８７ｓ１を経てＤＭＡ制御装ｂ・］。

９０から送られたインクリメント信号によりインクリメ
ントされる。可動オブジェクトＤＭＡカウンタ８６の内
容は、各水平帰線消去期間中、各ブロック２８８ａ−２
８８ａから１つのメモリ場所ヲアドレスする。各アドゲ
されたメモリ場所の内容は、データバス６０を経て選択
されたグラフィック・レジスタ１５２（第１３図の組合
わされた４つの２−ビット・レジスタ１５２ａ又はプレ
ーヤーグラフィック・レジスタ１５２ｂ−１５２ｅ　）
に送られる。

各水平ラインのアクティブ走査中、各水平位飯レジスタ
の内容は、比較器１４２の対応する１つに送られて、信
号ライン１４８を経てシンク−ジェネレータ装置１４６
によシ出された水平カウントと比較される。水平位置レ
ジスタの内容が、７ンク・ジェネレータ装ｆｉ、ｉ：１
４６によシ出された水平カウントと整合する峙、対応す
る比較器１４２はシフト−コマンドを開始しこれをグラ
フィック・レジスタ制御架β１５６へ送る。次に、レジ
スタ佃制御装置１５６は、対応するグラフィック・レジ
スタ１５２（すなわち第１３図に示す４つのミサイル・
レジスタ１５２ａの１つ又はプレーヤ・レジスタ１５２
ｂ−ｅの１つ）に信号ライン１５４ａ　（プレーヤ・ビ
デオ・グラフィック）又は１５４ｂ（ミサイル・ビデオ
・グラフィック）の１つを経て、衝突検出装動１６４に
その内容を連続的に送ることをコマンドする。このビデ
オ拳グラフィックは又ＯＲゲート１７０を経て優先エン
コーダ１６６に送られる。

俟先エンコーダ１６６の機能は、２つ以上のオブジェク
トのグラフィック情報が、同時にオーバーラツプした場
合に、どれをディスプレイするかを決定することである
。すなわち、決定は、どのオブジェクトが、他のどのオ
ブジェクトに、オーバーラツプするかについてなされる
。たとえば、第１０図で特に観明したように、プレイフ
ィールド−ジェネレータ４４Ａから信号ラインＰＦＯ−
ＰＦ３を経て優先エンコーダ１６６に送られるグラフィ
ック情報は、各々エンコーダ出カライン１−４をアクテ
ィブにする。次に、エンコーダ１６６のアクティブな出
力は、色−輝度レジスタ１７６１Ｌ　１７６ｄの１つの
内容を選択する。

可動オブジェクト・グラフィックのブこめの色−輝度選
択は、同様の方法で行なわれる。第１４　［Ｍ？１に示
すように、エンコーダ出カライン５−８は、色−輝度レ
ジスタ選択装置ｒ；１１ｒａに供給され、１つのプレー
ヤ・ミサイルの組合わせに対応する色−輝度レジスタ１
７６ｅ−１７６ｈの１つの内容ヲ遠択する。

各ミサイル・オブジェクトは、それに対応するプレーヤ
・オブジェクトの色及び）１沖度特性を有する。

第３図、第４Ａ図１．第４Ｂ図、第７しｌ、記１４図に
おいて、垂直帰線消去期間中、Ｍ、ＰＵ４０は、水平位
置情報を水平位置レジスタ１４０へ送る。さらに可動オ
ブジェクトＤＭＡカウンタ８６は、メモリ・セクション
２８８の第１バイトを示すアドレスを有している。前記
第１バイトは、２５６−バイト・ブロック２８８ａの第
１バイトでもある。各アクティブ水平ライン走査のすぐ
前の各水平帰線消−去期間中、グラフィック情報の５バ
イトは、可動オブジェクトＤＭＡカウンタ８６によシ出
力されたアドレスを用いてメモリ装置４２からフェッチ
される。

５つのバイトの各々は、５つのブロック２８８Ｂ　−２
８８０の異る１つから選択される。水平ラインの連続的
なアクティブ走査中、ウィンドウが作られてグラフィッ
ク情報が選択装動１７８に送られる。

との逗択装置で、この情報は、色−輝度情報に変換され
、その後ディスプレイ装置２２に送られる。

前述のメモリ’Ｊ　Ｎｒの各ブロック２８８ａ　−２８
８ｅ内に含まれたグラフィック情報のとの転送方法は、
ディスプレイ装置２２′上に各ブロックを有効に写＠　
（ｍａｐ）　シている。この方法でディスプレイされた
オブジェクトの水平移動は、それに対応する水平位置レ
ジスタ１４０の内容を単に変えることによシ行なわれる
。これは、オブジェクト拳グラフィックの移動を行なう
だけでなく、オブジェクトに伴う食事直列を移動する。

たとえばメモリ場所のブロック２８８ｂに対応する列（
ｓｖａｔｈ）　４３０について考えると、プレーヤ入力
制御装い、１８（第３図）の操作に応じて、ＭＰＵ４０
は、ディスプレイ装置２２′上のプレーヤ・オブジェク
ト４２０に対する新しい相対水平位置を計算する。次の
垂直帰線消去期間中、ＭＰＵ４０は、新しい水平位［イ
、情報を、オブジェクト４２０′に対応する水平位置レ
ジスタ１４０の１つに書込む。各ディスプレイ拳フィー
ルド中、グラフィック情報のブロック２８８ｂは、可動
オフ。

ジエクト・ジェネレータ４４ｂに用１′１次送られ、そ
の後、それが最終的にディスプレイ装（Ｊ：’ｊ、　２
２’に送られ、そこで、列（ｓｖａｔｈ）　４３０とし
て再ひディスプレイされるが、右又は左に移動されてい
る。

可動オブジェクト・グラフィックの垂直移動は、オブジ
ェクト・グラフィックを、そのブロック中のある場所か
ら除去し、かつ、同じブロックの新しい場所へそれを衿
び書込むことによシ行なわれる。たとえは、垂直帰線消
去期間中、メモリ場所のブロック２８８ｂに含まれるオ
ブジェクト・グラフィック＋Ｗ報４２０（第１３図）は
、読出されて、オブジェクト・グラフィック４２１とし
て示されるブロックの新しい場所へ象られる。その彼オ
ブジェクト・グラフィック４２０は、消去される。次の
アクティブ会ディスプレイやフィールド中、新しいオブ
ジェクト・グラフィック４２１は、オブジェク）　４２
１’としてディスプレイ装置２２上に現われる。

Ｃ０偵突検出 各可動オブジェクト用のグラフィック情報は、相互間及
びプレイフィールド−オブジェクトと、時間的−数件に
ついて比較されて、衝突が決定はれる。衝突検出数ｆｆ
１６４（第４Ｂ図）は、多くのＡＮＤゲート（図示せず
）を含み、このゲートは、可動及びプレイフィールド会
オブジェクト間の時間の一致を決定するのに用いられる
。このような決定は、１６個の４−ビット葡突検出レジ
スタ１６５の１つ又はそれ以上に送られる。第４Ｂ図及
び第１５図を参照して、特定の可動オブジェクト（ここ
ではプレーヤ２）の衝突検出について述べるが、この説
明は、残シのプレーヤ及びミサイル・オブジェクトにつ
いても同様に適用できる。

図示されているように、プレーヤ２・グラフィック・レ
ジスタ１５２ｅからのグラフィック情報は、衝突検出装
置１６４に含まれる４つのＡＮＤゲー）１６４１Ｌ−１
６４ｄに送られる。ＡＮＤゲート１６４ｍ−１６４ｄの
各々への第２人力は、プレイフィールド・オブジェクト
に対するグラフィック信号ラインＰＦＯ−ＰＦ３である
。

グラフィック・レジスタ１５２Ｃからのグラフィック情
報信号が、プレイフィールド警グラフィック信号ライン
ＰＦＯ−ＰＦ３の１つに現われるグラフィック情報信号
と、時間的に一致すると、このような一致すなわぢ衝突
を示す信号は、４−ビットφデータ・レジスタ１６２′
に送られ、そこで信号は一時記憶される。

データ・レジスタ１６２′に今記憶された時間一致情報
は、ＭＰＵ４０がＲＥＡＤコマンドを開始する時レジス
タ１６２′を読出されるべき“メモリ場所”として指定
するアドレスをアドレスバス６２に出スと、ＭＰＵ４０
（第３図）へ連続的に送られる。データ会しジスク１６
２′のアドレスは、レジスタ選択装ろ、２００（第４Ｂ
図）に送られ、そこでアドレスをデコードし、レジスタ
１６２′に供給されるエネーブル（ｍ号を出力し、レジ
スタの内容がデータバス６０に出されてＭＰＵ４０へ送
られる。

普通、ＭＰＵ４０は、永石帰線消去期間ごとに、同様の
方法で全１６個の衝突検出レジスタ１６５を読出ず。１
６の衝突検出レジスタ１６５に含まれる情報が、ＭＰＵ
４０に送られた後、省き込みコマンドを開始する。アド
レスバス６２に出されたアドレスは、レジスタ選択数値
２００によシブコードされてクリア（ＣＬＲ）信号を発
生し、この信号は衝突検Ｌｊ、Ｉレジスク１６５へ送ら
れてそれらの内容を同時にクリアする。

ＭＰＵ４０によυ衝突検出レジスタ１６５から得られる
衝突ｍ　報は、システム・オペレーションのモードに従
って種々の目的に用いられる。たとえは、可動“ターゲ
ット”オブジェクト（たとえはポール）とプレイフィー
ルド境界線”オブジェクト間の衝突に関する情報は、Ｍ
ＰＵ４０にターゲット・オブジェクトの移動の方向を変
えさせる。又フ。

レーキ・オブジェクトとミサイル・オブジェクト間の衝
突を示す情報は、ＭＰＵ４０に、プレーヤを示すグラフ
ィック情報を変更させて爆発したようにディスプレイす
る。＠ｊ突情報により、ＭＰＵ４０は、適当なスコア表
を作成できる０ ゜、オペレーション システム１０は、２つの基本モード・オペレーションを
有し、これはシステム１０に適当なオペレーティング・
プログラムを与えることにより　ｇ択される。第１モー
ドで動作する場合、システム１０は、プログラム可能な
はん用コンピュータとして機能する。第２モードのオペ
レーションは、システム１０にビデオ命ゲーム装ｆｆ＋
ｊとして機能させる。

システム１０にオペレーティング・プログラムを与える
いくつかの方法がある。それによシオペレーション・そ
−ドが選択される。オペレーティング−プログラムを含
むＲＯＭカートリッジ３３は、カー　トリッジ容器ａ２
（ＮＧ２図）に挿入される。

又、オペレーティング・システム・プログラムは、たと
えば、ディスク装置１５又はカセット（テープ）装置１
６のような周辺装部に記憶される。このように記憶され
た所望のオペレーティング・プログラムは、選択された
周辺装膜からメモリ装置４２のＲＡＭセクションに読出
される。

しかし、システム１０が機能するオペレーション・モー
ドの如何に拘らず、第３図の内部回路の動作は本質的に
変シない。たとえば、システム１０が、／ξとえは親類
、友達の名前及び他の適当なデータをリストするような
、はん用コンピュータ情報マネジメントとして機能する
時、オペレーティング・プログラムは、ディスプレイ装
置２２にその情報の部分をディスプレイすることができ
る。

このように、オブジェクト１ジエネレータ４４は、メモ
リ装置４２からディスプレイ装ｆｆｉ、２２ヘゲラフイ
ック情報を送るように要求される。オペレーティング−
プログラムは、ディスプレイ・インストラクションのあ
らかじめ決められたリストを、メモリ装置４２のＲＡＭ
セクション２８４（ｍＥ７図）に、送るようＭＰＵ　４
０に指示ｔ１ディスプレイーインストラクションをＭＰ
Ｕ４０が使用できるようにする。このように、悄轄はデ
ィスプレイ装置（２２を介してユーザに示されるが、Ｍ
ＰＵ４０は、ディスプレイ・インストラクションの部分
、主に３−バイト・インストラクションの２）くイト・
アドレスを修正することができ、それによって、ナイス
プレイされるグラフィック情報（たとえＶよアルファニ
ュメリツク・キャラクタ、ライン、見出しマーク等）を
含むメモリ装置４２のそれらセクションに、オブジェク
ト・ジェネレータ４４を１旨向させる。

逆ニ、オペレーティング・プログラムは、情報がグラフ
のような形態でディスプレイされることを、徴求するこ
ともある。従って、伯父Ｐｉ＜朴システムの形態で、プ
レイフィールド・ディスプレイがディスプレイ装置２２
を介してユーザ・＼、デイスプレィされ得る。

さらに、オペレーティング番システムハ、可動カーソル
のディスプレイを要求することもある。

このような場合、オペレーティング・システムは、可動
オブジェクト・ジェネレータ４４Ｂがディスプレイ装置
２２に構成する垂直コラム用の画像デ゛−タを含むグラ
フィック情報のブロックを含む。画像データには、カー
ソル・オブジェクト用のものも台筐れる。その後ＭＰＵ
４０は、可動オブジェクトＤＭＡカウンタ８６（第４Ａ
図）に、カーソル画像データを含むグラフィック情報の
ブロックのメモリ数組４２内の場所のアドレスを書込む
。ＭＰＵ４０は又ＤＭＡ制御レジスタ１０にデータ・ワ
ードを書込む。ＤＭＡ制御レジスタの内容は、ＤＭＡ制
御装９９０に送られ回顧１オブジェクト・グラフィック
がディスプレイされる。従って、ＤＭＡ制御装置９０は
、可動オブジェク）　ＤＭＡカウンタ８６に信号を供給
し、前記信号によ、９　ＤＭＡカウンタ８６は、カーソ
ル用グラフィック情報を含むメモリ装置４２のメモリ場
所を順次アドレスする。ＤＭＡ制御装置は、可動オプン
エクト・ジェネレータ４４Ｂ（第４Ｂ図）のＤＭＡレジ
スタ選択論理回路２０２に送られるＨＡＬＴコマンドを
発生する。ＨＡＬＴコマンドにすぐ続いて、ＤＭＡ制御
装置９０は、可動オブジェクトＤＭＡカウンタ８６によ
シ与えられメモリ場所ヲ示スアドレス信号を用いて、メ
モリ装置４２のアクセスを開始する。同時に、シンク−
ジェネレータ１４６によ多発生されたＨ−カウンタデコ
ードを用いて、ＤＭＡレジスタ選択論理回路２０２は、
５つのラインの１つにセレクト（ＳＥＬＥＣＴ）信号を
発生し、このセレクト信号は、対応するグラフィック・
レジスタ１５２に送られる。セレクト信号は、データバ
ス６０に存在する情報を受は記憶するように、グラフィ
ック・レジスタ１５２０１つ全選択する。前述のように
、グラフィック・レジスタ１５６の特定の１つの選択は
、可動オブジェクト・グラフィックのためメモリ・アク
セスが行なわれる水平帰線消去期間内の特定の時間的区
間によシ、決定される。各可動オブジェクトには、グラ
フィック情報を受けるため、各水平ブランク時間に予定
の区間が与えられる。従って、ＤＭＡ制御装置８０は、
これらの予定の時間区間中にメモリ読出しを開始し、か
つ、ＤＭＡレジスタ選択論理回路２０２は、ＨＡＬＴコ
マンド及び適当なＨ−カウンタ・デコードの受取シに応
じて、予定の時間区間に相当する信号ラインのセレクト
信号を発生する。

第４Ｂ図に示されたＯＲゲート２０４は、５つのＯＲゲ
ートとして示され、各々は５つのグラフィック・レジス
タ１５２の１つに対応する（４つの２−ビット・ミサイ
ル・グラフィック・レジスタは、同時にロードされるの
で、そこへ情報を転送するためのシングル１−バイト・
レジスタとして処理される）。さらに、ＯＲゲート２０
４として示された各ＯＲゲートは、ＤＭＡレジスタ選択
論理回路２０２から受けたセレクト信号と、レジスタ選
択装置２００からのレジスタ渕択（ＲＥＧ　、　５ＥＬ
ＥＣＴ　）信号とを有する。この後者の信号は、グラフ
ィック情報がＭＰＵ４０によジグラフイック・レジスタ
１５２０１つ又はそれ以上に書込まれる時、用いられる
。

ディスプレイ装置２２にディスプレイされたカーソル・
オブジェクトの相対水平及び垂直移動は、ＭＰＵ４０に
よシ前述のような方法で行なわれる。

新しい水平位置情報は、垂直帰線期間中に、可動オブジ
ェクト位置レジスタ１４０に書込まれる。グラフィック
情報のブロック内の新しい場Ｑｒへのカーソル・オブジ
ェクト用画像データの省き直しは、垂直帰線期間中に、
ＭＰＵ４０によシ行なわれる。

ＭＰＵ４０によシ用いられるデータは、８縦桿１８又は
ユーザによるキー２４の動作によシ与えられる。代表的
には、操縦枠１８はユーザにより発生される位が（情報
を供給し、これは周辺インターフェース装置５０を経て
ＭＰＵ４０に送られる。操縦枠１８は米国特許Ｎｑ　４
　、０９１　、２３４号に示されているような方法で構
成することができる。

本発明は、システムのプロセサ裂傷から酉、とんと助け
を受けることなく、メモリ装置Ｗ）からディスプレイ装
置へのグラフィック情報の転送ができる、プログラム可
能なオブジェクト・グラフィック・ジェネレータを有す
るデータ処理製鉄を提供する。

従って、発生される可動オブジェクトは、水平移動用の
位置決め回路のみを必要とし、それによって垂直位散状
めするための付加回路を必要としない。

以上、本発明を実施するためのベスト・モードについて
述べてき／ヒが、本発明に基づく改良及び変更は可能で
ある。

【図面の簡単な説明】

第１図は本発明のコンポーネント部分を示した＠袂図、
第２図は本発明に用いられるランダム・アクセス・モジ
ュールとリード・オンリーやメモリ・カートリッジを収
容するためのメモリ収各部分を、上部分を取りはずして
示したコンソール装置の概要図、第３図は本発明の回路
の全体的ブロック図、第４Ａし１および第４Ｂ図は第３
図示のオブジェクト・グラフィック・ジェネレータのブ
ロック■１、第５図は第３図図示のオーディオ信号ジエ
ネレーク制角ｌ装置のブロック図、第６図は第５図図示
のオーディオ制御裂れの１つの概要図、第７図は第３図
図示のメモリ装置の構成図、第８図は第３図図示のシリ
アル（Ｉｌｏ）バスに転送される信りを示した図、第９
図は第３図及び第４図図示のオブジェクト・グラフィッ
クのジェネレータによってプレイフィールド・オブジェ
クト・グラフィックがいかに発生されるかを示した例、
第１０図は第３図及び第４図図示のオブジェクト・グラ
フィック・ジェネレータのカラー−輝度選択装置の概要
図、第１１図はグラフィック情報のバッキングを示した
図、第１２図はプレイフィールド・キャラクタを発生す
るのに関連して用いられる間接アドレス技術を示した図
、第１３図は第３図図足置を示した図、第１４図は可動
オブジェクトに対するカラー−輝度記憶レジスタを示し
た図、第１５図は第４Ａ図図示の衝突検出論理回路の部
分を示した図である。 １０・・・・システム、１２・・・・コンソール、１４
Φ・・・フリンタ、１５−・ゆ・フロッピーディスク、
１６・・−Φカセット、１８・―・・操縦枠、２２・・
・Φディスプレイ装置、３３・・・・ＲＯＭカートリッ
ジ、３６・拳・φ付加メモリ・パッケージ、２４・・・
−キーボード、４０・−・・ＭＰＵ、　４２・・＠拳メ
モリ装置、４４・・魯・オブジェクト・グラフィック・
ジェネレータ、４６・・・慟オーディオ・ジェネレータ
５０−・・・周辺インターフェース装置、５２拳・・・
ビデオ合計器、５４・・・・ＲＦモジュレータ、５８１
１ψΦ・タイミング装置、８２・＠壷・ディスプレイ嗜
リスト０カウンタ、８４・・・・メモリ走査カウンタ、
８６１１−・・可動オブジェクトＤＭＡカウンタ、８８
・・・・インストラクション・レジスタ、９０φ・拳・
ＤＭＡ制御装置、９４・・・・ＲＯＭ、　９５　、１０
８−・−・ＭＰＸ、　９６・・・・ラインカウンタ、９
８・拳・・比較回路、１旧・拳・・ＤＭＡ制御レジスタ
、１１０＠Φ・・キャラクタφネーム・レジスタ、１１
２・・・・キャラクタ・ペースｅレジスタ、１１４−・
・・ディスプレイＲＡＭ、　１１６・・・・ＲＡＭアド
レスｅカウンタ、１２１ｅＩＩｅ・レジスタ制御装置、
１２２・・・―プレイフィールド拳グラフィック・シフ
トレジスタ、１２４・・・・プレイフィールド・エンコ
ー、ド論理回路、１４０・・・・可動オブジェクト水平
位置レジスタ、１５０・嚇・Ｏシンク−ジェネレータ、
１５１１ｉ・・・・グラフィック・レジスタ制御装置、
１６４・・・・衝突検出装［ｉ、１６６・Φ・・優先エ
ンコーダ、１７８・・・番色−に’！’度レジしタ選択
装置、１８２・・・・遅延ラインタップ選択装置、２０
０−・・Ｏレジフタ選択装Ｖイ、２１６　、２３０，２
４０・・・・８ビツトーデータ・レジスタ、２２８・・
・・Ｎ分割カウンタ、２１４・・・・オーディオｆｉｉ
制御装置、２５０　、２５６．２６０−・・・フリップ
フロップ。 特許出願人　　アタリ・インコーボレーテツド代理人　
山川政樹（ほか１名） ＦＩＧ、　　７ ＦＩＧ、　　８ アメリカ合衆国カリフォルニア 州マウンテンビュー・ノース・ レンダストーフ１１１

Claims (1)

1. 【特許請求の範囲】 （１）マツプ争モードおよびキャラクタ・モードの２つ
   のオペレーション・モードラ有スルクラフインク発生装
   置において； マツプ・インストラクション及びキャラクタ・インスト
   ラクションを含む一連のディスプレイ・インストラクシ
   ョンを記憶し、且つ、一連のグラフィック情報と、一連
   のキャラクタ・ネームと。 及び、グラフィック情報のキャラクタ・ブロックであっ
   てその各々が複数のバイトより成るキャラクタ・ブロッ
   クとを記憶するデジタル・メモリと；このデジタル・メ
   モリに接続され、開始信号に応じ一連のディスプレイ争
   インストラクションをアドレスするディスプレイ・リス
   ト回路と；前記デジタル・メモリに接続され、アドレス
   されたディスプレイ・インストラクションに応医マツプ
   ・インストラクションに応じたマツプ・モードおよびキ
   ャラクタ・インストラクションに応じたキャラクタ・モ
   ードの２つのモードのうちの１つにて動作するようにす
   る為の論理回路であって、マツプ・モードにて動作可能
   にして、一連のグラフィック情報を逐次アドレスし且つ
   一連のグラフィック情報に応じて第１のラスタ慟グラフ
   ィック信号を供給するマツプ手段と、キャラクタ・モー
   ドにて動作可能にして、一連のキャラクタ−ネームをア
   ドレスし、アドレスされたキャラクタ争ネームに応じて
   グラフィック情報のキャラクタ・ブロックをアドレスし
   且つグラフィック情報のアドレスされたキャラクタ・ブ
   ロックに応じて第２のラスク拳グラフインク信号を供給
   するキャラクタ手段とを含む論理回路と から成るグラフィック発生装置。 （２、特許請求の範囲第１項記載の装置において、前記
   論理回路は、マツプ・モードにおいて、１つの水平ディ
   スプレイ・ラインに対応するアドレスされた一連のグラ
   フィック情報を記憶するディスプレイ・メモリと、この
   ディスプレイ・メモリに接続され、選択されたディスプ
   レイ・インストラクションに応じて、ディスプレイ・メ
   モリ内に記憶された一連のグラフィック情報をアドレス
   することによシ後続の水平ディスプレイ・ラインに対し
   第１のラスク拳グラフィック信号の反復を生じる反復手
   段とを含むことを特徴とするグラフィック発生装置。 （３）特許請求の範囲第１項記載の装置において、前記
   論理回路は、キャラクタ・ディスプレイ会モードにおい
   て、キャラクタの１つの水平列に対応するアドレスされ
   た一連のキャラクタ・ネームを記憶するディスプレイ・
   メモリを含み、前記論理回路は、このディスプレイ・メ
   モリに記憶されているキャラクタ・ネームに応じてキャ
   ラクタの水平列の最初の水平ディスプレイ・ラインに関
   連するグラフィック情報のキャラクタ・ブロックのバイ
   トをアドレスするようになっておシ、前記論理回路は、
   更に、前記ディスプレイ・メモリに接続された反復手段
   であって、前記ディスプレイ・メモリに記憶されている
   キャラクタ・ネームに応じてキャラクタの水平列の後続
   の水平ディスプレイ・ラインに関連するグラフィック情
   報のキャラクタ・ブロックのバイトをアドレスする反復
   手段を含むことを特徴とするグラフィック発生装置。 （４）特許請求の範囲第３項記載の装置において、ディ
   スプレイ−インストラクションに応じて発生される水平
   ディスプレイ・ラインのカウントを与えるラインーカウ
   ンタと、新たなディスプレイ−インストラクションに応
   じてライン・カウンタをリセットするリセット手段と、
   前記ライン・カウンタに接続され、新たなディスプレイ
   ・インストラクションに応じた数値を受け、その数値に
   合致するカウントに応じてスタート信号を生じる比較回
   路とを含み、現在の水平ディスプレイ・ラインに関連す
   るキャラクタ・ブロックそれぞれのバイトがカウントに
   応じて選択されることを特徴とするグラフィック発生装
   置。 （５）特許請求の範囲第１項記載の装置において、アン
   プ・モードでは、前記論理回路は、一連のグラフインク
   情報を逐次アドレスし、かつ、同期的に第１のラスタ・
   グラフィック信号を生じることを特徴とするグラフィッ
   ク発生装Ｗ。 （６）特許請求の範囲第５項記載の装置において、１つ
   の水平ディスプレイ・ラインに対応する第１のラスタ・
   グラフィック信号は一様の度数にて生じることを特徴と
   するグラフインク発生装置。 （７）マツプ・モード及びキャラクタ・モードの２つの
   オペレーション・モードを有するグラフィック発生装置
   において； マツプ会インストラクション及びキャラクタ・インスト
   ラクションを含む一連のディスプレイ□インストラクシ
   ョンを記憶し、かつ、一連のグラフィック情報と、一連
   のキャラクタ・ネームと。 及び、グラフィック情報のキャラクタ−ブロックであっ
   てその各々が複数のバイトよシ成るキャラクタ・ブロッ
   クとを記憶するデジタル・メモリと；このデジタル・メ
   モリに接続され、開始信号に応じ一連のディスプレイ・
   インストラクションをアドレスするディスプレイ・リス
   ト回路と：前記デジタル・メモリに接続され、アドレス
   されたディスプレイ・インストラクションに応じ、マツ
   プ・インストラクションに応じたマツプ・モードおよび
   キャラクタ管インストラクションに応じたキャラクタ・
   モードの２つのモードのうちの１つにて動作するように
   する為の論理回路であって、マツプ・モードにて動作可
   能にして、一連のグラフィック情報を逐次アドレスし且
   つ一連のグラフィック情報に応じて第１のラスタ・グラ
   フィック信号を供給するマツプ手段と、キャラクタ・モ
   ードにて動作可能にして、一連のキャラクタ拳ネームを
   アドレスし、アドレスされたキャラクタ・ネームに応じ
   てグラフィック情報のキャラクタ・ブロックをアドレス
   し且つグラフィック情報のアドレスされたキャラクタ・
   ブロックに応じて第２のラスタ・グラフィック信号を供
   給するキャラクタ手段とを含む論理回路と； 前記デジタル・メモリ、前記ディスプレイ・リスト回路
   及び前記論理回路に接続され、かつ、前記デジタル・メ
   モリに対してのダイレクト・メモリ・アクセスを持ち、
   もって前記論理回路が必要時に前記デジタル・メモリを
   アクセスすることを可能にするプロセッサと から成るグラフィック発生装置。 （８）特許請求の範囲第７項記載の装置において、前記
   論理回路は、マツプ・モードにおいて、１つの水平ディ
   スプレイ・ラインに対応するアドレスされた一連のグラ
   フィック情報を記憶するディスプレイ書メモリと、この
   ディスプレイ書メモリに接続され、選択されたディスプ
   レイ・インストラクションに応じて、ディスプレイ・メ
   モリ内に記憶された一連のグラフィック情報をアドレス
   することによシ、後続の水平ディスプレイ・ラインに対
   し第１のラスタ・グラフインク信号の反復を生じる手段
   とを含むことを特徴とするグラフィック発生装置。 （９）特許請求の範囲第７項記載の装置において、前記
   論理回路は、キャラクタ・ディスプレイ・モードにおい
   て、キャラクタの１つの水平列に対応するアドレスされ
   た一連のキャラクタ・ネームを記憶するディスプレイ・
   メモリを含み、前記論理回路は、このディスプレイ・メ
   モリに記憶されているキャラクタ・ネームに応じてキャ
   ラクタの水平列の最初の水平ディスプレイ・ラインに関
   連するグラフィック情報のキャラクタ・ブロックのバイ
   トをアドレスするようになっておシ、前記論理回路は、
   更に、前記ディスプレイ・メモリに接続された反復手段
   であって、前記ディスプレイ・メモリに記憶されている
   キャラクタ・ネームに応じてキャラクタの水平列の後続
   の水平ディスプレイ・ラインに関連するグラフインク情
   報のキャラクタ−ブロックのバイトをアドレスする反復
   手段を含むことを特徴とするグラフィック発生装置。 ａω　特許請求の範囲第９項記載の装置において、ディ
   スプレイ・インストラクションに応じて発生される水平
   ディスプレイ１１ラインのカウントを与えるライン・カ
   ウンタと、新たなディスプレイ・インストラクションに
   応じてライン・カウンタをリセットするリセット手段と
   、前記ライン・カウンタに接続され、新だなディスプレ
   イ・インストラクションに応じた数値を受け、その数値
   に合致するカウントに応じてスタート信号を生じる比較
   回路とを含み、現在の水平ディスプレイ・ラインに関連
   するキャラクタリブロックそれぞれのバイトがカウント
   に応じて選択されることを特徴とするグラフィック発生
   装置。 ０υ　メモリ・マツプモードでの順次配置されたビデオ
   ・データのアクセス又はキャラクタ・モードでの水平列
   に対応する複数のキャラクタのアクセスを選択的に行え
   るグラフィック発生装置において； グラフィック情報及びディスプレイ・インストラクショ
   ンを記憶するデジタル・メモリであって、前記グラフィ
   ック情報にはビデオ・データおよび複数のキャラクタ−
   ブロックが含まれ、これらキャラクタ・ブロックの各々
   は複数のキャラクタの１つに対応し、前記ディスプレイ
   ・インストラクションは順次配置されるとともにマツプ
   及びキャラクタ・ディスプレイ・インストラクションを
   含む特徴をもつデジタル・メモリと； このデジタル・メモリに接続され、制御信号に応じてグ
   ラフィック情報およびディスプレイ・インストラクショ
   ンをアクセスするアドレス−ジェネレータと； 前記デジタル・メモリ及び前記アドレス中ジェネレータ
   に接続され、アクセスされたディスプレイ・インストラ
   クションを受けるとともに、（リマツフ拳ティスプレィ
   のインストラクションの受信に応じて、前記アドレス・
   ジェネレータをしてビデオ・データを逐次アクセスさせ
   る第１の制御信号と。 （２）キャラクタ・ディスプレイ・インストラクション
   の受信に応じて、前記アドレス・ジェネレータをして水
   平列に対応したキャラクタ・ブロックを逐次アクセスさ
   せる第２の制御信号と。 （３）前記アドレス・ジェネレータをして、後続のディ
   スプレイ・インストラクションをアクセスさせる第３の
   制御信号と を含む制御信号を発生する制御手段と から成るグラフィック発生装置。 ａり特許請求の範囲第１１項記載の装置において、ディ
   スプレイ・インストラクションは反復インストラクショ
   ンを含み、ビデオ・データは水平ラインとしてディスプ
   レイされるようにされておム前記デジタル・メモリに接
   続されたバッファ・メモリでおって、水平ラインに対応
   してアクセスされたビデオ・データを記憶できるバッフ
   ァ・メモリと、反復インストラクションに応じて前記ノ
   （ソファ・メモリに記憶されているビデオ・データをア
   クセスするアドレス回路とを含むことを特徴とするグラ
   フィック発生装置。 ■特許請求の範囲第１１項記載の装置において、前記デ
   ジタル・メモリにはアドレス・データ・ワードを含む一
   連のメモリ場所がアシ、これらのデータ・ワードそれぞ
   れには対応のキャラクタ・ブロックの前記デジタル・メ
   モリ内の場所を示す情報が含まれておシ；キャラクター
   インストラクションに応じて、水平列に対応する複数の
   アドレス・データ・ワードを記憶するよう動作可能な）
   （ソファ・メモリと、第２の制御信号に応じて前記バッ
   ファ・メモリから一時的に記憶されたアドレス・ワード
   を逐次検索し、検索されたアドレス・データ・ワードに
   応じてバイトのブロックの選択された１つをアクセスさ
   せる手段とを含むことを特徴とするグラフィック発生装
   置。 α４特許請求の範囲第１３項記載の装置において、前記
   バッファ・メモリには前記アドレス・ジェネレータが接
   続されておシ、前記バッファ・メモリに接続されて記憶
   されているアドレス・データ・ワードを逐次アドレスす
   るアドレス回路を含み、前記アドレス・ジェネレータは
   アドレスされたデーターワードに応じて選択されたキャ
   ラクタ・ブロックをアクセスする構成であることを特徴
   とするグラフィック発生装置。 α［有］グラフィック発生装置において；ビデオ信号に
   応じてビデオ情報をディスプレイするビデオ・ディスプ
   レイ・ユニットと；複数のアドレス可能なメモリ場所を
   有し、少なくとも、第１および第２のディスプレイ・イ
   ンストラクション、グラフィック・データ並びにアドレ
   ス・データを記憶するメモリ手段と；グラフインク発生
   回路とから成シ；前記グラフィック発生回路は、 前記メモリ手段に接続されたアドレス手段と、前記メモ
   リ手段に接続され、ディスプレイ・インストラクション
   を受け、且つそこから、複数の第１及び第２の制御信号
   を供給する制御手段と、前記メモリ手段および前記制御
   手段に接続され、グラフインク・データを受け、かつそ
   こから、制御信号の予定のものによシ指定されたディス
   プレイ特性を有するビデオ信号を形成する変換手段と、
   この変換手段に接続され、ビデオ信号をビデオ・ティス
   プレィ・ユニットへ伝える通信手段とを含むとともに、 前記グラフインク発生回路は、第１及び第２のディスプ
   レイ・インストラクションに応じて以下の２つのモード
   、すなわち （、）前記第１のディスプレイ−インストラクションに
   より指定され、第１の制御信号が制御手段により供給さ
   れるようにし、前記制御手段に接続されて前記第１の制
   御信号に応じる前記アドレス手段がグラフィック・デー
   タを含むメモリ場所を示す一連のアドレス信号を生じる
   ようにする第１のモードと、 （ｂ）第２のディスプレイ争インストラクションによシ
   指定され、第２の制御信号が前記制御手段により供給さ
   れるようにし、前記アドレス手段は第２の制御信号に応
   じてアドレス・データを交代でアクセスし、アドレス・
   データを受け、かつそこから、グラフィック・データの
   選択された部分を含むメモリ場所を示す第３のアドレス
   信号を発生するようにする第２のモードと、において選
   択的に動作可能に構成されていることを特徴とするグラ
   フィック発生装置。