JPS60247297A - Ｃｐｕにより制御されるカラ−テレビジヨン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＣＰ　Ｕにより制御されるカラーテレビジョ
ン装置、特に該装置に於ける画像のパターンとその色彩
の制御手段の改良に関する。

〔従来技術とその問題点〕

このようなテレビジョン装置は、各種のゲーム機、アニ
メーションディスプレイ装置、コンピュータの出力ディ
スプレイ装置、医療用各種診断装置、赤外テレビジョン
装置、温度分布等のディスプレイ装置、自動設剖装置等
々に広く利用されているが、カラーテレビジョンに於て
多彩な色彩を自由に駆使しようとすると、その制御のた
め必要な情報量が膨大なものとなる。

従って、静止画像を利用する場合はとにかくと（７） して、急テンポでしかも高速で作動するＣＰＵ。

ＲＡＭ等が必要となり、そのため装置全体が複雑で高価
なものとなるという問題があった。また、そのため価格
面の制約が厳しい場合には、使用できる色彩の種類や画
素の大きさ、配色等が厳しく限定されざるを得なかった
。

また、今日市販されているＲＯＭ、ＲＡＭ等のチップの
容量や性能はこれらのテレビジョン装置の要求に必ずし
も完全に適応したものではない。

かかる問題点を解決するため、本願出願人は先に特開昭
５６−０９４３８９号公報、同５６−０９４３９０号公
報或いは同５６−０９４３９１号公報等に於て、市販の
安価なチップを利用し、且つその能力を余すことなく１
００％有効に利用し得る無駄のない回路構成を実現し、
しかも広く用いられている汎用のＣＰＵやＲＡＭを利用
した簡単な回路構成でありながら、多彩な色彩を自由に
駆使し、急速な画面の転換が行なわれるような動画のデ
ィスプレイが可能な、ＣＰＵにより制御されるカラーテ
レビジョン装置用の画像制御方法及び回路を提案した。

（８） 而して、本願出願人が上記特開昭５６−０９４３８９号
公報或いは同５６−０９４３９０号公報に於て開示した
カラーテレビジョン装置の色彩制御回路の要旨とすると
ころは、従来、画面構成のため各画素毎の成分色輝度制
御信号として直接利用する色彩コードをストアしておく
ＲＡＭの構成及び使用法を改良した点にある。更に具体
的に云えば、例えば、１６色の色彩を用いて画面を構成
する場合には色彩指定コードとして４ビツトのコードが
必要である。

一方、画面を構成するためには、通常２５６本（−２８
本）の走査線と、−走査線当り２５６個の画素を用いて
いる。この場合、画素の総数は、２１６個即ち６５，５
３６個となり、従って、これらの全画素の一つ一つにつ
き各４ビツトの色彩コードをストアするためには、容量
的には１６にビットのＲＡＭ１６個、または８にビット
のＲＡＭ３２個が必要となる。

然しなから、今日では、８にビットのＲＡＭはもはや標
準品としては提供されなくなっており、代って１６にビ
ットのＲＡＭが主流となりつ−あ（９） る。そのため８にビットＲＡＭは工業的見地から使用で
きなくなっており、１６にビットＲＡＭの使用を余儀な
くされるが、容量的には１６にピント１６個で足りると
しても、これを公知の方法で使用すると、３２個が必要
となり、ＲＡＭの能力は５０％しか利用されないことに
なり、またテレビ画面の走査と同期して各画素のカラー
コードに並列に入力させることは、従来技術では不可能
であった。

本願出願人が上記特開昭５６−０９４３８９号公報或い
は同５６−０９４３９０号公報に於て開示したカラーテ
レビジョン装置の色彩制御回路に於ては、１６にビット
のＲＡＭ１６個を、簡単な他の回路要素と組み合せるこ
とにより、上記のカラープロセッシングを効率良く行な
わせるようにしたものである。

その場合、上記にストアされたコードを直接色彩コード
として利用し、これらをカラーデコーダにより各成分色
の輝度制御信号に変換するよう構成することも可能であ
るが、更に望ましくは、実際の色彩コードは別のファイ
ルに指定アドレスと対（１０） 応させて記録しておき、上記のＲＡＭのはかＣＰＵまた
はそれに代る制御回路では、各画素毎の色彩コードの上
記ファイル内のアドレス指定コードを取り扱うよう構成
する。また、色彩コードのビット数は、そのアドレスコ
ードのビット数よりずっと大としておく。そして、実際
の各成分色の輝度制御信号は、デコーダを介してこのア
ドレス指定コード列を色彩コード列に変換することによ
って４４４るよう構成したものであった。

そうすると、実際の色彩制御は、ＣＰＵ等によるアドレ
ス指定コード列の編成と、色彩コートファイルの再編成
とにより二次元的に行なわれることになる。そしてこの
ように構成すると、使用可能な色数を減することなく、
ＣＰＵの負荷を大幅に軽減することができ、しかも、色
彩コードファイルを適宜再編成することにより、多種多
様な色彩を自在に利用し得るようになる。

また一方、本願出願人が上記特開昭５６−０９４３９１
号公報に於て開示したカラーテレビジョン装置のパター
ン制御回路に於ては、使用するパターンの基本形を表す
画素集団の各画素毎の色彩指定コードを記録したＲＯＭ
と、このＲＯＭから取り出したパターンデータを所望の
ビット数だげシフ１−シて出力し得るパターンシフト回
路と、上記パターンシフト回路の出力データをストアず
べきＲＡ　Ｍの該当アトルスに現にストアされているデ
ータを読み出し、これを上記パターンシフト回路の出力
データと所望のルールに従って合成または置換して、上
記ＲＡＭの該当アドレスにリストアするデータ更新回路
とによってパターン制御回路を構成し、これによりフェ
ッチサイクル数を大幅に軽減して、ＣＰＵの負荷を大幅
に軽減させながら、しかも急テンポの画面展開が可能な
制御回路を提供した。

然しなから、上記の如き制御回路に於てもなお、上記パ
ターン制御回路や色彩制御回路への各種指令、データ供
給、アドレス指定等の作業ばＣＰＵによって行なわれな
けれならず、そのためＣＰＵの負担はやはり相当なもの
であり、複雑、高度な画面展開を要求されるディスプレ
イを行なうことは困難であり、またテレビゲーム機等の
場合には高度のゲーム内容を実現するためのプログラム
を盛り込むにも限界かあった。

〔本発明の目的〕

本発明は、上記の問題点を解決するためなされたもので
あり、その目的とするところは、ＣＰＵによるパターン
制御や色彩制御のための作業量を可能な限り軽減し、Ｃ
ＰＵにはその他の作業、即ち例えばテレビゲーム機の場
合にはゲームコントロールのための作業等をきめ細かく
処理する余地を残そ・うとするものである。

〔問題点を解決するための手段〕

而して、上記の目的は、パターン制御や色彩制御のため
の指令作業を、ＣＰＵに接続されＣＰＵからの簡単な指
令によってそれ自体に組み込まれたプログラムに従って
処理するＤＭＡ　（ダイレクト・メモリ・アクセス）に
代行させることによって達成される。

即ち、本発明に係るテレビジョン装置には；表示すべき
多数のパターンと当該パターンを構（１３） 成する各画素毎の色彩指定コードをストアするＲＯＭ（
リード・オンリ・メモリ）を有し、与えられた指令に基
づき所望のパターンを読み出すと共に、これを画面上で
所定の径路に沿って移動させるためのパターン制御デー
タを出力するパターン制御回路と； 各画素毎の成分色輝度制御信号として利用する色彩指定
コードをテレビジョン画面上の上記アドレスＸｉ　Ｙｊ
と対応したアドレスにストアし、そのストアされるデー
タが上記パターン制御回路からの出力に基づき更新され
るＲＡＭ（ランダム・アクセス・メモリ）を有し、画面
のスキャニングと同期して上記ＲＡＭから読み出された
データに基づきビデオ信号を編成する色彩制御回路と；
上記ＣＰＵからの指令に基づき、予めセットされたプロ
グラムに従い上記パターン制御回路に指令を発するＤＭ
Ａと； が設けられ、上記ＤＭＡによって上記パターン制御回路
が制御され、当該パターン制御回路からの出力に基づき
上記色彩制御回路中のＲＡＭの色（１４） 彩指定コードが書き変えられるように構成される。

上記ＤＭＡは、ＣＰＵにより直接セントアンプされるよ
うにしても良いし、或いはまた、ＣＰＵからインストラ
クション・レジスタを介してセソｉ・アップされるよう
に構成しても良い。

〔作　用〕

上記の如く構成すれば、特定のパターンをテレビ画面上
に表示するとき、ＣＰＵからＤＭＡに送るべきデータは
、上記パターン制御回路及び色彩制御回路中の各種エレ
メントに対して与えるべき初期値のみで良く、その後の
データはＤＭＡに組み込まれたプログラムに従いＤＭＡ
自身から発せられるので、パターン及び色彩を制御する
ために要求されるＣ　Ｐ　Ｕの負担は大いに軽減される
ものである。

〔実　施　例〕

以下、図面に示した本発明に係るテレビジョン装置の一
実施例を参照しつ＼、本発明の詳細な説明する。

図面はいずれも本発明に係るテレビジョンゲーム機の構
成及び作用を説明するためのものであり、第１図はその
総合回路図、第２図はそこで使用するパターンのディス
プレイ及び記録方法の説明図、第３図はカラーデコーダ
の構成を示す部分回路図、第４図はパターンシフト回路
の構成を示す部分回路図、第５図はそのパターンシフト
回路の作用説明図である。

而して、第１図中、１はテレビジョン装置、２はゲーム
用の操作部、３はＣＰＵ、４はＤＭＡ　（ダイレクト・
メモリ・アクセス）、５はインストラクション・レジス
タ、６はパターン制御回路、７は色彩制御回路、８はク
ロックパルス発振器、９ばカラーデコーダ、１０はビデ
オ信号編成回路、１１ハケ−ムコントロールデータバス
、１２ばクロックパルスバス、１３はスキャンコントロ
ールバス、１４はアドレスバス、１５はデータバスであ
る。

而して、操作部２は押ボタンスイッチ１６．１７及び制
御ノブ１８を有し、これらにより、テレビジョン装置１
の画面上に特定のパターンを出現、移動させ、ゲームを
行なうためのコンソールである。

パターン制御回路６はマルチプレクサ１９．２０゜２１
及び２２、Ｙｘレジスタ２３、アップダウンカウンタ２
４及び２５、ＲＯＭ２６、パターンシフト回路２７、Ａ
ＬＵ　（アリスメテインク・ロジック・ユニソ１−）２
８、システムコントローラ２９、モードセレクタ３０か
ら成り、また、色彩制御回路７は、ＲＡＭ３１及び３２
、ラッチ３３及び３４、シフトレジスタ３５ないし３８
、マルチプレクサ３９並びに色彩コードレジスタ４０、
から成る。また、カラーデコーダ９の具体的構成は第３
図に、パターンシフト回路２７の構成は第４図に示され
ている。

゛　パターン制御回路６及び色彩制御回路７の作動につ
いては後で詳述する通りであるが、先ず第１図に示した
回路全体の作動の概略から説明する。

ゲームプレイヤが操作部２の押ボタンスイッチ１６、　
ＩＴ及び制御ノブ１Ｂを操作すると、その出力としての
ゲームコントロールデータがＣＰＵ３にもたらされる。

然るときは、ＣＰＵ３ばこれに予め組み込まれたプログ
ラムに従い上記入力データに基づいて所定の演算を行な
い、これに基づきＤＭ（１７） Ａ４にデータを送り、ＤＭＡ４はこれに組み込まれたプ
ログラムに従って画像のパターン及び色彩に関する指令
をパターン制御回路６及び色彩制御回路７中の諸エレメ
ントに送り出す。最終的に色彩制御回路７中の色彩コー
ドレジスタ４０から出力された信号は、カラーデコーダ
９によりデコードされてＲ（赤）、Ｇ（緑）、Ｂ（青）
の三色成分の輝度信号に変換され、その信号がビデオ信
号に編成されて、テレビジョン装置１に供給され、テレ
ビ画面上にそれぞれの色彩コードに対応した彩度及び明
度の色彩が発現されるように構成されている。

而して、従来は、パターン制御回路６及び色彩制御回路
７を制御するための指令をＣＰＵ３から直接これらの制
御回路に送っていたものであるが、そのようにするとこ
れらの指令を細かく演算するためのプログラムもＣＰＵ
自体の中に組み込む必要があり、そのためＣＰＵの負担
は大きくならざるを得なかった。これに対して、本発明
に於ては、パターン制御回路６及び色彩制御回路７を制
御す（１８） るだめのデータはＤＭＡ４に於りる演算により導出され
、ＣＰＵ３はＤＭＡ４に対してその演算の基礎となるデ
ータだけを供給すれば良い。即ち、ＣＰ　Ｕ　３からＤ
ＭＡ４に対して供給されるデータは、パターン制御回路
６中のＹＸＸレジスフ２、システムコントローラ２９、
モードセレクタ３０、アンプダウンカウンタ２５、並び
に色彩制御回路７中の色彩コードレジスタ４０に対する
それぞれの初期値のみであり、その後これらのエレメン
トを制御するデータは」二記初期値からＤＭＡ４が自動
的に演算してこれを各エレメントに供給する。従って、
ＣＰＵ３はこれらの演算作業から解放され、従来に比べ
て一層複雑なゲーム内容を処理するための作業を行ない
得るものである。

而して、ＤＭＡ４へのデータ入力は、ＣＰＵ３から直接
セットアツプするようにしても良く、或いはまた、第１
図中点線で示す如く、インス］・ラクション・レジスタ
５を介してセットアツプするようにしても良い。このイ
ンストラクション・レジスタ５には所望のデータがテー
ブルとしてメモ（１９） すされている。ＣＰＵ３から直接セットアツプする場合
には、スクリーンのスキャニングとのタイミング調整が
必要であるが、インストラクション・レジスタ５を介し
てセットアツプする場合には、この調整もインストラク
ション・レジスタとＤＭＡとが行なうので、ＣＰＵはス
クリーンの状態と無関係に働くことができる。

以下、第１図に示した回路による具体的な画像表示の機
能について説明する。

今、テレビジョン装置１の画面が、２Ｂ＝２５６本の走
査線で構成されているものとし、且つ、各走査線は２５
＝３２の分区に等分されており、走査線の番号Ｙｊと分
区番号Ｘｉにより指定されるテレビ画面上の分区アドレ
スＸ１Ｙｊにはそれぞれ２３＝８１［１ｉ１の画素が割
り付けられているものとする。

而して、ゲームのためテレビ画面にディスプレイすべき
キャラクタは例えば第２図に示されているようなパター
ンを有するものである。このようなパターンは本実施例
に於ては最大１６色までの（２０） カラーパターンであり、且つ、その１６色は、最大２８
＝２５６色の多彩な色種のなかから随時選択、利用し得
るように構成されている。

而して、例えば第２図に図示されているようなパターン
は、テレビ画面では８本の走査線ＹｊないしＹｊ＋７上
で二分区分のスペースを占有するものであるが、このよ
うなパターンに関する情報は他の同様なキャラクタに関
する情報と共に後述する方法でＲＯＭ２６の中にストア
されている。

本実施例に於ては、先ず、使用する２８＝２５６色の色
彩のそれぞれをコード化し、且つ、そのなかから選んだ
１６色のコードを色彩コードレジスタ４０にストアして
おく。

更に具体的に云えば、これらの色彩のそれぞれに８ビツ
トの色彩コードが与えられ、且つ、この色彩コードがデ
コーダ９によりデコードされ、成分色即ちＲ（赤）、Ｇ
（緑）、Ｂ（青）の三色成分の輝度信号に変換され、そ
の信号がビデオ信号に編成されて、テレビジョン装置１
に供給されたとき、テレビ画面上にそれぞれの色彩コー
ドに対（２１） 応した彩度及び明度の色彩が発現されるよう構成し、更
に、色彩コードレジスタ４０には、上記２５６色の色彩
コードの中から現に使用するため選ばれた１６色の色彩
コードを格納しておく。

このように構成すると、８ビツトの色彩コードのプロセ
ッシングには通常８ビツトの信号が必要であるにも拘わ
らず、実質的に４ビツトの信号で足りることになる。

更に具体的に説明すると、例えば上記８ビツトから成る
色彩コードを、ＤＭＡ４の指令により色彩コードレジス
タ４０のデータを差し替える場合を除き、色彩コードレ
ジスタ４０とカラーデコーダ９との間のみで扱い、他の
部分、即ち、パターン制御回路６及び色彩制御回路７等
に於ては、この８ビツトの色彩コードを直接には扱わず
、もっばら色彩コードレジスタ４０内のアドレス指定コ
ードをプロセッシングするよう構成するものである。

叙上の如く、この指定アドレスは４ビツトのコードであ
るから、このように構成するとこれらの回路は大幅に簡
素化されるが、色彩コードレジス（２２） タル０内の色彩コードを随時随意に差し替えることによ
り、簡単な回路で変化に冨んだ多彩な画面を構成し得る
ことになる。

次にごの色彩コードレジスタ４０のアドレス指定がどの
ように行なわれるかについて説明する。

−駒の画面を構成するため必要な画像情報のずべてば、
ＲＡＭ３１及び３２にストアされている。ＲＡＭ３１及
び３２はいずれも１６にビット×８ビットの容量を有し
、それぞれ二つのエリア３１−１．３１−２゜及び３２
−１３２−２に分割され、各エリアは、テレビ画面のア
ドレスＸｉ　Ｙｊのすべてにそれぞれ対応するアドレス
が割り当てられる。

各アドレスＸ１Ｙｊにはそれぞれ８個の画素Ｚｋ（ｋ＝
０．１，２．−−−−−−−−−７）が割り付けられて
おり、各画素Ｚｋの色彩を規制するためには各画素毎に
それぞれ４ビットのアドレス指定コードａｋ・ｂｋ−ｃ
ｋ−ｄｋが必要である。

而して、第１表に示されているように、エリア３１−１
には第１ビツトａｋが、同３１−２には第２ピッ１−ｂ
ｋが、また同３２−１には第３ビツトｃｋが、同３２−
２には第４ビツトｄｋがそれぞれストアされる。

第　１　表 面して、これらの各エリアに分割格納されたアドレス指
定コードは、テレビ画面のスキャニングに同期してそれ
ぞれ対応するアドレスＸ１Ｙｊから読み出され、ａ　ｋ
はラッチ３３を介してシフトレジスタ３５に、ｂｋは直
接シフトレジスタ３６に、ｃｋはラッチ３４を介してシ
フトレジスタ３７に、ｄｋは直接シフトレジスタ３８に
一時スドアされ、次いでクロックパルスに同期してそれ
ぞれのシフトカウンタから直列に送出され、マルチプレ
クサ３９を介してシフトコードレジスタ４０に並列に入
力し、それぞれ対応するアドレスの色彩コードを読み出
し、これをカラーデコーダ７に送り込む。なお、ラッチ
３３及び３４は、各シフトレジスタ３５ないし３８にデ
ータを書き込むタイミングを整合するためのものである
。

カラーデコーダ９の回路構成は第３図に示されている。

第３図中、４１ば入力レジスタ、４２ないし４７はナン
ド回路、４８ないし５３はノット回路、５４ば正電圧供
給端子、５５ないし７２ば抵抗、？３．７４．７５はそ
れぞれＢ、Ｒ，Ｑの輝度信号出力端子である。

（２５） 而して、入力レジスタ４１のビット４１−１．４１−２
は三成分色共通のブライトコン１−ロールであり、同４
１−３．４１−４はＢブライトコントロール、同４１−
５゜４１−６ばＲブライトコントロール、同４１−７．
４１−８はＧブライトコントロールである。而して、こ
れら各２ビツトのプライトコントロールによりそれぞれ
各４段のブライトコントロールが行なわれ、結局２５６
色の色彩が発現せしめられることになる。

而して、テレビ画面上にさまざまなパターンを発生、移
動、消滅させて動画を構成したり、画面の転換を行なわ
せたりするためＲＡＭ３１．３２にストアすべきデータ
のプロセッシングやアドレス計算は、ＤＭＡ４によって
コントロールされるパターン制御回路６によって行なわ
れる。

ＣＰＵ３は、操作部２の状態に応動して、ＤＭＡ４にパ
ターン制御回路６中のＹｘレジスタ２３、システムコン
トローラ２９、モードセレクタ３０、アンプダウンカウ
ンタ２５、並びに色彩制御回路７中の色彩コードレジス
タ４０に対するそれぞれの初期値に関するデータを送る
。然るときは、ＤＭＡ　４（２６） は当該データに基づき予め定められたプログラムに従っ
て所要の演算を行ない、パターン制御回路６を制御する
と共に、前述の如く必要に応じて色彩コードレジスタ４
０のデータ差替えを行なう。

而して、このパターン制御回路６の作用は下記の二つに
大別されるものである。

その一つは、ＹＸレジスタ２３、アンプダウンカウンタ
２４及びマルチプレクサ１９を介して、ＤＭＡ４からの
指令を直接実行することであり、他の一つは、マルチプ
レクサ１９．２２を介してＲＡ　Ｍ　３１゜３２から所
望のアドレスＸ１Ｙｊにストアされているデータを読み
出すと共に、ＲＯＭ２６から所望のパターン情報を取り
出し、パターンシフト回路２７、ＡＩ、０２８等により
これらに所望の処理を施して新たな動画情報を得、これ
を再びＲＡＭ３１．３２の所定のアドレスＸ１Ｙｊに格
納する作業である。

而して、第一の作業は、主として予め定められた特定の
画面、例えばタイトルの表示やゲーム内容のデモンスト
レーションのため静止画像ディスプレイを行なう際行な
われるものであり、これにより画面の部分的又は全面的
な変換が行なわれる。

また、第二の作業は通常、プレイヤにより操作部２に加
えられた操作やその操作に基づくゲーム展開に応じて、
或いはまた、新たなパターンを出現させたり、既に用い
られているパターンを変形させ、移動させ、又は消滅さ
せ、動きの滑らかな動画をディスプレイする際、必要に
応じて行なわれるものである。

而して、ＹＸレジスタ２３は、これらの作業を行なう際
その作業開始の基点となるアドレスＸｉ　Ｙｊをホール
ドするため用いるものであり、アップダウンカウンタ２
４はそのＸｉ及び／又はＹｊをインクリメント又はデク
リメントするため用いられるものである。また、このと
きのデータは、ＤＭＡ４から直接か、又は、図示されて
いないＦＲＯＭ等を介してＲＡＭ３１．３２に転送され
る。

而して、本実施例に於て走査線番号Ｙｊを指定するため
には８ビツトのコードが必要であるが、分区番号Ｘｉを
指定するには５ビツトのコードでよい。そのため余った
３ビツト分のラインは、後に詳細に説明するように、パ
ターンシフト回路２７に於て、シフト量を指定するため
利用される。

第二の作業を実行する回路の特徴は、とりわけＲＯＭ２
６、パターンシフト回路２７、及びＡ　Ｌ　Ｕ　２８に
ある。

ＲＯＭ２６には前述のＲＡＭ３１．３２の四つのエリア
に対応する四つのエリア２６−１ないし２６−４が設け
られ、そこにＲＡＭ３１．３２と同様な方法で所望の基
本パターンを表すため必要な情報がストアされる。

即ち、ＲＯＭ２６の各エリアには、そのすべてに共通な
アドレスＰｉＱｊが定められており、各アドレスにはそ
れぞれ８個の画素に対応する８ビツトの信号が記録され
ている（第２表参照）。また、その各ビット毎の信号は
、対応する画素の色彩を示す色彩コードをコードレジス
タ４０から読み出すためのアドレス指定コードａｅ　−
ｂｅ　−ｃｅ　−ｄｅを各エリアに分割配分したもので
ある。

更に具体的に説明すると、例えば、第２図中のアドレス
ＰｉＱｊに示されたパターンは、第２表（２９） に示す如く記録されることになる。

第　２　表 （３０） このようにして所望のキャラクタを示すデータをＲＯＭ
２６に記録しておき、これをＲＡＭ３１及び３２に書き
込めばテレビ画面にそのキャラクタが出現する。

然しながら、ＲＯＭ２６、ＲＡＭ３１．３２の記録は１
バイト（８ビツト）単位であるため、ＲＯＭ２６の一つ
のアドレスＰｉＱｊのパターンシフトをそのま＼ＲＡＭ
３１．３２に移すと、当該パターンを現出し得る部位は
、テレビ画面上いずれか一つの分区に限られることにな
る。換言すれば、ＲＯＭ２６の一つのアドレスのパター
ンをテレビ画面十三つの分区にまたがって現出させるこ
とができず、従ってテレビ画面上でこのパターンを移動
させるときも、一つの分区から隣りの分区に、換言すれ
ば、８画素飛びにステップ移動が行なわれることになり
、不都合が生じる。

パターンシフト回路２７はこのパターンの水平移動を一
画素分毎に滑らかに行なわせるため設けられたものであ
り、第４図に示す如く、ＲＯＭ２６からの入力を受け入
れる８ビツトの入力レジスタ７６、ラッチ７７、バッフ
ァレジスタ７８−０ないし７８−７から成る出力レジス
タ７８及びシフトすべきビット数を解読するデコーダ７
９から成る。

ラッチ７７は、７ビソトであり、前のステップで入力レ
ジスタ７６に記録されていたデータのうち上位７ビツト
のデータを保持するものである。

ＲＯＭ２６のスキャニングは、例えば先ずエリア２６−
１について行なわれ、そのデータは以下述べるように処
理された後、ＲＡＭ３］のエリア３１−１に送られる。

次いで、エリア２６〜２．２６−３．２６−４が順次ス
キャンされ、ぞれらのデータがそれぞれ上記と同じ処理
を受けた後、それぞれＲＡＭ３１のエリア３１−２、同
３２のエリア３２−１及び３２−２に送られる。

今、ＲＯＭ２６の一つのエリア２６−ｈのスキャニング
が行なわれているものとし、第５図に示す如く、引続い
て行なわれるステップＳ２、ｓｌ及びＳ。

でそれぞれアドレスＰｉ　−２Ｑｊ　、Ｐｉ　−ＩＱｊ
及びＰｉＱｊのデータ０“１“２“３“４“５“６“７
”、Ｑ／　ｌ／　２／　３／　４／　５／　６／及び０
１２３４５６が読み出され、入力レジスタ７６に順次入
力するものとする。

バッファレジスタ７８−〇の内容は常時入力レジスタ７
６の内容と等しいこと、及び、バッファレジスタ７８−
１ないし７８−７の内容は、それぞれ入力レジスタ７６
の内容を１ないし７ビツト宛シフトしたものであること
が、第４図から直ちに判明するであろう。

一方、デコーダ７９ばＤＭＡ４からシフトすべきビット
故に関する指令を受け取り、これをデコードし、その指
令内容に対応するシフトレジスタを選択し、そのデータ
をＡ　Ｌ　Ｕ　２８に転送させる。

今、２ビツトのシフトが指令されているものとし、Ａ　
Ｌ　Ｕ　２Ｂが、パターンシフト回路２７からの入力デ
ータをそのま−フリーパスさせ、ＲＡ　Ｍ　３１３２に
転送するものとし、且つ、ステップＳ２、Ｓｌ及びＳｏ
のそれぞれに於て、ＲＯＭ２６から読み出されるアドレ
スＰｉ　−２Ｑｊ　、Ｐｉ−ＩＱｊ及びＰｉＱｊのデー
タ、即ち、当該ステップに於ける入力レジスタ７６のデ
ータを第５図中上半分に示す如きものであるとすると、
今指定されているバソ（３３） ファレジスタ７８−２の各ステップＳ２、Ｓｌ及びＳ。

に於ける内容Ｍ２、Ｍｌ及びＭＯは、同図下段に示され
ているようなものとなり、且つ、これらがそれぞれＲＡ
Ｍ３１．３２のアドレスＸ１−２Ｙｊ。

Ｘｌ−ＩＹｊ及びＸ１Ｙｊに格納され、テレビ画面上の
アドレスＸｉ　−２Ｙｊ　、Ｘｌ−ＩＹｊ及びＸｉ　Ｙ
ｊに所望のパターンが現出する。またこのときは、バッ
ファレジスタ７８−２の内容が同じステップで読み出さ
れたＲＯＭデータに対し２ビットシフトされたものであ
り、従って、パターンシフト回路２７の出力が、その入
力回路７６への入力に対し２ビツトシフトされたものと
なることは、もはや説明するまでもなく明らかであろう
。

而して、Ａ　Ｌ　Ｕ　２Ｂは、パターンシフト回路２７
から送られた情報と、ＲＡＭ３１．３２に格納されてい
る情報とに、必要に応じて適宜の演算操作を加え、画面
の合成または置換を行なうため設けられるものである。

而して、これらのパターン情報に加えられる操作は、そ
れらのパターンの性質、ゲーム内容等に（３４） 応じて予め定められたものである。

今、例えばミサイルで標的を攻撃するゲームを例にとっ
て説明すると、ＲＡＭ３１．３２には標的となるパター
ン及びその背景の色彩に関するデータが格納されており
、ミサイルのパターンは随時ＲＯＭ２６から取り出され
、叙上のプロセスを経てＡＬＵに送られる。

而して、ミサイルが標的に命中せずその至近距離内を通
過し、その際、共通のアドレスＸ１Ｙｊに現れるものと
すると、当該アドレスＸ１Ｙｊには二つのパターンを同
時に表示する必要がある。

が、ミサイルが命中し、標的が爆破されるときば、ＲＡ
Ｍ３Ｌ　３２のデータを消去し、その代りに爆破シーン
のデータをＲＯＭ２６から取り出し、これと置換する必
要がある。

ＲＡＭ３１．３２にストアされているデータをＡ、ＲＯ
Ｍ２６から取り出されるミサイルのデータをＢ、爆破シ
ーンのデータをＣとし、更に、ここでは説明を簡略にす
るため、データＡ、、Ｂ及びＣの冗長部分、即ち背景色
コードの指定アドレスをすべてｏｏｏｏであるとすると
、第３表の例示からも明らかなように、前者はデータＡ
、Ｂの論理和（Ａ十Ｂ）をとることにより、後者はＡと
Ｘの論理積とＣの論理和、即ち（Ａ−Ａ＋Ｃ）をとるご
とにより達成されるものである。

第　３　表 面して、背景が多色で構成されているような場合論理構
成はや一複雑となるが、いずれにせよこのＡＬＵの作動
モードは、他の回路即ち、マルチプレクサ１９ないし２
２１．ＹＸレジスタ２３、アソプダ（３７） ランカウンタ２４．２５、ＲＯＭ２６、パターンシフト
回路２７等の作動及びそれらのモーｉ′と共に、システ
ムコントローラ２９及び／又はモードセレクタ３０を介
して又は介せずにＤＭＡ４によって制御され、これによ
りテレビジョン装置１に活気のある多彩な画面が発現せ
しめられるものである。

〔発明の効果〕

本発明は叙上の如く構成されるから、従来ｃｐＵが行な
っていた画面のパターン及びその色彩の制御のための作
業はＤＭＡによって代行され、そのためＣＰＵはそれら
の作業から解放され、その他の仕事をきめ細かに処理で
きるようになるものである。従ってまた、本発明による
ときは、極めて簡単な構成で、しかも広く市販されてい
る標準的なＣＰＵ、ＤＭＡ、、ＲＡＭＸＲＯＭ等を効果
的に使用して、多彩でしかも変化に冨んだ動画面を構成
し得るものであり、テレビゲーム機のみならず、各種ア
ニメーション装置、シミュレーション装置、測定、監視
用ディスプレイ装置等々にも広く利用できるものである
。

（３８） なお、本発明の構成は叙上の実施例に限定されるもので
なく、本発明の目的の範囲内で自由に設計変更し得るも
のであり、本発明はそれらのすべてを包摂するものであ
る。

【図面の簡単な説明】

第１図は本発明に係るテレビジョンゲーム機の一実施例
を示す総合回路図、第２図はそこで使用するパターンの
ディスプレイ及び記録方法の説明図、第３図はカラーデ
コーダの構成を示す部分回路図、第４図はパターンシフ
ト回路の構成を示す部分回路図、第５図はそのパターン
シフト回路の作用説明図である。 ｉ　−−−−−−−−−−−−−−−−−−−−テレビ
ジョン装置２−−−−−−−−−−−−−−−−−操作
部３−−−−−−−−−　−−−−−−−−−−−ＣＰ
　ＩＪ４−−−−−−−−−−−−−−−−−−−−−
Ｄ　Ｍ　Ａ５−−−一−−−−−−−−−−−−−−−
−−−−インストラクション・レジスタ ６−−−−−−−−−−−−−−−−−−−−パターン
制御回路？　−−−−−−−−−−−−−−−−−−−
−色彩制御回路８−−−−−−−−−−−−−−−−−
−−クロックパルス発振器９−−−−−−−−−−−−
−−−−−−−一カラーデコーダ１０−−−−−−−−
−−−−−−−−−−−−−−−ビデオ信号編成回路１
１−−−−−−−−−−−−−−−−−−−−−ゲーム
コントロールデータノくス １２−−−−−−−−−−−−−−−−−−−−−クロ
ックパルスバス１３−−−−−−−−−−−−−−−−
−−−−−−−スキャンコンｔ、ロールパス１４−−−
−−−−−−−−−−−−−−−−−−−−アドレスバ
ス１５−−−−−−−−−−−−−−−−−−−−−−
データバス１６　、１７−−−−−−−−−−−−−−
一押ボタンスイッチ１Ｂ　−−−−−−−−−−−−−
−−−−−−−−−−制御ノブ１９．２０，２１．２２
．３９〜−−−−−マルチプレクサ２３−−−−−−−
−−−−−−−−−−−−−Ｙ　Ｘレジスタ２４　、２
５−−−−−−−−−−−−−−−−アップダウンカウ
ンタ２６−−−−−−−−−−−−−−−−−−−−−
−−　ＲＯＭ２７−−−　−−−−−−−−−−−−−
−−−−−−−−パターンシフト回路２Ｂ−−−−−−
−−−−・−〜−−−−−−−−−−−Ａ　Ｌ　Ｕ２９
−−−−−−−−−−−−−−−−−−−−−−−−シ
ステムコントローラ３０−−−−−−−−−−−−−−
−−−−−−−−−モードセレクタ３１．３２　−−−
−−−−−−−−−−−−−−　ＲＡ　Ｍ３３　、３４
　、７フーーーーー・−一−−−−−−−ランチ３５　
、３６　、３７　、３８−−−−−−−−−シフトレジ
スタ４０−−−−−−−−−−−−−−−・−−−−−
−一色彩コードレジスタ４１　、７６−−−−−−−−
−−−−−−−−−人力レジスタ４２〜４７−−−−−
−−−−−−−−−−−−ナンド回路４８〜５３−−−
−−−−−−−−−−−−−−ノット回路５４−−−−
−−−−−−−−−−−−−−−−−一正電圧供給端子
５５〜？２−−−−−−−−−−−−−−−−−−抵抗
７３−−−−−−−−−−−−−−−−−−−−　Ｂ輝
度信号出力端子７４−−−−−−−−−−−−−−−−
−−−−−−−　Ｒ輝度信号出力゛端子７５−−−−−
−−−−−−−−−−−−−−−−−　Ｇ輝度信号出力
端子７６−−−−−−−−−−−−−−−−−−−−−
−−一人力レジスタフ７−−−−−−−−−−−−−−
−−−−−−−−−ラッチ７Ｂ−−−−−−−−−−−
−−−−−−−−出力レジスタフ９−−−−−−−−−
−−−−−−−−−−−−−−デコーダ特許出願人　株
式会社　タ　イ　ト　−代理人（７５２４）最上正太部 （４１） 〇−囚ω寸ｎ　（Ｄ　ト 特開昭、ＧＯ−２４７２９７（１３）

Claims (1)

1. 【特許請求の範囲】 １）テレビジョン画面上、走査線の番号Ｙｊと走査線に
   直角に画面を分割して設けられる分区の番号Ｘｉとによ
   り定められるアドレスＸｉ　Ｙｊに対応する部分にそれ
   ぞれＮ個の画素が配分され、ＣＰＵ（セントラル・プロ
   セッシング・ユニット）の指令により各アドレスＸｉ　
   Ｙｊに対応してそれぞれ上記Ｎ個の画素の色彩を現出さ
   せるため必要な画素信号群を編成し、次いでこれらの画
   素信号群をビデオ信号にし、これによりブラウン管上に
   カラーディスプレイを行なうタイプの、ＣＰＵにより制
   御されるカラーテレビジョン装置に於て；表示すべき多
   数のパターンと当該パターンを構成する各画素毎の色彩
   指定コードをストアするＲＯＭ（リード・オンリ・メモ
   リ）を有し、与えら（１） れた指令に基づき所望のパターンを読み出すと共に、こ
   れを画面上で所定の径路に沿って移動させるためのパタ
   ーン制御データを出力するパターン制御回路と； 各画素毎の成分色輝度制御信号として利用する色彩指定
   コードをテレビジョン画面上の上記アドレスＸ１Ｙｊと
   対応したアドレスにストアし、そのストアされるデータ
   が上記パターン制御回路からの出力に基づき更新される
   ＲＡＭ　（ランダム・アクセス・メモリ）を有し、両面
   のスキャニングと同期して上記ＲＡＭから読み出された
   データに基づきビデオ信号を編成する色彩制御回路と；
   上記ＣＰＵからの指令に基づき、予めセットされたプロ
   グラムに従い上記パターン制御回路に指令を発するＤＭ
   Ａ　（ダイレクト・メモリ・アクセス）と； から構成されたことを特徴とする上記のＣＰＵにより制
   御されるカラーテレビジョン装置。 ２）上記ＤＭＡが上記ＣＰＵにより直接セットアツプさ
   れる特許請求の範囲第１項記載のＣＰＵ（２） により制御されるカラーテレビジョン装置。 ３）上記ＤＭＡが上記ＣＰ　Ｕからインストラクション
   ・レジスタを介してセン１−アンプされる特許請求の範
   囲第１項記載のＣＰＵにより制御されるカラーテレビジ
   ョン装置。 ４）上記パターン制御回路が、下記（８１項ないし＋ｆ
   １項に記載の構成要素から成る特許請求の範囲第１項な
   いし第３項のうちいずれか−に記載のＣＰＵにより制御
   されるカラーテレビジョン装置。 ｆａｔアドレスバスに接続されたシステムコントローラ
   。 （ｂｌデータバスに接続されたモードセレクタ。 （Ｃ）アドレスバスに接続され、且つ、上記システムコ
   ントローラ及びモードセレクタにより制御されるアンプ
   ダウンカウンタ。 ＋ｄ）所望のパターンを表示するため各画素毎に指定さ
   れた色彩コー１−′がストアされており、且つ、上記ア
   ンプダウンカウンタを介して指定されたアドレスのデー
   タを放出する上記ＲＯＭ０ｔｅ＋データバス及び上記Ｒ
   ＯＭと双方向に接続（３） され、上記ＤＭＡにより制御されてその入力コードを指
   定されたビット数だけシフトするパターンシフト回路。 （ｆ）データバス、上記パターンシフト回路、及び画面
   構成に必要なすべての画素の色彩指定コードをストアし
   た上記ＲＡＭに接続され、且つ上記ＤＭＡ、システムコ
   ントローラ、及びモードセレクタからの指令に応動して
   、上記ＲＡＭから取り出したデータと上記パターンシフ
   ト回路の出力データとの間で所望の演算操作を行ない、
   その結果を上記ＲＡＭに戻すデータ更新回路。 ５）上記色彩制御回路が、下記＋ｇ１項ないしｆｒ１項
   に記載の構成要素から成る特許請求の範囲第１項ないし
   第４項のうちいずれか−に記載のＣＰＵにより制御され
   るカラーテレビジョン装置。 （ｇ）４ビツトコードでアドレスを指定し得ると共に、
   その記録内容が上記ＤＭＡにより制御される８ビット色
   彩コードレジスタ。 （ｈ）それぞれ、テレビ画面上のアドレスＸｉ　Ｙｊ（
   ４） 吉対応するアルレスを有する第一エリア及び第二エリア
   を有し、且つ、テレビ画面を構成するｉｉｌ！ｉｉ素の
   色彩コードを上記色彩コードレジスタから読み出すため
   の４ビットのアドレス指定コードが、それぞれに分割さ
   れてストアされ、且つその内容が上記パターン制御回路
   からの出力信号により制御される第−及び第二のＲＡ　
   Ｍ。 （１１テレビ画面のスキャニングに同期して、上記第−
   及び第二のＲＡ　Ｍをスキャニングする手段。 （Ｊｌ上記第−及び第二のＲＡＭの第一エリアから、」
   二記スキ中ニングにより読み出されたデータをそれぞれ
   一時記録する第−及び第二のランチ。 （ｋ）上記第−及び第二のＲＡＭの第二エリアから、上
   記スキャニングによりデータが読み出されたとき、上記
   第一のランチからデータを受け入れる第一のシフトレジ
   スタ。 （１）上記第−及び第二のＲＡＭの第二エリアから、上
   記スキャニングによりデータが読み出さく５） れたとき、上記第一のＲＡＭの第二エリアから読み出さ
   れたデータを受け入れる第二のシフトレジスタ。 ＋ｍｌ上記第−及び第二のＲＡＭの第二エリアがら、上
   記スキャニングによりデータが読み出されたとき、上記
   第二のランチからデータを受け入れる第三のシフトレジ
   スタ。 （ｎ）上記第−及び第二のＲＡＭの第二エリアから、上
   記スキャニングによりデータが読み出されたとき、上記
   第二のＲＡＭの第二エリアから読み出されたデータを受
   け入れる第四のシフトレジスタ。 （０）上記第一ないし第四のシフトレジスタを同期して
   シフトさせ、それぞれ直列にデータを出力せしめるシフ
   ｌ−パルス供給回路。 ＋ｐｌ上記第一ないし第四のシフ１−レジスタの出力を
   上記色彩コードレジスタにアドレス指定コードとして入
   力させ、対応する色彩コードを読み出す手段。 （ｑｌ上記色彩コードレジスタから読み出された（６） 色彩コートを各成分色輝度制御信号に変換するカラーデ
   コーダ。 （ｒｌ上記各成分色輝度制御信号列に同期信号を重畳し
   、テレビジョン装置へ送るべきビデオ信号列を編成する
   回路。