JPS6155678B2

JPS6155678B2 -

Info

Publication number: JPS6155678B2
Application number: JP54170385A
Authority: JP
Inventors: Yozo Koma
Original assignee: Taito Co Ltd
Current assignee: Taito Co Ltd
Priority date: 1979-12-28
Filing date: 1979-12-28
Publication date: 1986-11-28
Also published as: JPS5694391A

Description

【発明の詳細な説明】

本発明はCPUにより制御されるカラーテレビ
ジヨン装置におけるパターン制御方法に関する。このようなテレビジヨン装置は、各種のゲーム
機、アニメーシヨンデイスプレイ装置、医療用各
種診断装置、赤外テレビジヨン装置、温度分布等
のデイスプレイ装置、自動設計装置等々に広く利
用されているが、カラーテレビジヨンにおいて多
彩な色彩を自由に駆使し動画を構成しようとする
と、その制御のため必要な情報量が膨大なものと
なる。従つて、静止画像を利用する場合はとにかくと
して、急テンポで画面を転換する必要のある場合
には大容量でしかも高速で作動するCPU、RAM
等が必要となり、そのため装置全体が複雑で高価
なものとなるという問題があつた。また、そのた
め価格面の制約が厳しい場合には、使用できる色
彩の種類や画素の大きさ、配色等が厳しく限定さ
れた。本発明は叙上の観点に立つてなされたものであ
つて、その目的とするところは極めて簡単な回路
により、かつ広く用いられている汎用のCPU、
RAM、等を使用して、多彩な色彩を自由に駆使
し、急速に場面の転換が行なわれる動画のデイス
プレイを可能にする方法を提供することにある。従来用いられている方法には、例えばブラウン
管面に走査線に沿つて順次表わすべき画素の色彩
指定コードを所望のRAMに格納しておき、画面
の走査に同期してそれぞれ対応する画素の色彩指
定コードを順次読み出し、デコードして各成分色
輝度制御信号に変換し、これによりテレビジヨン
画面にカラーデイスプレイを行なわせると共に、
上記RAMのデータの差替え等をもつぱらソフト
ウエアに依存してCPUにより行なわせる等の方
法がある。通常、ブラウン管面およびRAMのアドレスは
ブラウン管の走査線の番号Yjと、走査線に直角
に画面を分割して設けられる分区の番号Xiとに
より定められ、各アドレスXiYj内には複数個
（Ｎ個）の画素が割付けられる。いま、使用すべき色彩の種類を2⁸＝256種類と
し、走査線の数を2⁸＝256本、分区数を2⁵＝32、−
アドレス内の画素数を2³＝８としよう。然るとき
は色彩指定コードは８ビツト、全画素数は2¹⁶＝
65536個となる。一方、画面の走査は毎秒30ない
し60フレームの割合で繰返されねばならない上、
デイスプレイすべき画面展開も急テンポで行うこ
とを要求されるので、例えばゲーム機械のように
オンラインリアルタイム処理を必要とする場合に
はCPU等に対する要求は極めてシビアなものと
なる。而して、本発明の要旨とするところは、使用す
るパターンの基本形を表わす画素集団の各画素毎
の色彩指定コードを記録したRAMと、このROM
から取り出したパターンデータを所望のビツト数
だけシフトして出力し得るパターンシフト回路
と、上記パターンシフト回路の出力データをスト
アすべきRAMの該当アドレスに現にストアされ
ているデータを読み出し、これを上記パターンシ
フト回路の出力データとを所望のルールに従つて
合成しまたは置換して、上記RAMの該当アドレ
スにリストアするデータ更新回路とを含むパター
ン制御回路を使用し、フエツチサイクル数を大幅
に軽減し、CPUの負荷を大幅に軽減することに
ある。以下図面により本発明の詳細を説明する。図面はいずれも本発明にかゝるパターン制御方
法を利用して構成したテレビジヨンゲーム機の構
成および作用を説明するためのものであり、第１
図はその総合回路図、第２図はそこで使用するパ
ターンのデイスプレイおよび記録方法の説明図、
第３図はカラーデコーダの構成を示す部分回路
図、第４図はパターンシフト回路の構成を示す部
分回路図、第５図はそのパターンシフト回路の作
用説明図である。而して、第１図中、１はテレビジヨン装置、２
はゲーム用の操作部、３はCPU、４はパターン
制御回路、５は色彩制御回路、６はクロツクパル
ス発振器、７はカラーデコーダ、８はビデオ信号
編成回路、９はゲームコントロールデータバス、
１０はクロツクパルスバス、１１はスキヤンコン
トロールバス、１２はアドレスバス、１３はデー
タバスである。而して、操作部２は押ボタンスイツチ１４，１
５および制御ノブ１６を有し、これらにより、テ
レビジヨン装置１の画面上に特定のパターンを出
現、移動させ、ゲームを行うためのコンソールで
ある。パターン制御回路４はマルチプレクサ１７，１
８，１９および２０、YXレジスタ２１、アツプ
ダウンカウンタ２２および２３、ROM２４、パ
ターンシフト回路２５、ALU（アリスメテイツ
ク・ロジツク・ユニツト）２６、システムコント
ローラ２７、モードセレクタ２８から成り、ま
た、色彩制御回路５は、RAM２９および３０、
ラツチ３１および３２、シフトレジスタ３３ない
し３６、マルチプレクサ３７並びに色彩コードレ
ジスタ３８、から成る。また、カラーデコーダ７
の具体的構成は第３図に、パターンシフト回路２
５の構成は第４図に示されている。今、テレビジヨン装置１の画面が、2⁸＝256本
の走査線で構成されているものとし、かつ、各走
査線は2⁵＝32の分区に等分されており、走査線の
番号Yjと分区の番号Xiにより指定されるテレビ
画面上の分区アドレスXiYjにはそれぞれ2³＝８個
の画素が割り付けられているものとする。而して、ゲームのためテレビ画面にデイスプレ
イすべきキヤラクタは例えば第２図に示されてい
るようなパターンを有するものである。このよう
なパターンは本実施例においては最大16色までの
カラーパターンであり、かつ、その16色は、最大
2⁸＝256色の多彩な色種のなかから随時選択、利
用し得るよう構成されている。而して、例えば第２図に図示されているような
パターンは、テレビ画面では８本の走査線Yjな
いしYj＋７上で二分区分のスペースを占有する
ものであるが、このようなパターンに関する情報
は他の同様なキヤラクタに関する情報と共に後述
する方法でROM２４のなかにストアされてい
る。本発明方法を実施する際には、まず、使用する
2⁸＝256色の色彩のそれぞれをコード化し、か
つ、そのなかゝら選んだ16色のコードを色彩コー
ドレジスタ３８にストアしておく。さらに具体的に云えば、これらの色彩のそれぞ
れに８ビツトの色彩コードが与えられ、かつ、こ
の色彩コードがデコーダ７によりデコードされ、
成分色即ちＲ（赤）、Ｇ（緑）、Ｂ（青）の三色成
分の輝度信号に変換され、その信号がビデオ信号
に編成されて、テレビジヨン装置１に供給された
とき、テレビ画面上にそれぞれの色彩コードに対
応した彩度および明度の色彩が発現されるよう構
成し、これらを色彩コードレジスタ３８にストア
しておくものである。而して、これは、本発明の構成部分ではないが
色彩コードレジスタには、上記256色の色彩コー
ドのなかから現に使用するため選ばれた16色の色
彩コードを格納しておく。このように構成すると、８ビツトの色彩コード
のプロセツシングには通常８ビツトの信号が必要
であるにも拘らず、実質的に４ビツトの信号で足
りることになる。また、こゝではさらに、上記の８ビツトから成
る色彩コードを、CPUの指令により色彩コー
ドレジスタ３８のデータを差し替える場合を除
き、色彩コードレジスタ３８とカラーデコーダ７
との間のみで扱い、他の部分、即ち、パターン制
御回路４および色彩制御回路５等においては、こ
の８ビツトの色彩コードを直接には扱わず、もつ
ぱら色彩コードレジスタ３８内のアドレス指定コ
ードをプロセツシングするよう構成するものであ
る。叙上の如くこの指定アドレスは４ビツトのコ
ードであるから、このようにすると回路は大幅に
簡素化されるが、必要に応じ、色彩コードレジス
タ３８内の色彩コードを随時随意に差替えること
により、簡単な回路で変化に富んだ多彩な画面を
構成し得ることになるものである。次にこの色彩コードレジスタ３８のアドレス指
定がどのように行なわれるかについて説明する。一駒の画面を構成するため必要な画像情報のす
べては、RAM２９および３０にストアされてい
る。RAM２９および３０はいずれもそれぞれ二
つのエリア２９−１，２９−２および３０−１，
３０−２を有し、各エリアは、テレビ画面のアド
レスXiYjのすべてにそれぞれ対応するアドレス
を有する。各アドレスXiYjにはそれぞれ８個の画素Zk
（ｋ＝０、１、２、………７）が割り付けられて
おり、各画素Zkの色彩を規制するためには各画
素毎にそれぞれ４ビツトのアドレス指定コードａ
_k・ｂ_k・ｃ_k・ｄ_kが必要である。而して、第１表に示されているように、エリア
２９−１には第１ビツトａ_kが、同２９−２には
第２ビツトｂ_kが、また同３０−１には第３ビツ
トｃ_kが、そして、同３０−２には第４ビツトｄ_k
がそれぞれストアされる。

【表】而して、これらの各エリアに分割格納されたア
ドレス指定コードは、テレビ画面のスキヤニング
に同期してそれぞれ対応するアドレスXiYjから
読み出され、ａ_kはラツチ３１を介してシフトレ
ジスタ３３に、ｂ_kは直接シフトレジスタ３４
に、ｃ_kはラツチ３２を介してシフトレジスタ３
５に、ｄ_kは直接シフトレジスタ３６に一時スト
アされ、次いでクロツクパルスに同期してそれぞ
れのシフトカウンタから直列に送出され、マルチ
プレクサ３７を介して色彩コードレジスタ３８に
並列に入力し、それぞれ対応するアドレスの色彩
コードを読み出し、これをカラーデコーダ７に送
り込む。なおラツチ３１および３２は、各シフト
レジスタ３３ないし３６にデータを書き込むタイ
ミングを整合するためのものである。カラーデコーダ７の回路構成は第３図に示され
ている。第３図中、３９は入力レジスタ、４０な
いし４５はナンド回路、４６ないし５１はノツト
回路、５２は正電圧供給端子、５３ないし７０は
抵抗、７１，７２，７３はそれぞれＢ，Ｒ，Ｇの
輝度信号出力端子である。而して、入力レジスタ３９のビツト３９−１，
３９−２は三成分色共通のブライトコントロール
であり、同３９−３，３９−４はＢブライトコン
トロール、同３９−５，３９−６はＲブライトコ
ントロール、同３９−７，３９−８はＧブライト
コントロールである。而して、これら各２ビツト
のブライトコントロールによりそれぞれ各４段の
ブライトコントロールが行なわれ、結局256色の
色彩が発現せしめられることになる。而して、テレビ画面上にさまざまなパターンを
発生、移動、消滅させて動画を構成したり、画面
の転換を行なわせたりするためRAM２９，３０
にストアすべきデータのプロセツシングやアドレ
ス計算は、CPU３によつてコントロールされる
パターン制御回路４によつて行なわれる。このパ
ターン制御回路４は本発明の中核をなすものであ
る。 CPU３は、操作部２の状態に応動し、かつ、
あらかじめ定められたプログラムに従つて所望の
演算を行い、パターン制御回路４を制御すると共
に、前述の如く必要に応じて色彩コードレジスタ
３８のデータの差替えを行う。而して、このパターン制御回路４の作用は下記
の二つに大別されるものである。その一つは、YXレジスタ２１、アツプダウン
カウンタ２２およびマルチプレクサ１７を介し
て、CPUの指令を直接実行することであり、他
の一つは、マルチプレクサ１７，２０を介して
RAM２９，３０から所望のアドレスXiYjにスト
アされているデータを読み出すと共に、ROM２
４から所望のパターン情報を取り出し、パターン
シフト回路２５、ALU２６等によりこれらに所
望の処理を施して新たな画面情報を得、これを再
びRAM２９，３０の所定のアドレスXiYjに格納
する作業である。而して、第一の作業は、主としてあらかじめ定
められた特定の画面、例えばタイトルの表示やゲ
ーム内容のデモンストレーシヨンのため静止画像
デイスプレイを行う際行われるものであり、これ
により画面の部分的又は全面的な変換が行われ
る。また、第二の作業は通常、プレイヤにより操
作部２に加えられた操作やその操作に基くゲーム
展開に応じて、あるいは、又ゲーム内容のデモン
ストレーシヨンに際し、新たなパターンを出現さ
せたり、既に用いられているパターンを変形さ
せ、移動させ、又は消滅させ、動きのなめらかな
動画をデイスプレイする際、必要に応じて行なわ
れるものである。而して、YXレジスタ２１は、これらの作業を
行う際その作業の基点となるアドレスXiYjをホ
ールドするため用いるものであり、アツプダウン
カウンタ２２はそのXiおよび／またはYjをイン
クリメントまたはデクリメントするため用い
られるものである。また、このときのデータは、
CPUから直接か、または、図示されていない
PROM等を介してRAM２９，３０に転送され
る。而して、本実施例において走査線番号Yjを指
定するためには８ビツトのコードが必要である
が、分区番号Xiを指定するには５ビツトのコー
ドでよい。そのため余つた３ビツト分のライン
は、後に詳細に説明するように、パターンシフト
回路２５において、シフト量を指定するため利用
される。第二の作業を実行する回路の特徴は、とりわけ
ROM２４、パターンシフト回路２５、および、
ALU２６にある。 ROM２４には前述のRAM２９，３０の四つの
エリアに対応する四つのエリア２４−１ないし２
４−４が設けられ、そこにRAM２９，３０と同
様な方法で所望の基本パターンを表わすため必要
な情報がストアされる。即ち、ROM２４の各エリアには、そのすべて
に共通なアドレスPiQjが定められており、各ア
ドレスにはそれぞれ８個の画素に対応する８ビツ
トの信号が記録されている。（第２表参照）ま
た、その各ビツト毎の信号は、対応する画素の色
彩を示す色彩コードをコードレジスタ３８から読
み出すためのアドレス指定コードａ_e・ｂ_e・ｃ
_e・ｄ_eを各エリアに分割配分したものである。さらに具体的に説明すると、例えば、第２図中
のアドレスPiQjに示されたパターンは、第２表
に示す如く記録されることになる。

【表】このようにして所望のキヤラクタを示すデータ
をROM２４に記録しておき、これをRAM２９お
よび３０に書き込めばテレビ画面にそのキヤラク
タが出現する。然しながら、ROM２４，RAM２９，３０の記
録は１バイト（８ビツト）単位であるため、
ROM２４の一つのアドレスPiQjのパターンデー
タをそのまゝRAM２９，３０に移すと、当該パ
ターンを現出し得る部位は、テレビ画面上いずれ
か一つの分区に限られることになる。換言すれ
ば、ROM２４の一つのアドレスのパターンをテ
レビ画面上二つの分区にまたがつて現出させるこ
とができず、従つてテレビ画面上でこのパターン
を移動させるときも、一つの分区から隣りの分区
に、換言すれば、８画素飛びにステツプ移動が行
われることになり、不都合が生じる。パターンシフト回路２５はこのパターンの水平
移動を一画素分毎になめらかに設けられたもので
あり、第４図に示す如く、ROM２４からの入力
を受け入れる８ビツトの入力レジスタ７４、ラツ
チ７５、バツフアレジスタ７６−０ないし７６−
７からなる出力レジスタ７６およびシフトすべき
ビツト数を解読するデコーダ７７から成る。ラツチ７５は、７ビツトであり、前のステツプ
で入力レジスタ７４に記録されていたデータのう
ち上位７ビツトのデータを保持するものである。 ROM２４のスキヤニングは、例えばまずエリ
ア２４−１について行なわれ、そのデータは以下
述べるように処理された後、RAM２９のエリア
２９−１に送られる。次いで、エリア２４−２，
２４−３，２４−４が順次スキヤンされ、それら
のデータがそれぞれ上記と同じ処理を受けた後、
それぞれRAM２９のエリア２９−２、同３０の
エリア３０−１および３０−２に送られる。今、ROM２４の一つのエリア２４−ｈのスキ
ヤニングが行なわれているものとし、第５図に示
す如く、引続いて行なわれるステツプS₂，S₁およ
びS₀でそれぞれアドレスPi−2Qj、Pi−1Qjおよ
びPiQjのデータ0″1″2″3″4″5″6″7″、
0′1′2′3′4′5′6′7′および01234567が読み出され
、入
力レジスタ７４に順次入力するものとする。バツフアレジスタ７６−０の内容は常時入力レ
ジスタ７４の内容と等しいこと、および、バツフ
アレジスタ７６−１ないし７６−７の内容は、そ
れぞれ入力レジスタ７４の内容を１ないし７ビツ
ト宛シフトしたものであることが、第４図から直
ちに判明するであろう。一方、デコーダ７７はCPU３からシフトすべ
きビツト数に関する指令を受取り、これをデコー
ドし、その指令内容に対応するシフトレジスタを
選択し、そのデータをALU２６に転送させる。今、２ビツトのシフトが指令されているものと
し、ALU２６が、パターンシフト回路２５から
の入力データをそのまゝフリーパスさせ、RAM
２９，３０に転送するものとし、かつ、ステツプ
S₂，S₁およびS₀のそれぞれにおいて、ROM２４
から読み出されるアドレスPi−2Qj、Pi−1Qj、
PiQjのデータ、即ち、当該ステツプにおける入
力レジスタ７４のデータを第５図中上半分に示す
如きものであるとすると、今指定されているバツ
フアレジスタ７６−２の各ステツプS₂，S₁および
S₀における内容M₂，M₁およびM₀は、同図下段に
示されているようなものとなり、かつ、これらが
それぞれRAM２９，３０のアドレスXi−2Yj、Xi
−1YjおよびXiYjに格納され、テレビ画面上のア
ドレスXi−2Yj、Xi−1YjおよびXiYjに所望のパ
ターンが現出する。またこのときは、バツフアレ
ジスタ７６−２の内容が同じステツプで読み出さ
れたROMデータに対し２ビツトシフトされたも
のであり、従つて、パターンシフト回路２５の出
力が、その入力回路７４への入力に対し２ビツト
シフトされたものとなることは、もはや説明する
までもなく明らかであろう。而して、ALU２６は、パターンシフト回路２
５から送られた情報と、RAM２９，３０に格納
されている情報とに、必要に応じて適宜の演算操
作を加え、画面の合成または置換を行うため設け
られるものである。而して、これらのパターン情報に加えられる操
作は、それらのパターンの性質、ゲーム内容等に
応じて、あらかじめ定められたものである。今、例えばミサイルで標的を攻撃するゲームを
例にとつて説明すると、RAM２９，３０には標
的となるパターンおよびその背景の色彩に関する
データが格納されており、ミサイルのパターンは
随時ROM２４から取り出され、叙上のプロセス
を経てALUに送られる。而して、ミサイルが標的に命中せずその至近距
離内を通過し、その際、共通のアドレスXiYjに
現われるものとすると、当該アドレスXiYjには
二つのパターンを同時に表示する必要があるが、
ミサイルが命中し、標的が爆破されるときは、
RAM２９，３０のデータを消去し、その代りに
爆破シーンのデータをROM２４から取り出し、
これと置換する必要がある。 RAM２９，３０にストアされているデータを
Ａ、ROM２４から取り出されるミサイルのデー
タをＢ、爆破シーンのデータをＣとし、さらに、
こゝでは説明を簡略にするため、データＡ，Ｂお
よびＣの冗長部分、即ち背景色コードの指定アド
レスをすべて0000であるとすると、第３表の例示
からも明らかなように、前者はデータＡ，Ｂの論
理和（Ａ＋Ｂ）をとることにより、後者はＡと
の論理積とＣの論理和、即ち（Ａ・＋Ｃ）をと
ることにより達成されるものである。

【表】而して、背景が多色で構成されているような場
合論理構成はやゝ複雑となるが、いずれにせよこ
のALUの作動モードは、他の回路即ち、マルチ
プレクサ１７ないし２０、YXレジスタ２１、ア
ツプダウンカウンタ２２，２３、ROM２４、パ
ターンシフト回路２５等の作動およびそれらのモ
ードと共に、システムコントローラ２７および／
またはモードセレクタ２８を介しまたは介せずに
CPU３によつて制御され、これによりテレビジ
ヨン装置１に活気のある多彩な画面が発現せしめ
るものである。本発明は叙上の如く構成されるから、本発明に
よるときは、極めて簡単な構成で、しかも小容
量、低速のCPU、RAM、ROM等を用いて、多彩
でしかも変化に富んだ動画面を構成し得るもので
あり、テレビゲーム機のみならず、各種アニメー
シヨン装置、シミユレーシヨン装置、測定、監視
用デイスプレイ装置等々に広く利用できるもので
ある。なお、本発明の構成は叙上の実施例に限定され
るものでなく、使用する回路要素等は本発明の目
的の範囲内で広く公知のものを利用して自由に設
計変更し得るものであり、本発明はそれらのすべ
てを包摂するものである。

【図面の簡単な説明】

図面は本発明にかゝるパターン制御方法を利用
して構成したテレビジヨンゲーム機の構成および
その作用を説明するためのものであり、第１図は
その総合回路図、第２図はそこで使用するパター
ンのデイスプレイおよび記録方法の説明図、第３
図はカラーデコーダの構成を示す部分回路図、第
４図はパターンシフト回路の構成を示す部分回路
図、第５図はそのパターンシフト回路の作用説明
図である。１……テレビジヨン装置、２……操作部、３…
…CPU、４……パターン制御回路、５……色彩
制御回路、６……クロツクパルス発振器、７……
カラーデコーダ、８……ビデオ信号編成回路、９
……ゲームコントロールデータバス、１０……ク
ロツクパルスバス、１１……スキヤンコントロー
ルバス、１２……アドレスバス、１３……データ
バス、１４，１５……押ボタンスイツチ、１６…
…制御ノブ、１７，１８，１９，２０，３７……
マルチプレクサ、２１……YXレジスタ、２２，
２３……アツプダウンカウンタ、２４……
ROM、２５……パターンシフト回路、２６……
ALU、２７……システムコントローラ、２８…
…モードセレクタ、２９，３０……RAM、３
１，３２，７５……ラツチ、３３，３４，３５，
３６……シフトレジスタ、３８……色彩コードレ
ジスタ、３９，７４……入力レジスタ、７６……
出力レジスタ、７７……デコーダ。

Claims

【特許請求の範囲】１画面上で走査線の番号Yjと走査線に直角に
画面を分割して設けられる分区の番号Xiとによ
りアドレスが定められ、且つ各アドレス毎にそれ
ぞれＮ個の画素が配分され、これらにより画面が
構成されるカラーテレビジヨン装置と、画面構成
に必要なすべての画素のそれぞれの色彩を直接又
は間接に指定する色彩指定コードが上記アドレス
XiYjと対応するアドレスにストアされるRAM
と、上記カラーテレビジヨン装置の画面のスキヤ
ニングと同期して上記RAMから色彩指定コード
を読み出し、これにより画素順位に対応した色彩
コード信号列を構成する色彩コード出力回路と、
上記色彩コード出力回路の出力を各成分色輝度制
御信号列に変換するカラーデコーダと、上記各成
分色輝度制御信号列に同期信号を付加してビデオ
信号に変換するビデオ信号編成回路と、上記ビデ
オ信号を上記テレビジヨン装置に供給する回路
と、制御入力のためのコンソールを具備し、且つ
装置全体を制御し得るCPU（セントラル・プロ
セシング・ユニツト）と、上記CPUに応動し、
上記RAMのデータを制御するパターン制御回路
とから成る、CPUにより制御されるカラーテレ
ビジヨン装置におけるパターン制御回路に於て、下記、(a)項ないし(f)項に記載した構成要素から
成ることを特徴とする上記のパターン制御回路。 (a) アドレスバスに接続されたシステムコントロ
ーラ。 (b) データバスに接続されたモードセレクタ。 (c) アドレスバスに接続され、且つ上記システム
コントローラ及びモードセレクタにより制御さ
れるアツプダウンカウンタ。 (d) 所望のパターンを表示するため各画素毎に指
定された色彩コードがストアされており、且
つ、上記アツプダウンカウンタを介して指定さ
れたアドレスのデータを放出するROM。 (e) 上記ROMからの入力を受け入れるＮビツト
の入力レジスタと、上記入力レジスタの前のス
テツプに於ける上位（Ｎ−１）ビツトのデータ
を保持するラツチと、現ステツプに於ける上記
入力レジスタのデータに上記ラツチの保持する
データを連結して成る（2N−１）ビツトのデ
ータのうち上位のＮビツト（即ち、現ステツプ
に於ける入力レジスタのデータ）を受入れる第
１のバツフアレジスタと、以下上記（2N−
１）ビツトのデータのうち上位から順次１ビツ
ト宛下位に繰下がるＮビツトのデータをそれぞ
れ受け入れる第２ないし第Ｎのバツフアレジス
タと、上記CPUから送られる指令信号に応動
し、上記Ｎ個のバツフアレジスタを制御するデ
コーダと、上記Ｎ個のバツフアレジスタの出力
を送出するデータバスとから成るパターンシフ
ト回路。 (f) データバス、上記のパターンシフト回路およ
び画面構成に必要なすべての画素の色彩指定コ
ードをストアしたRAMに接続され、且つ
CPU、システムコントローラおよびモードセ
レクタからの指令に応動して、上記RAMから
取り出したデータと上記パターンシフト回路の
出力データとの間で所望の演算操作を行ないそ
の結果を上記RAMに戻すデータ更新回路。