JPS6235140B2

JPS6235140B2 -

Info

Publication number: JPS6235140B2
Application number: JP54019728A
Authority: JP
Inventors: Kazuo Okada
Original assignee: Universal KK
Current assignee: Universal KK
Priority date: 1979-02-23
Filing date: 1979-02-23
Publication date: 1987-07-30
Also published as: JPS55112644A

Description

【発明の詳細な説明】

本発明はＮビツトのデータをビツト（ドツト）
単位にシフトして表示RAMに書き込む方式に関
するものである。グラフイツクデイスプレイ例えばテレビゲーム
装置では、画像パターンをドツト単位で移動させ
ることが必要である。しかし、Ｎビツトのデータ
をパターンROMから読み出して表示RAMに並列
に転送する方式のものでは、ビツト単位のシフト
を行なうことができない。本発明は上記問題に鑑み、Ｎビツトのデータを
ビツト単位にシフトして表示RAMに書き込むこ
とができるようにしたデータ書込方式を提供する
ことを目的とするものである。本発明はパターンROMから出力されたデータ
をシフトし、かつこのシフト量に応じてデータを
２分し、その前部と後部とを２回に分けて表示
RAMに書き込むようにしたことを特徴とするも
のである。本発明は表示部としてCRTを用いた実施例に
ついて説明しているが、液晶または発光体をドツ
ト状に配したパネル状のデイスプレイにも利用す
ることができる。以下、図面を参照して本発明の実施例について
詳細に説明する。第１図は本案装置の概略を示すブロツク図であ
る。ROM１には、テレビゲームのプログラムが
書き込まれている。このROM１を他の回路と離
して別の基板上に設け、これをコネクタ等で着脱
自在にすれば、ROM基板を取り換えるだけで別
のゲームを行なうことが可能である。 RAM２は、データを一時記憶させておくもの
である。CPU３は、ROM１に書かれたプログラ
ムを逐次実行し、データの処理を行なつたり、
CRUデコード部４との間でのデータのやりとり
を制御する。 CRT（ブラウン管）５は、１フレームが256本
の走査線で構成され、各走査線は256個のドツト
を含んでいる。したがつてCRT５の表示画面
は、走査線方向であるＸ方向に256、走査線方向
と直角なＹ方向に256、総計65536ドツトで１フレ
ームを表示する。これらの各ドツトに表示されるデータは、表示
RAM６に書き込まれている。表示RAM６は、カ
ラー表示を行なうためにプレーンが３組設けられ
ている。表示RAM６の各プレーンには、８ビツ
トのダイナミツクRAMが用いられており、少な
くとも8192個のアドレスがある。CRT５の表示
画面で考えると、Ｘ方向に32、Ｙ方向に256とな
り、これで区画したブロツク毎にアドレツシング
されている。すなわち、Ｘ方向の位置を示す５ピ
ツトと、Ｙ方向の位置を示す８ビツトで表示
RAM６のアドレスが指定される。前記表示RAM６に書かれているデータは、１
バイト毎に読み出され、並−直変換回路７に送ら
れる。この並−直変換回路７は、３組のパラレル
ラツチ回路から構成され、この各パラレルラツチ
回路は表示RAM６から転送されてきた１バイト
（８ビツト）のデータをラツチし、タイミングモ
ジユール８からの信号Ａによつて順次送り出して
直列信号に変換する。３組のパラレルラツチ回路
からそれぞれ出力された信号は、カラー変換用
PROMに入力され、ここでCRUデコード部４か
ら入力された３ビツトのカラーコード信号Ｂによ
り、青色、緑色、赤色の３色のカラービデオ信号
Ｃに変換される。この３色のカラービデオ信号Ｃ
と、同期回路９からの同期信号ＤとがCRT５に
入力され、表示画面にカラー画像を表示する。パターンROM１０には、CRTに表示される
個々の画像パターン（例えば飛行機、自動車、ピ
ンポン玉）が転送順に書き込まれている。このパ
ターンROM１０には、８ビツトのEP−ROMが
用いられており、各バイト毎にアドレツシングさ
れている。このパターンROM１０は、パターンROMアド
レスカウンタ１１からのアドレス信号Ｅで読み出
すべきアドレスが指定される。このアドレス信号
Ｅは、13ビツトのコード信号である。読み出され
た８ビツトのデータＦは、シフタ１２を介して表
示RAMアドレスカウンタ１３で指定された表示
RAM６のアドレスに書き込まれる。前記表示RAM６への書込みは、バイト（８ビ
ツト）単位であるから、画像パターンの書込みが
バイト単位になつてしまう。そこで前記シフタ１
２を設けて、バイト内でのデータの位置を変える
とともに、シフト量に応じて、前半と後半とに分
けて２度書きすることにより、画像パターンのド
ツト単位の移動を可能にしている。前記パターンROMアドレスカウンタ１１に
は、CRUデコード部４から13ビツトのパターン
ROMスタートアドレス信号Ｇ、と、１ビツトの
アドレスフイツクス信号Ｈとが入力され、またレ
ングスカウンタ１４からの初期値セツト信号Ｉが
入力される。この初期値セツト信号Ｉは、表示
RAM６の書込みが２度書きであるため、パター
ンROMアドレスカウンタ１１と、表示RAMアド
レスカウンタ１３に、ラツチされていた初期値を
再ロードするために用いられる。前記パターン
ROMスタートアドレス信号Ｇは、書込みを行な
う画像パターンを記録したパターンROMの先頭
アドレスを指定し、レングスカウンタ１４からの
クロツク信号（H4クロツク信号）Ｊによつてカ
ウントアツプし、パターンROM１０のデータを
読み出す。パターンROMアドレスフイツクス信
号Ｈは、これが「１」のときにパターンROMア
ドレスカウンタ１１の動作を停止し、そして
「０」のときにカウント動作を行なう。したがつ
て、画面を消去するときには、ブランクになつて
いるパターンROM１０のアドレスを指定し、パ
ターンROMアドレスフイツクス信号Ｈを「１」
にしておく。表示RAMアドレスカウンタ１３は、書込時に
表示RAM６のアドレスを指定する。この表示
RAMアドレスカウンタ１３は、パターンROM１
０に書き込まれている画像パターンを表示RAM
６に書き込む際に、その書き込む位置（アドレ
ス）を指定する。そしてこの書込時に、CRUデ
コード部４から、先頭アドレスを指定する表示
RAMスタートアドレス信号Ｋと、二度書きであ
るため、元のアドレスにセツトするための初期値
セツト信号Ｉも入力される。前記表示RAMスタ
ートアドレス信号ＫはCRUデコード部４から16
ビツトで出力され、そのうちの13ビツトが用いら
れ、残りの３ビツトはシフタ１２に送られてビツ
ト単位の移動に使用される。レングスカウンタ１４は、CRT５に表示され
る個々の画像パターンの大きさを指定するもので
あり、バイト数をカウントするＸカウンタと、走
査線数をカウントするＹカウンタから構成されて
いる。このレングスカウンタ１４には、CRUデ
コード部４から８ビツトのＸレングス信号Ｌと、
８ビツトのＹレングス信号Ｍとが入力される。ま
たCRUデコード部４から書込開始を指定するロ
ード信号Ｎが入力される。このレングスカウンタ
１４からは、指定された画像パターン（例えば一
台の自動車）の書込完了を示すBUSY信号Ｏが出
力され、この信号ＯがCRUデコード部４と表示
RAMカウンタ１５に送られる。前記表示RAMカ
ウンタ１５は、タイミングモジユール８のクロツ
ク信号ＰとCRUデコード部４からのプレーンセ
レクト信信号Ｏとを入力し、チツプイネーブル信
号Ｒとライトイネーブル信号Ｓとデータセツト信
号Ｔを作る。チツプイネーブル信号Ｒ、ライトイ
ネーブル信号Ｓ、データセツト信号Ｔは、１０．
8MHz，5.4MHz，H1，H2を２進→８進デコーダ
で分周して作られる。チツプイネーブル信号Ｑは、表示モード時に、
３種類の表示RAM６の全てに出力されるが、書
込モード時においては、プレーンセレクトが
「０」に指定されたプレーンの表示RAM６にのみ
出力される。ライトイネーブル信号Ｓは、書込モードと書込
み状態か否かでNANDをとり、として出力す
る。なお、アクセス可能な表示RAM６のアドレ
スは、2¹³であるから、表示RAMアドレスカウン
タ１３の2¹⁴のビツトが「１」になつたときに、
ライトイネーブルＳを止めて書込みを禁止する。前記タイミングモジユール８は、10.8MHz，
5.4MHz，H1（2.7MHz）、H2、H4、H8、H16、
H32、H64、H128、V1、V2、V4、V8、V16、
V32、V64、V128、のクロツク信号を出力する。
これらのクロツク信号は、10.8MHzの原発振を1/
２ずつ分周することによつて作られる。表示・書込セレクタ１６は、タイミングモジユ
ール８からのクロツク信号H4によつて表示と書
込みの２種類のモードに切り換える。表示モード
のときには、タイミングモジユール８で指定され
たアドレス信号Ｕにより表示RAM６のアドレス
を指定し、これに書き込まれているデータを読み
出してCRT５に表示する。書込モードのときに
は、表示RAMアドレスカウンタ１３で指定され
たアドレス信号Ｖにより書込むべき表示RAM６
のアドレスを指定し、このアドレスにパターン
ROM１０からのデータを書き込む。したがつて、書込時にはCRUデコード部４か
らのアドレス信号Ｖによつて画像パターンのデー
タを所望のアドレスに書き込み、読出時にはタイ
ミングモジユール８からのアドレス信号Ｕによつ
て表示RAM６の全てのアドレスをアドレツシン
グする。テーブルタイプのテレビゲーム機では、テーブ
ルの両側にゲーム者がいるため、テレビ画面を反
転させる必要がある。これは、CRUデコード部
４からの反転信号Ｗを用い、表示RAMアドレス
カウンタ１３のアドレスを反転させ、かつ表示に
当つては並−直変換回路７での読出しを逆に、す
なわち最下位ビツトから読み出すことにより、画
像反転を行なうことができる。第２図は本発明の要部を示すブロツク図であ
る。パターンROM１０から読み出したデータ
は、８個のシフトレジスタ１２ａ〜１２ｈに入力
され、その入力信号を選択することにより、デー
タがシフトされる。ビツト単位でシフトされたデ
ータは、チツプイネーブル信号Ｒによつて選択さ
れた３種類の表示RAMプレーン６ａ，６ｂ，６
ｃ、のいずれか１つに入力される。そして表示
RAMプレーン６ａ〜６ｃのアドレスは、表示・
書込セレクタ１６で選択されたアドレス信号Ｖで
指定される。なお書込時にはライトイネーブル信
号Ｓが「０」になり、表示時にはこれが「１」に
なる。表示RAMスタートアドレス信号Ｋは、16ビツ
トであり、そのうちの３ビツトでデータのビツト
単位の移動を行なう。すなわち、この３ビツトの
信号は、シフタ１２ａ〜１２ｈと、ROM２０に
送られる。このROM２０の論理表は次に示され
ている。

【表】このROM２０によつて、データの前半部と後
半部に２分される。すなわち、表示RAMスター
トアドレス信号Ｋのうち３ビツトの信号が
「111」のときには、ビツト単位の移動を行なわ
ず、そのまま表示RAM６に書き込まれ、そして
「000」のときには移動が最も大きく、表示RAM
６のスタートアドレスには、データの最初の１ビ
ツト分が書き込まれ、そして残りは「256」だけ
ずれたアドレスに書き込まれる。後述する1/2分周器３２の出力信号Ｘは、その
出力が１回目の書込み時に「１」になり、２回目
に「０」になる。BUSY信号０は、書込時に
「１」となり、またH4クロツク信号は書込時に
「０」になる。したがつて、８ビツトのうち後３ビツト分を表
示RAM６の256だけずれたアドレスに書き込む場
合は、ROM２０の出力端子Ｄ１〜Ｄ５が「１」
に、Ｄ６〜Ｄ８が「０」になるから、NORゲー
ト２１ａ〜２１ｅの出力が「１」になり、NOR
ゲート２１ｆ〜２１ｈの出力が「０」になる。な
お図面ではNORゲート２１ｂ〜２１ｇが省略さ
れている。この結果、チツプイネーブル信号Ｒで
選択された表示RAMプレーン例えば６ａのう
ち、NORゲート２１ｆ〜２１ｈが接続されたチ
ツプだけが最初に書込みが可能になる。そして、
このときに、シフタ１２ａ〜１２ｈによりパター
ンROM１０の８ビツトのデータは、５番目の入
力端子を選択することによつて第３図のようにシ
フトされている。すなわちシフタ１２ａの出力が
「０」、シフタ１２ｂが「０」、シフタ１２ｃが
「１」、シフタ１２ｄが「０」、シフタ１２ｅが
「０」、シフタ１２ｆが「０」、シフタ１２ｇが
「１」、シフタ１２ｈが「１」になつている。そこで、第１回目の書込みに際し、シフタ１２
ｄ〜１２ｈの出力が表示RAMプレーン６ａの所
定のチツプに書き込まれる。第２回目の書込みに
際しては、表示RAMプレーン６ａのアドレスが
「256」だけ移動し、同時に1/2分周器３２の出力
信号Ｘが「０」になるから、NORゲート２１ａ
〜１２ｃの出力が「０」になり、これに接続され
たチツプだけにシフタ１２ａ〜１２ｃの出力が書
き込まれる。これにより、バイト単位に記憶され
ていたデータが、ビツト単位にシフトされて表示
RAM６に書き込まれる。各表示RAMプレーン６ａ〜６ｃに書き込まれ
たデータはH4クロツク信号による読出しモード
時に、読み出され並−直変換回路７ａ〜７ｃにそ
れぞれ入力された後、直列信号に変換されて出力
される。この直列信号は、カラー変換用ROM２
２に入力され、ここでカラービデオ信号Ｃに変換
される。このカラー変換用ROM２２のコード表
は第２表に示されている。

【表】ここでカラービデオ信号Ｂによつて表示される
色はつぎの通りである。

【表】前記カラーコード信号Ｂは、CRUデコード部
４でラツチされているため、表示RAM６の出
力、すなわちどの表示RAMプレーンから出力さ
れるかによつて色相が決まつている。画面の色相を変化させるときには、他のカラー
コード信号Ｂが出力されるから、同じ表示RAM
プレーンからの出力であつても色相が変化する。
したがつて同一の画像であつても、カラーコード
信号Ｂによつて別の色相となる。カラー変換用ROM２２から出力されたカラー
ビデオ信号は、レジスタ２３にラツチされ、ドツ
ト信号に同期してCRT５に送られる。テーブル
タイプのものでは、テーブルの両側にゲーム者が
いるため、画面を反転させて表示する必要があ
る。そこで書込時にはそのまま書込み、読出時に
のみ逆に読み出して画面反転を行なつている。このため、複数の排他的ORゲートを用いた反
転回路２４が設けられており、読出時のアドレス
が反転される。さらに、並−直変換回路７ａ〜７
ｃに反転信号Ｗが入力され、下位ビツトから上位
ビツトへ向かつて順次読み出す。この結果、画面
上で180゜ずれた対称位置にドツトが表示され
る。第４図はレングスカウンタ部のブロツク図であ
る。走査線数をカウントするＹレングスカウンタ
３０はCRUデコード部４からのＹレングス信号
Ｍが入力され、H4クロツク信号Ｍで減算する。
このＹレングスカウンタ３０が零になると、遅延
回路３１を介して遅延された初期値セツト信号
（ロード信号）ＩがＹレングスカウンタ３０に入
力され、再びＹレングス信号Ｍがセツトされる。前記Ｙレングスカウンタ３０が零になると、減
算信号が1/2分周器３２に入力される。この1/2分
周器３２の出力信号Ｘは、バイト数をカウントす
るＸレングスカウンタ３３の減算用端子に入力さ
れる。したがつてＹレングスカウンタ３０が２回
零になると、Ｘレングスカウンタ３３が１つ減算
される。Ｘレングスカウンタ３３は、Ｘレングス信号Ｌ
を入力する。このＸレングスカウンタ３３を作動
させるロード信号Ｎは、フリツプフロツプ３４に
入力され、これをセツト状態にする。このフリツ
プフロツプ３４がセツトされると、出力端子Ｑか
ら書込中を示すBUSY信号Ｏが出力される。ＹおよびＸレングスカウンタ３０と３３とが零
になつて、画像パターン例えば１台の自動車を表
示RAM６の所望のアドレスに書き込むと、
NANDゲート３５が「１」になるから、フリツプ
フロツプ３４がセツトされる。第５図は表示RAMアドレスカウンタ部のブロ
ツク図である。表示RAMスタートアドレス信号
Ｋは、セレクタラツチ４０を経て表示RAMアド
レスカウンタ１３に入力される。この表示RAM
アドレスカウンタ１３は、H4クロツク信号によ
つて減算される。全加算器４１は、1/2分周器３２の出力信号Ｘ
の立上りによつて、表示RAMアドレスカウンタ
１３の内容から全走査線数である「256」を減算
する。信号Ｘの立上り時以外のときには、カウン
タの内容をセレクタラツチ４０に入力する。そし
て表示RAMアドレスカウンタ１３は、前記遅延
回路３１から遅延されたロード信号Ｉによつてセ
レクタラツチ４０のアドレスを入力する。なお、
セレクタラツチ４０は、最初にCRUデコード部
４からのスタートアドレス信号Ｋを通し、つぎは
全加算器４１からの信号を通すように切り換わ
る。第６図はパターンROMアドレスカウンタ部の
ブロツク図である。パターンROMスタートアド
レス信号Ｇは、セレクタラツチ５０を経てパター
ンROMアドレスカウンタ１１に入力され、H4ク
ロツク信号によつて減算される。そしてＹレング
スだけ減算されると、その内容がゲート回路５１
を介してセレクタラツチ５０にラツチされ、ロー
ド信号ＩによつてパターンROMアドレスカウン
タ１１に読み込まれる。ゲート回路５１は、1/2分周器３２からの出力
信号Ｘの立ち下がりで開く。一方前記全加算器４
１は、出力信号Ｘの立ち上がりで「256」の減算
を行なう。したがつて、表示RAMアドレスカウ
ンタ１３とパターンROMアドレスカウンタ１１
は、あるアドレス区間を２度に亘つてアドレツシ
ングするが、次のアドレス区間への移動は交互に
行なわれる。第７図は表示RAMのタイミングチヤートを示
すものであり、H4クロツク信号が「０」のとき
に、タイミングモジユール８のクロツク信号で指
定された表示RAM６のデータが読み出され、こ
の８ビツトのデータが直列信号に変換された
CRT５に送られる。第８図は書込みのためのワード構成を示すもの
である。１ワードは16ビツトからなり、これらは
ROM１に記憶されている。書込時に、まずａに
示すプレーンセレクトＱと、パターンROMスタ
ートアドレスＧとを組み合わせたデータが出力さ
れ、つぎにｂに示す表示RAMスタートアドレス
Ｋを示すデータが出力され、書込みを開始するア
ドレスが指定される。最後にｃに示すような表示
RAM６へ書き込むべき大きさを示すXYレングス
が出力される。第９図ないし第１１図は、パターンROM１０
に記憶されている画像パターンのデータを表示
RAM６に書き込む場合を示すものである。第８
図に示すように、パターンROMスタートアドレ
ス信号Ｇと、表示RAMスタートアドレス信号
Ｋ、およびレングス信号Ｌ、Ｍが与えられると、
パターンROM１０と表示RAM６とのアドレスが
特定される。ここでは、パターンROM１０のアドレスＮ〜
Ｎ＋９までに記憶されている５ライン２バイトの
データを、表示RAM６のアドレスＭをスタート
アドレスとし５ビツトずらして書き込む場合につ
いて説明する。なお画像パターンの大きさを示す
５ライン２バイトのデータはレングス信号Ｌ、Ｍ
で指定される。表示RAMスタートアドレス信号Ｋの第９ビツ
トから第11ビツトはシフト信号として用いられ、
アドレスＭにおけるビツト単位の移動に用いられ
る。このシフト信号によりアドレスＮのデータが
５ビツトだけシフトされ、実線で示した上位３ビ
ツトのデータが、表示RAM６のアドレスＭの下
位３ビツトに書き込まれる。そしてH4クロツク
信号によつて表示RAMアドレスカウンタ１３と
パターンROMアドレスカウンタ１１とがカウン
トアツプすると、パターンROM１０のＮ＋１の
データのうち上位３ビツト分が表示RAM６のア
ドレスＭ＋１の下３ビツトに書き込まれる。そしてパターンROM１０のアドレスがＮ＋４
まで進むと、Ｙレングスカウンタが零になる。そ
して1/2分周器３２によつて、ゲート回路は閉じ
たままであるから、セレクタラツチにラツチされ
ていたアドレスが再ロードされ、パターンROM
アドレスカウンタ１１が、アドレスＮに戻る。一
方表示RAMアドレスカウンタ１３は1/2分周器３
２からの出力によつて全加算器４１が作動し、ラ
イン数である「256」を減算して、そのアドレス
が「Ｍ−256」にセツトされる。２回目の書込み
のときには先ずＹレングスカウンタ３０が再ロー
ドされる。次に表示RAM６は上５ビツト分だけ
が書込み可能になるから、アドレスＮのうち点線
で示した下５ビツト分のデータが表示RAM６の
アドレス「Ｍ−256」に書き込まれる。以下同様
にして表示RAM６のアドレス「Ｍ−252」まで書
き込みが行なわれる。２回目の書込みによつて、パターンROM１０
のＮ〜Ｎ＋４の全てのデータが書き込まれると、
Ｙレングスカウンタ３０が再び零になる。このＹ
レングスカウンタ３０が再度零になると1/2分周
器３２によつてＸレングスカウンタ３３が減算さ
れる。同時に1/2分周器３２の出力信号Ｘによつ
てゲート回路５１が開くから、パターンROMア
ドレスカウンタ１１はアドレスがＮ＋５にセツト
され、前記と同様に２回の書込みでＮ＋５〜Ｎ＋
９までのデータが表示RAM６のＭ−256〜Ｍ−
252、およびＭ−512〜Ｍ−508に書き込まれる。上記のようにして表示RAM６に多数の画像パ
ターンを書き込み、そしてＸ方向にアドレシング
して書き込んだデータを読み出しCRT５に表示
する。これらの画像パターンの一部は、ハンドル、ボ
タン等によつて移動されるが、このハンドル、ボ
タン等からの信号はCRUデコード部４を経て
CPU３に入力される。本発明は、パターンROMのデータをシフトさ
れるとともに、これを２分して２回に分けて表示
RAMに書き込むようにしたから、ビツト単位の
シフトを行なうことができる。

【図面の簡単な説明】

第１図は本発明を適用したテレビゲーム機の概
略図、第２図は要部のブロツク図、第３図はパタ
ーンROMとシフタから出力されるデータを示す
説明図、第４図はレングスカウンタ部のブロツク
図、第５図は表示RAMアドレスカウンタ部のブ
ロツク図、第６図はパターンROMアドレスカウ
ンタ部のブロツク図、第７図は表示RAMのタイ
ミングチヤート、第８図はワード構成を示す説明
図、第９図はパターンROMのデータを示す説明
図、第１０図は書込完了時の表示RAMを示す説
明図、第１１図はパターンROMと表示RAMのデ
ータ転送を示すタイミングチヤートである。

Claims

【特許請求の範囲】１Ｍ個（２以上の整数）の入力端子を有し、Ｎ
（２以上の整数）ビツトのアドレス信号でアドレ
スが指定される表示RAMと、読出し方向に並ぶ
Ｍ個の画素のデータをＭビツトのパターンデータ
として記憶したパターンROMとを備え、パター
ンROMから読み出したＭビツトのパターンデー
タを表示RAMに並列に書き込む際に、Ｍビツト
内でのパターンデータのシフトビツト数ｍ（ｍ＜
Ｍ）を表すｎビツトのシフトデータと、前記Ｎビ
ツトのアドレス信号とを組み合わせて、（Ｎ＋
ｎ）ビツトで表示RAMのアドレス信号を形成
し、このｎビツトの信号をパターンROMと表示
RAMとの間に配置したシフタに入力して、パタ
ーンROMから読み出したＭビツトのパターンデ
ータをｍビツトだけリング状にシフトするととも
に、前記シフトデータをデコーダでデコードし
て、第１回目の書込み時には、表示RAMのＭ個
の入力端子のうち、第ｍ番目から第Ｍ番目までを
書き込み可能とし、シフタから出力されたシフト
済みのＭビツトのパターンデータのうち、ｍビツ
ト以降を表示RAMに書き込み、第２回目の書込
み時には、表示RAMのアドレスを読出し方向に
１番地だけずらせるとともに、前記デコーダの出
力を反転させて表示RAMのＭ個の入力端子のう
ち第１番目から（ｍ−１）番目までを書き込み可
能とし、シフタから出力された出力済みのパター
ンデータのうち第１ビツトから（ｍ−１）ビツト
までを表示RAMに書き込むようにしたことを特
徴とするグラフイツクデイスプレイにおけるデー
タ書込み方式。２前記Ｍは８であり、前記ｎは３であることを
特徴とする特許請求の範囲第１項記載のグラフイ
ツクデイスプレイにおけるデータ書込み方式。