JPH0526195B2 - - Google Patents

Info

Publication number
JPH0526195B2
JPH0526195B2 JP57151282A JP15128282A JPH0526195B2 JP H0526195 B2 JPH0526195 B2 JP H0526195B2 JP 57151282 A JP57151282 A JP 57151282A JP 15128282 A JP15128282 A JP 15128282A JP H0526195 B2 JPH0526195 B2 JP H0526195B2
Authority
JP
Japan
Prior art keywords
specimen
image
signal
magnification
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57151282A
Other languages
English (en)
Other versions
JPS5940687A (ja
Inventor
Shigekazu Nakamura
Koichi Tashiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namco Ltd
Original Assignee
Namco Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namco Ltd filed Critical Namco Ltd
Priority to JP57151282A priority Critical patent/JPS5940687A/ja
Publication of JPS5940687A publication Critical patent/JPS5940687A/ja
Priority to US07/139,077 priority patent/US4834374A/en
Publication of JPH0526195B2 publication Critical patent/JPH0526195B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Processing Or Creating Images (AREA)
  • Digital Computer Display Output (AREA)
  • Document Processing Apparatus (AREA)

Description

【発明の詳細な説明】
技術分野 本発明は標体の画像表示装置、特に標体イメー
ジが垂直または水平方向の座標画素情報として記
憶されている標体画像メモリから標体の座標画素
情報を読出しCRT上にラクター画像表示する標
体の画像表示装置に関する。 背景技術 CRT上に表示される画面上に、特定の画像を
標体としてこれを所定の設定倍率で拡大縮小表示
する標体の画像表示装置が知られており、各種の
シユミレータ、設計作図装置、ビデオゲーム、そ
の他の機器に幅広く使用されている。 たとえば航空機の乗員訓練用に用いられるフラ
イトシユミレータは、実際の飛行機を模擬した操
縦室内に、操縦席、計器等を設け、更に操縦席全
面にCRTを設置し飛行中における下界の様子を
画像表示している。このようなフライトシユミレ
ータには、たとえば、飛行機の発着時を模擬する
場合に、滑走路周囲の画像等の実際の飛行を模擬
して拡大縮小表示する必要があり、このような場
合に前記標体の画像表示装置が用いられている。 また、設計作図装置などにおいては、CRT上
に所定の作図を画像表示した場合に、その1部ま
たは全体を所定の設定倍率で拡大縮小表示するこ
とが必要となる場合が多く、このような場合に前
記標体の画像表示装置が用いられている。 また、近年幅広く普及してきたビデオゲーム等
においては、CRT上に表示されている画像をゲ
ームの進行状況にあわせて拡大縮小表示し、その
ゲーム性を高めるために、前記標体の画像表示装
置が用いられている。 第1図にはこのような画像の表示装置の簡単な
構成を示すブロツク図が示されており、この画像
表示装置は、標体画像メモリ10内に、第2図に
示すごとく標体イメージを垂直または水平方向の
座標画像情報として記憶し、記憶した各標体イメ
ージに標体読出し用のキヤラクタコードを設けて
いる。そして、画像処理回路12により、標体画
像メモリ10からこのキヤラクタカードによつて
指定される標体イメージを読出し、CRT14上
にラスター画像表示していた。 ここにおいて、従来の画像表示装置は、標体画
像メモリ10からの標体イメージの読出しを、ラ
スター走査の水平同期信号に基づいて一行毎に行
ない、CRT上にその標体をラスター画像表示し
ているため、CRT上に表示される標体の大きさ
は標体画像メモリ10内に記憶される標体イメー
ジの大きさによつて決定されてしまう。すなわ
ち、CRT上に表示された標体の大きさは標体画
像メモリ10においてその標体イメージに記憶す
るために用いられるメモリーのビツト数によつて
決定されてしまう。 従つて、この標体の画像表示装置を用いて
CRT上に標体の拡大縮小表示を行なうためには、
標体画像メモリ10内にひとつの標体に関しその
大きさを異にする複数の標体イメージを記憶して
おく必要があり、このためCRT上における標体
の拡大縮小を細かく行おうとする場合には、ひと
つの標体について、標体画像メモリ10内に記憶
する標体イメージの数が多くなつてしまうという
欠点があつた。 このため従来の標体の画像装置においては、一
つの種類の標体に関し大きさの異なる複数の標体
イメージを記憶しなければならないことが原因と
なり、標体画像メモリ10に極めて記憶容量の大
きなメモリを用いる必要があり、また、メモリの
記憶容量が小さい場合には標体画像メモリ10内
に記憶する標体の種類も制限されてしまうという
欠点があつた。 目的及び発明の開示 本発明は、このような従来の課題に鑑みなされ
たものであり、その目的は、標体画像メモリの記
憶容量を増大することなく、標体をデイスプレイ
上において少なくとも垂直方向に所望の倍率で表
示することができる標体の画像表示装置を提供す
ることにある。 また、本発明の他の目的は、複数の標体をデイ
スプレイ上に垂直および水平のいずれの方向にも
それぞれ独自の設定倍率で表示することができる
標体の画像表示装置を提供することにある。 この目的達成のため、本発明の装置は、 標体のイメージが垂直および水平方向の座標画
素情報として基準倍率にて記憶されている標体画
像メモリと、 この標体画像メモリから標体の座標画素情報を
読出しデイスプレイ上にラスタ画像表示する標体
の画像処理回路と、 を含み、 前記画像処理回路は、 前記標体画像メモリでの標体の基準倍率におけ
る垂直方向の座標を示す行位置信号を、垂直方向
への拡大、縮小倍率に従つて行変換し、前記標体
画像メモリの座標画素情報読出しアドレスを特定
しかつ実際に画像を前記拡大、縮小倍率に従つて
拡大、縮小して出力するための行選択信号を与え
る垂直倍率コードの記憶部を有し、前記拡大、縮
小倍率のうちの所望の垂直方向設定倍率に対応し
た前記標体の前記座標画素情報読出しアドレス
を、前記垂直倍率コードに基づき作成し、前記標
体画像メモリに向け出力する拡大縮小回路を含
み、 前記標体画像メモリ内に基準倍率で記憶されて
いる標体の画像データを、前記デイスプレイ上に
垂直方向に所望の倍率で拡大縮小表示するように
構成したことを特徴とする。 また、前記目的達成のため、本発明の装置は、 複数の標体のイメージがそれぞれ垂直および水
平方向の座標画素情報として基準倍率にて記憶さ
れている標体画像メモリを有し、この標体画像メ
モリから各標体の座標画素情報を読出しデイスプ
レイ上にラスタ画像表示する標体の画像表示装置
において、 外部入力信号および予め設定されたプログラム
に従い、表示すべき標体を特定する標体識別信
号、標体のラスタ画面への表示位置を示す行信号
および水平アドレス信号、標体の表示倍率を示す
垂直倍率信号および水平倍率信号を含む1組の信
号群を、画面上に表示される各標体毎に演算して
出力する演算回路と、 この演算回路から出力される前記信号群からな
る表示情報を各標体毎にそれぞれ記憶する標体情
報メモリと、 各水平走査毎に水平同期信号を出力するととも
に、この水平同期信号をカウントしラスタ画面の
垂直走査位置を表す行カウント信号を出力する同
期ジエネレータと、 水平同期信号に同期して、拡大縮小表示の対象
として標体情報メモリに記憶された全ての標体の
前記表示情報を、各標体毎に順次読出す制御回路
と、 水平同期信号に同期して、前記同期ジエネレー
タから出力される前記行カウント信号と、前記標
体情報メモリから順次読出される各標体の前記行
信号との減算を行い、標体画像メモリでの各標体
の基準倍率における垂直方向の座標を示す行位置
信号を順次演算して出力する加算器と、 前記垂直倍率信号と対応する垂直倍率に従つて
前記行位置信号を行変換し、前記標体画像メモリ
の座標画素情報読出しアドレスを特定しかつ実際
に画像を前記垂直倍率に従つて拡大、縮小して出
力するための行選択信号を与える垂直倍率コード
の記憶部を有し、前記標体情報メモリから出力さ
れる標体識別信号が特定する標体の前記座標画素
情報読出しアドレスを、前記垂直倍率コードに基
づき、前記標体情報メモリから出力される垂直倍
率信号および前記加算器から出力される前記行位
置信号に従つて作成し、前記標体画像メモリに向
け出力するライコンバータと、 前記標体画像メモリから順次出力される各標体
の座標画素情報と並列直列変換して出力するシフ
トレジスタと、 水平走査位置に対応した記憶エリアを有し、前
記水平同期信号に同期して、前記シフトレジスタ
から順次並列直列変換して出力される各標体の座
標画素情報を、書込アドレスにより特定される前
記記憶エリアに、ラスタ走査用の画像信号として
順次記憶するバツフアメモリと、 前記水平同期信号に同期して、前記標体情報メ
モリから順次読出される各標体の前記水平アドレ
ス信号に基づき、各標体の前記バツフアメモリへ
の前記書込アドレスを指定するアドレスカウタ
と、 前記標体情報メモリから出力される各標体の水
平倍率信号に基づくパルス数の書込トリガパルス
を前記アドレスカウンタに入力し、そのパルス数
をもつて、前記アドレスカウンタを制御し、前記
アドレスカウンタの指定する前記バツフアメモリ
への書込アドレス範囲を拡大縮小させるパルス発
生器と、 を備え、前記水平同期信号に同期して、前記ラス
タ画面の水平ライン上に表示される各標体の座標
画素情報を各標体の垂直倍率信号および水平倍率
信号にしたがつて前記バツフアメモリに順次書込
み、このようにして前記バツフアメモリに書込ま
れた画像信号を前記デイスプレイ上に順次ラスタ
走査することにより、複数の標体を前記デイスプ
レイ上に垂直および水平のいずれの方向にもそれ
ぞれ独自の設定倍率で表示するよう構成したこと
を特徴とする。 実施の形態 次に本発明の好適な実施例を図面に基づき説明
する。 なお、前記従来例と対応する部材には同一符号
を付しその説明は省略する。 第3図には、本発明の標体の画像表示装置の好
適な実施例が示されており、この画像表示装置
は、標体イメージが垂直または水平方向の座標画
素情報として記憶されている標体画像メモリ10
から標体の座標画素情報を読出し、CRT上にラ
スター画像表示するものである。 本発明の特徴的な事項は、標体画像メモリ10
から読出される座標画素情報を垂直または水平の
少なくとも何れか一方向に対し所定の設定倍率で
拡大または縮小変更処理する拡大縮小回路を設け
たことにあり、これにより標体をCRT上に垂直
または水平方向の少なくとも何れか一方向に対し
所定の倍率で表示可能としたものである。 実施例において、標体画像メモリ10には、1
つの種類の標体について1つの標体イメージが、
第2図に示すごとく8×8ビツトの垂直及び水平
方向の座標画像情報として記憶されている。そし
て、この標体画像メモリ10内には一般に複数種
類の標体イメージが記憶されるため、各標体イメ
ージには、第2図に示すごとく、識別用のキヤラ
クタコードがそれぞれ設定されており、また各標
体イメージの座標画素情報を構成する各行の情報
には所定のアドレスが設定されている。したがつ
て、この標体画像メモリ10からの標体イメージ
の読出しは、キヤラクタコードによつて標体を特
定し、アドレス信号によつてその座標画素情報か
ら読出される行の情報を特定することにより行
う。 そして、このように標体画像メモリ10に記憶
された標体イメージの座標画素情報は、拡大縮小
回路に入力され、ここにおいて垂直および水平方
向の両方向に所定の設定倍率で拡大縮小変更処理
を施され、CRT上に所定の設定倍率でラスター
画像表示される。 なお、実施例において使用されるCRTとして
は、第4図に示すごとく、その画面が16進数表記
で$00〜$FFまでの垂直、水平座標信号をもつ
て表わされるものが使用されている。($は、次
に続く数が16進数表記であることを表わす。) つぎに、この様に標体画像メモリ10内に記憶
された各標体の座標画素情報を読出し、これを
CRT上に表示する回路の具体的構成を、順をお
つて説明する。 (1) 画像情報の設定 先ずCRT上に標体を画像表示するにあたつ
て、その画像情報を設定してやる事が必要とな
る。 実施例の装置においては、プログラムROM
20に予め設定された所定のプログラムが記憶
されている。そして、このプログラムROM2
0から出力される所定のプログラム信号及び外
部から入力される外部入力信号に基づき、
CPU22、は表示標体を特定する標体識別信
号、CRT上における標体の表示位置を示す行
信号及び水平位置信号、CRT上における標体
の表示倍率を示す垂直倍率信号及び水平倍率信
号を、標体毎に演算し、これ等各標体の表示情
報はそのアドレスが制御回路24を介して、ま
た、データが直接標体情報メモリ26内に入力
する。標体情報メモリ26は、このようにして
各標体の表示情報が入力されると、入力された
各標体毎に、第1の標体、第2の標体、…第N
の標体として各標体毎にその表示情報を書込記
憶する。 これにより、標体情報メモリ26内には、
CRTの画面内に表示される各標体の表示情報
が書込まれることとなる。 (2) 画像情報の読出し 前述したごとく、標体情報メモリ26内に各
標体の表示情報が設定されると、つぎにこの標
体の表示情報に基づき標体画像メモリ10から
該当する標体イメージの座標画素情報を読出す
ことが必要となる。 (2‐1) 標体の垂直座標読出し、 実施例の装置においては、ラスター画像表
示の水平同期信号100およびラスター走査
位置を示す行カウント信号102を出力する
同期ジエネレータ28を設けている。そし
て、このように同期ジエネレータ28から水
平同期信号100が出力するたびに、制御回
路24は標体情報メモリ26内に記憶された
各標体の表示情報の全てを、第1の標体から
第Nの標体まで順次読出し出力する。 このようにして、まず標体情報メモリ26
から行信号104が出力されると、この行信
号は加算器30において、前記同期ジエネレ
ータ28から出力される行カウント信号10
2と加算され、行位置信号106として加算
出力される。ここにおいて、行カウント信号
102は、CRT上において画面上端からラ
スター画像走査を開始した際に、この開始と
ともに出力される水平同期信号100のカウ
ント数を16進数で示したものであり、従つて
CRT上におけるラスター画像走査が進むに
従いこの行カウント信号102の数も増大す
る。また、標体情報メモリ26から読出され
る行信号104は、CRT上に表示する標体
の垂直座標位置を16進数の補数をもつて表し
たものである。従つて、これら行カウント信
号102、及び、行信号104を加算器30
にて加算すれば、CRT上におけるラスター
走査位置が行信号104により設定された垂
直座標位置に達した際に加算器30の出力す
る行位置信号106が16進数表示の$FFか
ら$00にカウントアツプし、標体画像メモリ
10からの座標画素情報の読出し開始を指示
する。 このようにして加算器30から出力される
行位置信号106は、標体情報メモリ26か
ら読出される標体の垂直倍率信号108とと
もにコンパレータ32に入力される。このコ
ンパレータ32は、この様にして入力される
信号106,108に基づきCRT上に標体
の画像表示が可能か否かを判断し、画像表示
可能な場合にマツチ信号110を出力する。
すなわち、このコンパレータ32は、入力さ
れる垂直倍率信号108と、加算器30から
力される信号106の値とを比較する。そし
て、垂直倍率信号に対し加算器30から入力
される行位置信号106の信号が小さな場合
にのみ、CRT上に標体が表示可能であると
判断しマツチ信号110を出力する。そし
て、このマツチ信号110が出力されると、
制御回路24はその読出し動作を行う。しか
しながら、このマツチ信号がオフとされた場
合には、現在標体情報メモリ26からの読出
しを行つている標体のCRT上における画像
表示は行うことができないため、制御回路2
4は標体情報メモリ26からの標体表示情報
の読出しを次の標体に関する標体表示情報へ
の情報と切替える。これにより、CRT上に
画像表示を行うことができる標体の表示情報
のみが迅速に標体情報メモリ26から読出さ
れ画像表示の為に必要とされる信号処理を行
なうことが可能となる。 また、このように加算器30から出力され
る行位置信号106の値に基づき、ラインコ
ンバータ34は標体画像メモリ10から、標
体識別信号112によつて特定される標体イ
メージの読出しを行う。 (2‐2) 垂直座標の拡大縮小 本実施例の特徴的事項は、垂直方向の拡大
縮小回路として、標体画像メモリ10から座
標画素情報を所定の倍率コードで読出すライ
ンコンバータ34を用い、前記倍率コードを
各設定倍率に対応して行選択信号が予め定め
られた倍率読出しコードをもつて形成したこ
とにある。これにより、このラインコンバー
タ34は、標体画像メモリ10から標体識別
信号112によつて特定される座標画素情報
を垂直倍率信号108によつて特定される倍
率で行選択して読出し、標体をCRT上に所
定の設定倍率で表示することが可能となる。 第1表にはこの倍率コードの一例が示さ
れ、縦軸に垂直倍率信号108が、そして、
横軸に前記垂直倍率信号に従つて読出される
座標画像情報の垂直座標の値が示されてい
る。
【表】 ここにおいて、垂直倍率信号108は、標
体画像メモリ10内に記憶されている各標体
イメージの座標画素情報の行数、すなわち8
行を規準とし、この8行の座標画素情報を行
変換して読出す座標画素情報の行数をもつて
表されている。従つて、垂直方向への倍率を
「1」に設定する場合には、垂直倍率信号は
座標画素情報の行数と同じ値、すなわち8と
なり、垂直倍率信号108がこの数字8の値
よりも小さな場合には縮小画素表示、垂直倍
率信号がこの8よりも大きな場合には拡大画
像表示を意味することとなる。 従つて、たとえば垂直倍率信号108が
($04)である場合には、この標体画像メモ
リ10から行変換して読出されるキヤラクタ
コード($01)座標画素信号は、第5図に示
すごとく垂直方向に4/8に縮尺された形状と
なる。また、垂直倍率信号108が、
($0C)の値に設定された場合には、同様に
して標体画像メモリから読出されるキヤラク
タコード($01)の画像画素信号は、第6図
に示すごとく12/8倍の図形に拡大画像表示さ
れることとなる。 この様にして、ラインコンバータ34は、
入力される垂直倍率信号108に従い標体識
別信号112によつた特定される標体イメー
ジの座標画素情報を所定の設定倍率に従つて
行変換して読出し、CRT上における標体の
垂直方向設定倍率を調整する。 (2‐3) 水平座標の拡大縮小 そして、この様にしてラインコンバータ3
4により行変換して読出された標体イメージ
の座標画像画素信号は、シフトレジスタ36
に入力される。このシフトレジスタ36はコ
ンパレータ32からマツチ信号が出力されて
いる際に、標体画像メモリ10から読出され
る画素信号を一行毎に並列直列変換しカラー
エンコーダ38に入力する。このカラーエン
コーダ38は、標体情報メモリ26から読出
されるカラー選択信号114に従いシフトレ
ジスタ36から入力される座標画素信号に所
定の色彩処理を施し、これをバツフアメモリ
40に入力する。このバツフアメモリ40
は、入力される座標画素信号を画像情報とし
て一行ごとに書込記憶する。 ここにおいて、このバツフアメモリ40
は、CRTの水平方向の走査線を構成するド
ツト数、すなわち16進数表示でFFをもつて
表わされるドツト数と等しい記録容量を有し
ており、第7図に示すごとく、この水平方向
への画像信号読出しと対応してその一端から
他端に向けて16進数をもつて表示されたアド
レスが$00番地から$FF番地まで設定され
ている。 そして、このバツフアメモリ40への画像
信号の書込アドレスは、アドルスカウンタ4
2により設定される。実施例においてこのア
ドレスカウンタ42は、バツフアメモリ40
の各アドレスに接続されている8ビツトのバ
イナリカウンタを有し、画像情報メモリ26
から読出される水平位置信号116に従い、
バツフアメモリ40の書込みアドレスを指定
する。そして、このようにして、アドレスカ
ウンタ42により指定されたアドレスへの画
素信号の書き込みは次のようにして行われ
る。 すなわち、シフトレジスタ36において直
列に変換された1行分の画素信号は、8ビツ
トの情報としてバツフアメモリ40に順次入
力される。ここにおいて、第7図に示すごと
く、アドレスカウンタ42により指定される
書き込みアドレスが($20)に設定された場
合を考えると、例えば直列変換された8ビツ
トの画素情報(00011000)が順次入力された
場合には、各画像信号のバツフアメモリ40
への書込みは、第8図に示すごとく、バツフ
アメモリ40への各画素信号の入力と同期し
てアドレスカウンタ42に書込トリガパルス
が入力された場合にのみ行われる。従つて、
このバツフアメモリ40に画素信号が入力さ
れても、その入力時点において書込トリガパ
ルスがアドレスカウンタ42に入力されてな
ければ、その画素信号はバツフアメモリ40
に記憶されることはない。 このため、標体画像メモリ10内に記憶さ
れている標体イメージをそのまま読出した場
合と同じ大きさの標体をCRT上に表示する
には、このバツフアメモリ40内にシフトレ
ジスタ36にて直列に変換された8ドツトの
画素情報が読み込まれるのに要する時間、す
なわちこれを、1単位時間とし、この1単位
時間中に8個の書込トリガパルスをアドレス
カウンタ42に入力すればよい。従つて、単
位時間当り8個の書込トリガパルスを基準と
し、単位時間当りの書込トリガパルスのパル
ス数比が1よりも大きな場合にはCRT上に
おける標体の水平方向への倍率は1よりも大
きくなり、また単位時間あたりのパルス数比
が1よりも小さな場合にはCRT上における
標体の倍率は1よりも小さくなる。 本実施例の特徴的事項は、水平方向の拡大
縮小回路として、所定の設定倍率に応じたパ
ルス数比の書込トリガパルスをアドレスカウ
ンタ42に入力し、そのパルス数比をもつて
アドレスカウンタ42の指定する書込アドレ
スを拡大縮小するパルス発生器44を設け、
画素情報を所定の設定倍率でバツフアメモリ
に書込み、標体をCRT上に所定の倍率で表
示可能としたことにある。 実施例において、このパルス発生器44
は、nビツトのバイナリーレートマルチプラ
イヤによつて形成されており、標体情報メモ
リ26から読出される水平倍率信号118を
そのレート入力端子に入力している。このバ
イナリーレートマルチプライヤは2n個のク
ロツクパルスが入力されたとき、その出力パ
ルス数をレート入力端子に入力される信号に
より設定する事ができる回路であり、このた
め、このレート入力端子に入力される水平倍
率信号118によりこのレートマルチプライ
ヤから出力される書込トリガパルスの数を任
意の値に設定することが可能となる。たとえ
ば、4ビツトのバイナリーレートマルチプラ
イヤは、第6図に示すごとくクロツクパルス
入力端子に24=16個のパルスが入力されてい
るのでレート入力に5をセツトすれば、この
レートマルチプライヤからは5個の書込トリ
ガパルスが出力される。 ここにおいて、このレートマルチプライヤ
は、出力倍率信号118によつて指定される
個数の書込トリガパルス120を、バツフア
メモリ40への画像信号の入力に同期して出
力する必要がある。このため、実施例におて
は、このレートマルチプライヤに24=16個の
クロツクパルスが入力される単位時間をバツ
フアメモリ40に1行分の画像信号が入力さ
れる時間と等しく設定し、このバツフアメモ
リ40内への画像信号の書込みに同期して書
込トリガパルス120を出力している。 これにより、アドレスカウンタ42には水
平倍率信号118によつて指定されるパルス
数比に設定された書込トリガパルス120が
入力され、バツフアメモリ40内へ画素信号
を所定の設定倍率で書込むことができ、その
結果、CRT上には標体を水平方向に向け所
定の設定倍率で表示することができる。 なお、本実施例においては、パルス回路4
4としてレートマルチプライヤを使用してい
るが、これに限らず、たとえば第9図に示す
ごとく、このパルス発生器44を、4ビツト
の加算器50と、4ビツトのレジスタ52
と、アンドゲート54とをもつて形成するこ
とも可能である。ここにおいて、この回路に
は1単位時間あたり16個のクロツクパルス
CPが入力され、また標体情報メモリ26か
ら読出される水平倍率信号118も入力され
る。第2表及び第3表は、第9図に示す回路
において、単位時間あたりの書込トリガパル
ス数を5に設定した場合と、10に設定した場
合の入力データ示されており、第10図に
は、単位時間あたりの書込トリガパルス数を
5に設定した場合のタイミングチヤートが示
されている。
【表】
【表】
【表】 (2‐4) バツフアメモリの書込み読出し また、本実施例の装置においては、以上の
ようにしてなされるバツフアメモリ40への
画素信号の書込みと、このバツフアメモリ4
0に書込まれた1行分の画像情報の読出しを
同時に行い、一画面に複数の標体を表示する
ためにバツフアメモリ40及びこのバツフア
メモリ40の書込みアドレスを指定するアド
レスカウンタ42を2組設けている。そし
て、マルチプレクサ46を用い、各バツフア
メモリ40への画素信号の書込み読出しを交
互に行なつている。このマルチプレクサ46
は、その画素信号の書込み読出し切替を、同
期ジエネレータ28から出力される切替信号
P1に従い行つている。また、各バツフアメ
モリ40の出力端には、その出力を択一的に
選択する切替スイツチ48が設けられてお
り、一方のバツフアメモリの画像信号書込み
中に他方のバツフアメモリからの読出しが行
われる。この切替スイツチ48のスイツチ切
替えは、前記マルチプレクサ46と同様、同
期ジエネレータか28から出力される切替信
号P1に従い行われる。 これにより、バツフアメモリ40への画素信号
への書込みと、このバツフアメモリ40に書込ま
れた画像情報の読出しを同時に行うことができ、
一画像仲に複数の標体を表示することが可能とな
る。 (作用) 本実施例の装置は、以上の構成からなり、つぎ
にその作用を説明する。 本実施例の装置を用いて、たとえば、キヤラク
タコード($01)をもつて特定される標体イメー
ジを、CRT上の、たとえば行信号104が
($FA)をもつて特定される位置に倍率1で表示
する場合を考える。 この場合には、CPU22により表示標体を特
定する標体識別信号($00)、標体の表示位置を
示す行信号($FA)、標体の垂直方向への設定倍
率を示す垂直倍率信号($08)から成る標体表示
情報が演算され標体情報メモリ26内に書込み記
憶される。 そして、このように標体情報メモリ26内の記
憶された標体表示情報は、制御回路24により水
平同期信号100が出力されるたびに全て読出さ
れ、読出された標体表示情報のうち、行信号10
4は、加算器30において行カウント信号102
と加算され、標体の表示位置を示す行位置信号1
06として出力される。第11図にはこのように
して出力される行位置信号106と、CRT上に
おけるラスター走査位置との関係が示されてお
り、ライコンバータ34は、この加算器30から
出力される行位置信号106の値が($00)とな
つた場合に標体画像メモリ10から標体識別信号
($01)をもつて特定される標体イメージの読出
しを開始する。 ここにおいて、実施例においては、標体の垂直
倍率信号108が($08)をもつて表されている
ため、標体画像メモリ10から、キヤラクタコー
ド($01)をもつて特定される標体イメージの読
出しを、前記第1表の垂直倍率信号($08)をも
つて特定される行選択信号に基づき行なう。ここ
において、垂直倍率信号($08)をもつて特定さ
れる行選択信号は、この標体画像メモリ10内に
記憶されている座標画素情報の各行の番号と、こ
の標体画像メモリ10から読出される垂直座標と
の値は1対1に対応しているため標体画像メモリ
10内に記憶されている標体イメージの座標画素
情報は、一行ごとに順次読出されることになる。 そして、このようにして読出された信号は、各
行の画素信号毎にシフトレジスタ36内に入力さ
れ、ここにおいて、並列直列変換された後、バツ
フアメモリ40内へ書込み記憶される。 ここにおいて、標体情報メモリ26内から読出
される水平倍率信号118は($08)である為、
パルス発生器44は設定倍率1倍に対応したパル
ス数比1の書込トリガパルス120を出力する。
従つて、バツフアメモリ40内には、シフトレジ
スタ36から直列変換して出力される1行ごとの
画素情報が、アドレスカウンタ42の指定アドレ
スに従つてそのまま書込み記憶される。 従つて、このようにしてバツフアメモリ40に
書込み記憶された画像情報を順次読出しラスター
画像表示すれば、CRT上には第11図に示すご
とくキヤラクタコード($01)をもつて表わされ
る標体イメージがそのまま表示されることにな
る。 ここにおいて、標体画像メモリ10内に記憶さ
れた座標画素情報は8×8ビツトの情報量をもつ
て記憶されており、また、CRT上に表示される
標体は同様に8×8ビツトの画像をもつて表され
る。従つて、CRT上には設定倍率1をもつて標
体が画像表示されることとなる。 以上はCRT上に標体を倍率「1」をもつて画
像表示する場合を示したものであるが、本発明の
装置は、これに限らずCRT上に標体を所定の設
定倍率で表示することが可能である。 たとえば、前述したと同様、キヤラクタコード
($01)をもつて特定される標体イメージを、
CRT上に4×5ドツトの画像として縮小画像表
示する場合を考える。 この場合には、前述と同様にCPU22により
標体の表示情報が演算され、標体情報メモリ26
内に書込み記憶される。ここにおいて、4×5ド
ツトの画像を表示する場合には、垂直倍率信号1
08として($04)の信号が記憶されており、水
平倍率信号118として($05)の信号が記憶さ
れている。 したがつて、標体画像メモリ10からの座標画
像情報の読出しを、垂直倍率信号($04)をもつ
て特定される行変換信号に基づき行なう。すなわ
ち、前記第1表において、垂直倍率信号($04)
をもつて特定される行変換信号に基づき、標体画
像メモリ10からキヤラクタコード($01)をも
つて特定される標体画像情報を第5図に示すごと
く4行の画像信号として読出す。 そして、このようにして読出した信号は、前述
と同様にしてシフトレジスタ36において1行毎
に並列、直例変換された後バツフアメモリ40内
へ入力される。 ここにおいて、標体情報メモリ26から読出さ
れる水平倍率信号118は($05)であるため、
パルス発生器44はこの水平倍率信号によつて特
定されるパルス数比(5/8)の書込トリガパル
ス120を出力する。これにより、バツフアメモ
リ40には前記第8図に示すごとく、入力される
各列の画素信号が、8ドツトの情報から5ドツト
の方に縮小されて書込み記憶される。 従つて、このようにしてバツフアメモリ40内
に書込まれる画像情報を一行毎に読出しCRT上
にラスター画像表示すれば、CRT上には、第1
2図に示すごとく、キヤラクタコード($01)を
もつて特定される標体イメージが、4×5ドツト
の標体として縮小画像表示される。すなわち、前
記第11図に示す8×8ドツトの画像に比し、そ
の垂直方向が(4/8)倍に、水平方向が(5/8)倍
に縮小画像表示される。 同様にして、本発明の装置を用いれば、CRT
上に任意の標体を所望の設定倍率で拡大画像表示
することが可能である。 また、本発明の画像表示装置は、CRT上に同
時に複数の標体を拡大縮小画像表示することも可
能である。例えば第1の標体の行信号104とし
て($FA)が設定され、第2の標体の行信号1
04として($F7)が設定されている場合には、
これら第1および第2の標体は第13図に示すご
とく、加算器30の出力する行位置信号106が
それぞれ($00)となる垂直座標位置でラスタ画
像表示されることとなる。 (効果) 以上説明したように、本発明の装置は、標体画
像メモリ10の記憶容量を増大する事なく、
CRT上に所望の標体を任意の設定倍率で拡大縮
小画像表示することが可能となるため、その幅広
い用途が考えられる。 例えば、本発明の装置をビデオゲームの標体の
画像表示装置として用いれば、CRT上に複数の
標体を所望の位置において任意の設定倍率でそれ
ぞれ拡大縮小画像表示することも可能である。第
14図は、このようにして画像表示されたドライ
ブゲームの画面であり、このようなドライブゲー
ムにおいては、CRT上に画像表示される各対向
車、追越車を標体として、これらをそれぞれ所望
の設定倍率で拡大縮小表示したもである。 また、第15図には本発明の装置をシユミレー
タとして用いた場合の画像の一例が表示されてい
る。 以上説明したように、本発明によれば、標体イ
メージが垂直、水平方向の座標画素情報として記
憶されている標体画像メモリから標体の座標画素
情報を読み出しデイスプレイ上にラスター画像表
示するにあたつて、標体画像メモリの記憶容量を
増大することなく、少なくとも垂直方向に対し標
体をデイスプレイ上に所望の設定倍率でほぼ連続
的に拡大縮小画像表示することができる、 さらに、特許請求の範囲第2項に記載の発明に
よれば、複数の標体をデイスプレイ上に所望の設
定倍率で連続的に拡大縮小画像表示することがで
き、ビデオゲーム、その他の幅広い用途に用いる
ことができる。
【図面の簡単な説明】
第1図は従来の標体の画像表示装置を示す説明
図、第2図は標体画像メモリに記憶されている標
体イメージの説明図、第3図は本発明の画像表示
装置の好適な実施例を示すブロツク図、第4図は
標体の画像表示を行うCRT上の説明図、第5図
および第6図はラインコンバータによる読出し座
標画素情報の説明図、第7図はバツフアメモリの
説明図、第8図はバツフアメモリへの画素信号の
書込みを示すタイミングチヤート図、第9図はパ
ルス発生器の他の実施例を示す回路図、第10図
は第9図に示すパルス発生器のタイミングチヤー
ト図、第11図〜第13はCRT上における標体
の画像表示を示す説明図、第14図、第15図は
本発明の装置を用いて拡大縮小画像表示された標
体の画像説明図である。 10……標体画像メモリ、14……CRT、2
2……演算回路としてのCPU、24……制御回
路、26……標体情報メモリ、28……同期ジエ
ネレータ、30……加算器、32……コンパレー
タ、34……ラインコンバータ、36……シフト
レジスタ、40……バツフアメモリ、42……ア
ドレスカウンタ、44……パルス発生器、100
……水平同期信号、102……行カウント信号、
104……行信号、106……行位置信号、10
8……垂直倍率信号、110……マツチ信号、1
12……標体識別信号、116……水平位置信
号、118……水平倍率信号、120……書込ト
リガパルス。

Claims (1)

  1. 【特許請求の範囲】 1 標体のイメージが垂直および水平方向の座標
    画素情報として基準倍率にて記憶されている標体
    画像メモリと、 この標体画像メモリから標体の座標画素情報を
    該出しデイスプレイ上にラスタ画像表示する標体
    の画像処理回路と、 を含み、 前記画像処理回路は、 前記標体画像メモリでの標体の基準倍率におけ
    る垂直方向の座標を示す行位置信号を、垂直方向
    への拡大、縮小倍率に従つて行変換し、前記標体
    画像メモリの座標画素情報読出しアドレスを特定
    しかつ実際に画像を前記拡大、縮小倍率に従つて
    拡大、縮小して出力するための行選択信号を与え
    る垂直倍率コードの記憶部を有し、前記拡大、縮
    小倍率のうちの所望の垂直方向設定倍率に対応し
    た前記標体の前記座標画素情報読出しアドレス
    を、前記垂直倍率コードに基づき作成し、前記標
    体画像メモリに向け出力する拡大縮小回路を含
    み、 前記標体画像メモリ内に基準倍率で記憶されて
    いる標体の画像データを、前記デイスプレイ上に
    垂直方向に所望の倍率で拡大縮小表示するように
    構成したことを特徴とする標体の画素表示装置。 2 複数の標体のイメージがそれぞれ垂直および
    水平方向の座標画素情報として基準倍率にて記憶
    されている標体画像メモリを有し、この標体画像
    メモリから各標体の座標画素情報を読出しデイス
    プレイ上にラスタ画像表示する標体の画像表示装
    置において、 外部入力信号および予め設定されたプログラム
    に従い、表示すべき標体を特定する標体識別信
    号、標体のラスタ画面への表示位置を示す行信号
    および水平アドレス信号、標体の表示倍率を示す
    垂直倍率信号および水平倍率信号を含む1組の信
    号群を、画面上に表示される各標体毎に演算して
    出力する演算回路と、 この演算回路から出力される前記信号群からな
    る表示情報を各標体毎にそれぞれ記憶する標体情
    報メモリと、 各水平走査毎に水平同期信号を出力するととも
    に、この水平同期信号をカウントしラスタ画面の
    垂直走査位置を表す行カウント信号を出力する同
    期ジエネレータと、 水平同期信号に同期して、拡大縮小表示の対象
    として標体情報メモリに記憶された全ての標体の
    前記表示情報を、各標体毎に順次読出す制御回路
    と、 水平同期信号に同期して、前記同期ジエネレー
    タから出力される前記行カウント信号と、前記標
    体情報メモリから順次読出される各標体の前記行
    信号との減算を行い、標体画像メモリでの各標体
    の基準倍率における垂直方向の座標を示す行位置
    信号を順次演算して出力する加算器と、 前記垂直倍率信号と対応する垂直倍率に従つて
    前記行位置信号を行変換し、前記標体画像メモリ
    の座標画素情報読出しアドレスを特定しかつ実際
    に画像を前記垂直倍率に従つて拡大、縮小して出
    力するための行選択信号を与える垂直倍率コード
    の記憶部を有し、前記標体情報メモリから出力さ
    れる標体識別信号が特定する標体の前記座標画素
    情報読出しアドレスを、前記垂直倍率コードに基
    づき、前記標体情報メモリから出力される垂直倍
    率信号および前記加算器から出力される前記行位
    置信号に従つて作成し、前記標体画像メモリに向
    け出力するラインコンバータと、 前記標体画像メモリから順次出力される各標体
    の座標画像情報を並列直列変換して出力するシフ
    トレジスタと、 水平走査位置に対応した記憶エリアを有し、前
    記水平同期信号に同期して、前記シフトレジスタ
    から順次並列直列変換して出力される各標体の座
    標画素情報を、書込アドレスにより特定される前
    記記憶エリアに、ラスタ走査用の画素信号として
    順次記憶するバツフアメモリと、 前記水平同期信号に同期して、前記標体情報メ
    モリから順次読出される各標体の前記水平アドレ
    ス信号に基づき、各標体の前記バツフアメモリへ
    の前記書込アドレスを指定するアドレスカウンタ
    と、 前記標体情報メモリから出力される各標体の水
    平倍率信号に基づくパルス数の書込トリガパルス
    を前記アドレスカウンタに入力し、そのパルス数
    をもつて、前記アドレスカウンタを制御し、前記
    アドレスカウンタの指定する前記バツフアメモリ
    への書込アドレス範囲を拡大縮小させるパルス発
    生器と、 を備え、前記水平同期信号に同期して、前記ラス
    タ画面の水平ライン上に表示される各標体の座標
    画素情報を各標体の垂直倍率信号および水平倍率
    信号にしたがつて前記バツフアメモリに順次書込
    み、このようにして前記バツフアメモリに書込ま
    れた画像信号を前記デイスプレイ上に順次ラスタ
    走査することにより、複数の標体を前記デイスプ
    レイ上に垂直および水平のいずれの方向にもそれ
    ぞれ独自の設定倍率で表示するよう構成したこと
    を特徴とする標体の画像表示装置。
JP57151282A 1982-08-31 1982-08-31 標体の画像表示装置 Granted JPS5940687A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57151282A JPS5940687A (ja) 1982-08-31 1982-08-31 標体の画像表示装置
US07/139,077 US4834374A (en) 1982-08-31 1987-12-22 Object image indicating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57151282A JPS5940687A (ja) 1982-08-31 1982-08-31 標体の画像表示装置

Publications (2)

Publication Number Publication Date
JPS5940687A JPS5940687A (ja) 1984-03-06
JPH0526195B2 true JPH0526195B2 (ja) 1993-04-15

Family

ID=15515269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57151282A Granted JPS5940687A (ja) 1982-08-31 1982-08-31 標体の画像表示装置

Country Status (2)

Country Link
US (1) US4834374A (ja)
JP (1) JPS5940687A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224296A (ja) * 1985-07-25 1987-02-02 日本電気株式会社 動画表示装置
US5415549A (en) * 1991-03-21 1995-05-16 Atari Games Corporation Method for coloring a polygon on a video display
US5363119A (en) * 1991-05-01 1994-11-08 Atari Games Corporation Scaling processor for raster images
JP2793466B2 (ja) 1992-06-11 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション 画像の可変拡大方法及びその装置
JPH0660173A (ja) * 1992-06-11 1994-03-04 Internatl Business Mach Corp <Ibm> 画像を縮小する方法および装置
JP2538488B2 (ja) * 1992-10-27 1996-09-25 株式会社バンダイ ゲ−ム装置
US5293354A (en) * 1993-08-12 1994-03-08 Costabile Michael J Remotely actuatable sports timing system
US6010405A (en) * 1994-12-30 2000-01-04 Sega Enterprises, Ltd. Videogame system for creating simulated comic book game
TW266277B (en) * 1994-12-31 1995-12-21 Sega Of America Inc Videogame system and methods for enhanced processing and display of graphical character elements
US6409596B1 (en) * 1997-09-12 2002-06-25 Kabushiki Kaisha Sega Enterprises Game device and image displaying method which displays a game proceeding in virtual space, and computer-readable recording medium
JP3344555B2 (ja) * 1997-11-20 2002-11-11 コナミ株式会社 ビデオゲーム装置、ビデオゲームにおける画面表示制御方法及び画面表示制御プログラムが記録された記録媒体
JP2006521712A (ja) * 2003-03-28 2006-09-21 イーエスエス テクノロジー インコーポレイテッド ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路
US11425423B1 (en) * 2022-03-10 2022-08-23 Yendo Hu Memory storage for motion estimation and visual artifact redcution

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561982A (en) * 1979-06-20 1981-01-10 Hitachi Ltd Graphic display device
JPS5683787A (en) * 1979-12-11 1981-07-08 Brother Ind Ltd Graphic display unit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52105734A (en) * 1976-03-01 1977-09-05 Canon Inc Signal coverter
US4107665A (en) * 1977-06-23 1978-08-15 Atari, Inc. Apparatus for continuous variation of object size on a raster type video screen
JPS5541429A (en) * 1978-09-18 1980-03-24 Toshiba Corp Recording character shape changing system
US4409591A (en) * 1981-05-20 1983-10-11 Wayne State University Variable size character generator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561982A (en) * 1979-06-20 1981-01-10 Hitachi Ltd Graphic display device
JPS5683787A (en) * 1979-12-11 1981-07-08 Brother Ind Ltd Graphic display unit

Also Published As

Publication number Publication date
US4834374A (en) 1989-05-30
JPS5940687A (ja) 1984-03-06

Similar Documents

Publication Publication Date Title
US4533910A (en) Graphics display system with viewports of arbitrary location and content
US4823120A (en) Enhanced video graphics controller
US4225861A (en) Method and means for texture display in raster scanned color graphic
US4459677A (en) VIQ Computer graphics system
US4668947A (en) Method and apparatus for generating cursors for a raster graphic display
JPH0695273B2 (ja) デイスプレイ制御装置
EP0266506A2 (en) Image display processor for graphics workstation
US5185597A (en) Sprite cursor with edge extension and clipping
JPH0526195B2 (ja)
EP0063865B1 (en) Digital scan converter with randomized decay function
IE52210B1 (en) Display controlling apparatus
KR100328424B1 (ko) 고속카피수단을갖는프레임버퍼를구성하기위한방법및장치
US4570161A (en) Raster scan digital display system
US4706074A (en) Cursor circuit for a dual port memory
US5579028A (en) Apparatus for mixing play video signal with graphics video signal
GB2137857A (en) Computer Graphics System
JPH0225192B2 (ja)
JPH0769969B2 (ja) グラフィック表示プロセッサ
GB2073997A (en) Computer graphics system
EP0525986A2 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPH067304B2 (ja) 図形処理装置
JPH046957B2 (ja)
US5414429A (en) Device for converting output data of a radar for the display thereof on a television screen
US5706025A (en) Smooth vertical motion via color palette manipulation
JP2898482B2 (ja) コンピュータゲーム装置