FR2594984A1 - Element a carte de circuits integres pour dispositif de traitement de donnees - Google Patents
Element a carte de circuits integres pour dispositif de traitement de donnees Download PDFInfo
- Publication number
- FR2594984A1 FR2594984A1 FR8702416A FR8702416A FR2594984A1 FR 2594984 A1 FR2594984 A1 FR 2594984A1 FR 8702416 A FR8702416 A FR 8702416A FR 8702416 A FR8702416 A FR 8702416A FR 2594984 A1 FR2594984 A1 FR 2594984A1
- Authority
- FR
- France
- Prior art keywords
- data
- memory
- address
- processing device
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0002—Handling the output data
- G06K2215/002—Generic data access
- G06K2215/0022—Generic data access characterised by the storage means used
- G06K2215/0025—Removable memories, e.g. cartridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0082—Architecture adapted for a particular function
Abstract
Un élément à carte de circuits intégrés connecté de façon amovible à un dispositif de traitement de données 10 selon l'invention, comprend une mémoire pour mémoriser des données, un moyen d'adressage pour engendrer séquentiellement un signal d'adresse destiné à indiquer un emplacement de mémoire dans ladite mémoire et un moyen de transfert 20, 18 pour transférer des données mémorisées dans la mémoire jusqu'au dispositif de traitement de données 10. Le moyen d'adressage est préréglable à n'importe quelle valeur. Le moyen de transfert est connecté au dispositif de traitement de données. Dans le mode de connexion, l'élément à carte 22 est agencé pour recevoir un signal d'adressage du dispositif de traitement de données pour n'importe quelle adresse de la mémoire et les données mémorisées à cette adresse sont lues séquentiellement par le dispositif de traitement de données. Application à une imprimante laser. (CF DESSIN DANS BOPI)
Description
L'invention concerne unélément à carte de circuits intégrés et, plus
particulièrement,un élément à carte de circuits intégrés
connecté de façon amovible à un dispositif de traitement de données.
On peut connecter de façon amovible un élément à carte de cir-
cuits intégrés (qu'on appellera dans la suite CI) à un dispositif
de traitement de données tel qu'une imprimante pour qu'il fonction-
ne comme une partie du dispositif. Le dispositif de traitement de données peut remplir différentes fonctions selonl'élément à carte
de CI utilisé.
Typiquement, les cartes de CI telles que les cartes mémoire comprennent un moyen à mémoire morte (ROM) masquée ou un moyen à
mémoire vive (RAM) et elles sont connectées à un dispositif de trai-
tement de données en connectant directement les lignes de données, d'adresse et de commande à des lignes correspondantes de l'unité centrale de traitement (appelée dans la suite CPU) du dispositif central.
Quand on utilise des cartes de CI du type à mémoire ROM mas-
quée, cela peut prendre beaucoup de temps (peut-être des mois) pour
concevoir, tester et mettre en oeuvre le masque voulu pour la fonc-
tion prévue. Quand on utilise une carte de CI du type à mémoire RAM, il n'y a pas ce délai, mais la carte doit comporter une batterie
afin d'empêcher une perte des informations mémorisées quand l'ali-
mentation électrique est coupée. En conséquence, la carte du type à mémoire RAM a un inconvénient de prix et de fiabilité. Une carte
de CI du type à mémoire ROM programmable et effaçable électrique-
ment (appelée EPROM) a également un inconvénient de prix.
Des problèmes se posent quand le bus d'unité CPU du disposi-
tif de traitement de données est connecté directement à celui de l'élémentà carte de CI. Par exemple, le nombre de fils connecteurs voulus pour connecter la carte de CI et le dispositif de traitement de données augmente, ce qui rend la carte moins avantageuse et plus
coûteuse. Ces problèmes peuvent se poser dans les dispositifs com-
portant des bus à 16 bits. En outre, puisque le débit binaire du
bus d'unité CPU est élevé, l'extension du bus de CPU jusqu'à l'exté-
rieur du dispositif augmente le risque d'erreurs dues à une interférence électromagnétique. En outre, quand la carte de CI est sortie du dispositif de traitement de données, il y a un risque que l'unité CPU soit affectéedéfavorablement par la connexion au
bus de CPU.
Par conséquent, un but de l'invention est de fournir un élé-
ment à carte de circuits intégrés économique et pouvant être pro-
duit rapidement.
Un autre but de l'invention est de fournir un élément à carte de circuits intégrés qui surmonte les problèmes des éléments à carte
de circuits intégrés antérieurs.
Un but encore de l'invention est de fournir un dispositif de traitement de données dans lequel on puisse connecter facilement
et de façon fiable un élément à carte de circuits intégrés.
Pour atteindre ces buts, selon un premier aspect de l'inven-
tion, unélémentà carte de circuits intégrés connecté de façon amo-
vible à un dispositif de traitement de données qui comprend une
mémoire pour mémoriser des données; un moyen d'adressage pour engen-
drer séquentiellement un signal d'adressage pour indiquer des adres-
ses dans la mémoire, le moyen d'adressage étant préréglable à n'im-
porte quelle valeur; et un moyen de transfert pour transférer des données de la mémoire jusqu'au moyen de traitement de données, dans lequel le moyen de transfert est connecté de façon amovible au moyen de traitement de données;l'élément à carte recevant de la sorte,
dans le mode connecté, un signal d'adressage du dispositif de trai-
tement de données pour n'importe quelle adresse de la mémoire et les données mémorisées à cette adresse étant lues séquentiellement
par le dispositif de traitement de données.
D'autres caractéristiques et avantages de la présente inven-
tion seront mis en évidence dans la description suivante, donnée à
titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels:
la Figure 1 est un schéma fonctionnel représentant un exem-
ple de réalisation dans lequel l'invention est appliquée à une im-
primante par faisceau laser comme dispositif de traitement de données; la Figure 2 est un schéma de blocs fonctionnels représentant un élément à carte de données du type à mémoire ROM masquée utilisé dans l'exemple de réalisation de la Figure 1;
la Figure 3 est un schéma de blocs fonctionnels représen-
tant un élément à carte de données du type à mémoire morte program-
mable PROM; la Figure 4 est un schéma de blocs fonctionnels représentant un exemple d'un compteur d'adresse à utiliser dans l'élément à carte de données des Figures 2 et 3;
la Figure 5 est un diagramme des temps représentant les con-
ditions de lecture de la carte de données; la Figure 6 est un tableau représentant les relations qui existent entre les états de signaux dans les modes respectifs;
la Figure 7 est une vue en perspective représentant une im-
primante laser mettant en oeuvre un autre exemple de réalisation d'une carte de données; la Figure 8 est une vue en coupe prise le long d'une ligne II-I! de la Figure 7;
la Figure 9 est un schéma fonctionnel représentant un contrô-
leur pour l'imprimante de la Figure 7; la Figure 10 représente des données de caractères mémorisées dans unélément à carte servant dans l'imprimante de la Figure 7;
la Figure 11 représente des données pour un test d'évalua-
tion mémorisées dans un élément à carte servant dans l'imprimante de la Figure 7; et
la Figure 12 est un organigramme d'un test d'évaluation ap-
plicable à l'imprimante de la Figure 7.
La Figure 1 représente un exemple de l'invention appliquée à une imprimante à faisceau laser comme dispositif de traitement de données. Une machine centrale 12 sert d'ordinateur central faisant en sorte qu'une machine imprimante 10 imprime les données. Une unité de commande ou contrôleur 14 commandant l'imprimante 10 est prévue
entre l'imprimante 10 et le contrôleur 14. L'imprimante 10 enregis-
tre par balayage d'un faisceau laser sur un support d'enregistrement pour enregistrer une image qui peut inclure des caractères et/ou éléments graphiques. Le contrôleur 14 comprend une interfacede carte 18 connectée à un bus de CPU 16. Une carte de données 22 sert de
carte de circuits intégrés CI et elle est connectée de façon -
amovible au contrôleur 14 par un connecteur 20 qui est lui-même connecté à l'interface 18. La carte de données 22 comprend une partie de mémoire mémorisant des données de combinaison pour un jeu de caractères, des données de segment de figure, des données d'image et/ou une partie des données de programme contrôlant ce dispositif. L'interface de carte 18 lit les données dans la carte de données 22 comme il est nécessaire et transfère ces données jusqu'à une mémoire
vive RAM 38. L'imprimante 10 est connectée à une interface de ma-
chine 24 et à un générateur de données de trame 26 qui sont tous les deux également connectés au bus de CPU 16. L'interface de machine 26 est en relation d'interface avec une ligne d'état et de commande 28. Le générateur de données de trame est relié par interface
avec une ligne de données vidéo 30. L'interface de machine 24 con-
trôle l'état de l'imprimante et engendre un signal de commande d'im-
pression qui lui est destiné. Le générateur de données de trame convertit les données d'image du type caractère ou graphique en données de trame pour les transmettre à l'imprimante. Le contrôleur 14 comprend une interface centrale 32 qui reçoit de l'ordinateur central 12 des données de code de caractère, de code de commande
et/ou d'image et transmet un signal d'état d'imprimante à l'ordina-
teur central 12. L'interface centrale 32 est connectée au bus de CPU 16. Le contrôleur 14 comprend une Unité Centrale de Traitement
(CPU) 34 connectée au bus de CPU 16 et à la mémoire morte ROM pro-
grammée 36. Chaque section de ce dispositif est commandée par l'ac-
tion de l'unité CPU 34 qui exécute le programme mémorisé dans la mémoire ROM programmée 36. Dans cette exécution, la mémoire RAM 38 est utilisée comme zone de travail pour mettre en forme le code de
caractère par son unité de mémoire à accès direct et elle est éga-
lement utilisée comme zone de mémoire pour les données d'image ou pour les données provenant de la carte de données 22 reçues par l'interface de carte 18 et le bus de CPU 16. Le contrôleur 14 est également connecté à un tableau d'affichage de fonctionnement 40 par le bus de CPU 16 et une interface d'affichage de fonctionnement 42. Un moyen de commutation est placé sur le tableau d'affichage de
fonctionnement 40 pour commander l'imprimante et un affichage indi-
quant l'état de l'imprimante. Dans cet exemple de réalisation, il convient de mémoriser dans la carte de données 22 les données ou
un programme qui change typiquement de temps en temps dans le fonc-
tionnement d'une imprimante par faisceau laser.
Dans cet exemple de réalisation, presque toutes les données et/ou tous les programmes nécessaires pour commander l'imprimante par faisceau laser sont mémorisés dans la carte de données 22 et la mémoire ROM programmée 36 ne mémorise qu'un programme pour le
chargement de programme initial (IPL). Dans cet exemple de réalisa-
tion, lors de la fourniture d'une alimentation électrique à ce dis-
positif,le chargement IPL de la mémoire ROM 36 est déclenché pour charger les données ou le programme nécessaire pour commander l'imprimante de la carte de données 22 à la mémoire RAM 38, et l'unité CPU 34 peut alors commander l'imprimante selon les données
mémorisées dans la mémoire RAM 38. La carte de données 22 applica-
ble à cet exemple de réalisation peut être la carte du type à mé-
moire ROM masquée représentée sur la Figure 2 ou la carte du type à mémoire PROM représentée sur la Figure 3. I1 est avantageux de
loger les deux types de cartes essentiellement dans le même loge-
ment qui soit adapté à la norme mécanique du connecteur 20.
Comme le montre la Figure 2, la carte de données à mémoire ROM MASQUEE 22 comprend un moyen à puces de ROM MASQUEE 50 ayant une capacité de mémoire d'l million de bits et un moyen à réseau
de portes 52 engendrant une adresse pour avoir accès aux emplace-
ments de mémoire dans le moyen à puces 50.
Le moyen à réseau de portes 52 sert de générateur d'adresse
ou de compteur d'adresse. Plusieurs mémoires ROM MASQUEES 50 peu-
vent être utilisées dans cet exemple de réalisation, par exemple,
les quatre mémoires ROM 50 indiquées n O - no 3 sur la Figure 2.
Comme le montre la Figure 2, le connecteur de la carte de données
22 comporte quatorze fils de sortie, y compris 8 fils pour des li-
gnes de données en parallèle DO- D7 pour 8 bits, un fil pour une ligne d'horloge-d'échantillonnage CLK, deux fils pour des lignes
de sélection d'adresse ASO et AS1, un fil pour une ligne de sélec-
tion de carte CS, un fil pour une borne de tension d'alimentation
de + 5 volts et un fil pour une ligne de masse. Les lignes de don-
nées DO - D7 sont disponibles pour la tranmission en parallèle de
8 bits pour des fonctions d'entrée/de sortie relatives à l'interfa-
ce de carte 18. Le signal d'horloge-d'échantillonnage CLK est uti-
lisé comme signal d'horloge pour faire progresser le compteur
d'adresse 52 placé dans la carte de données 22 et aussi comme si-
gnal d'échantillonnage pour l'emplacement de mémoire de déclenchement de données séquentielles. Ce signal est fourni par l'interface de carte 18 dans un mode de lecture. Les lignes de sélection d'adresse ASO, AS1 transmettent un signal de sélection indiquant l'adresse de
déclenchement pour des données séquentielles.
Le chargement de données mentionné plus haut de la carte 22
dans la mémoire RAM 38 du contrôleur 14 est effectué par un trans-
fert en parallèle de pas plus de 8 bits à la fois. A cette fin, le transfert en trois étapes de chaque adresse de mémoire ROM à 17 bits AOA16 est fait en divisant celle-ci en 3 unités de pas plus de 8 bits transférés par les 8 lignes de données DO-D7. Quand les deux bits des lignes AS1 et ASO sont mis à "O" par un signal reçu
de l'interface de carte 18 dans le mode de lecture, le mode de lec-
ture est indiqué pour la mémoire ROM 50. Quand les bits de sélec-
tion d'adresse AS1 et ASO sont mis à "O" et à "l",respectivement, les bits d'adresse AO-A7 sont indiqués pour une transmission par les
lignes DO-D8 en parallèle.
De la même manière,lesmisesdes bits AS1 et ASO à la paire "1" et "O" et à la paire "1" et "1" indiquent respectivement les
bits d'adresse A8-A15 et les bits d'adresse A16-A19, pour une trans-
mission sur les lignes DO-D8 en parallèle.
Le fil de sortie de sélection de carte CS permet de sélec-
tionner la carte de données 22 quand il est mis au niveau bas B en
recevant un signal de l'interface de carte 18 dans le mode de lec-
ture. Au lieu d'une carte de type ROM, on peut utiliser une carte de données de type PROM, comme indiquée sur la Figure 3, telle qu'une mémoire PROM effaçable dans l'ultraviolet. Dans les exemples
de réalisation qui sont décrits on utilise une carte EPROM qui limi-
te l'écriture de données à une fois et ne comporte pas de fenêtre
d'effacement pour un effacement à la lumière ultraviolette. L'écri-
ture de données est exécutée au moyen d'un dispositif d'écriture
extérieur pour puces de PROM.
La carte de données de type PROM de cet exemple de réalisa-
tion comprend un moyen à puces de PROM 54 comprenant quatre puces
(n O-n04) de 128 kilobits de capacité de mémoire chacune, une li-
ogne d'adresse 56 pour une écriture dans celui-ci et un moyen à réseau de portes utilisé comme compteur d'adresse 52 pour engendrer l'adresse de lecture de PROM 54. Les quatre puces constituant la
mémoire PROM 54 peuvent être adressées indépendamment.
Comme on le remarquera d'après la figure, le connecteur de la carte de données de type PROM 22 de la Figure 3 ne comporte pas de lignes de sélection d'adresse ASO, AS1 ni de ligne de sélection
de carte CS. A la place de celles-ci, il comporte des lignesde va-
lidation de pucesCEO-CE3, des lignes d'adresse de ROM AO- A16, une ligne de validation de sortie OE et une ligne de tension de programme Vpp. Les autres lignes de signaux sont les mêmes-que dans
la disposition de fils de sortie de la carte de données à ROM MAS-
QUEE. Le nombre total de fils est égal à 30: les fils AO-A16, un fil de masse MASSE, un fil de tension d'alimentation de 5 volts, un fil de programmation PROG, un fil de validation de sortie OE,
un fil de tension de programme Vpp, et des fils de lignes de don-
nées DO-D7.
Les lignes d'adresse de ROM AO-A16 sont des lignes d'adresse pourprogrammer la mémoire EPROM 54, et elles sont connectées à un dispositif d'écriture pour mémoire PROM. Les lignes de validation de puce CEO et CE1 transmettent les signaux de sélection de chaque
puce 54 dans la programmation de celle-ci. La puce nO O de la mé-
moire EPROM 54 est indiquée par la mise des deux bits CEO et CE1 à "O"; la puce n l est indiquée par la mise des bits CEO et CEi respectivement à "O" et à "1"; la puce n 2 est indiquée par la mise à "1" et à "0"; et la puce n 3 est indiquée par la mise à "1" et à
"I1",.
La ligne de mode de programmation PROG passe à un niveau haut H par l'action d'un dispositif d'écriture extérieur de mémoires PROM dans le mode de programmation pour permettre la programmation
de la mémoire EPROM 54. Dans le mode de lecture de données de lec-
ture dans la mémoire EPROM 54, l'interface de carte 18 met la
ligne PROG à l'état de niveau bas. Le signal de validation de sor-
tie OE est un signal pour valider les quatre puces ce EPROM 54 tou-
tes à la fois et il est mis au niveau bas Dar i'interface de carte
18 dans le mode de lecture.
Comme le montre la Figure 6, le fil de tension de programme Vpp est à la même tension que la tension d'alimentation + 5 volts
provenant de l'interface de carte 18 dans le mode de sortie de don-
nées de la carte 22, mais il reçoit également la tension prédéter-
minée Vpp d'un dispositif d'écriture extérieur dans le mode de pro-
grammation. Sur la Figure 6, "X" représente un état "indifférent" de niveau haut ou de niveau bas. Le compteur d'adresse 52 peut être réalisé sous forme de mémoire ROM MASQUEE ou de mémoire PROM et,
comme on le remarquera d'après les Figure 2 et 3, il y a une certai-
ne différence de connexion entre elles. La Figure 4 donne plus de
détails.
Pendant l'écriture de données dans la mémoire PROM 54, les signaux de sortie d'adresse AO-A16 sont dans un état flottant et les lignes de sélection de puce CEO,CE1 deviennent actives. Cela
permet la sélection d'adresses d'écriture hors de la carte de don-
nées 22, c'est-à-dire hors d'un dispositif extérieur pour une écri-
ture dans les mémoires PROM. Dans le compteur d'adresse 52 est éta-
blie l'adresse initiale pour la lecture de données mémorisées dans la mémoire 50 ou 54 de la carte de données 22. L'établissement de
l'adresse d'emplacement de mémoire initiale est fait en trois éta-
pes en utilisant les lignes de données d'entrée DO-D7, la ligne de sélection de carte CS, les lignes de sélection d'adresse ASO, AS1
et la ligne d'horloge et d'échantillonnage CLK, d'une manière sem-
blable à celle expliquée plus haut en rapport avec la carte de type
ROM 22. Le compteur d'adresse 52 engendre successivement des adres-
ses de lecture en commençant par l'emplacement de mémoire préréglé
(adresse) en réponse au signal d'horloge et d'échantillonnage CLK.
Conformément à cette action de progression, les données de sortie DO-D7 transfèrent séquentiellement les signaux de sortie comprenant
chacun 8 bits en parallèle.
Comme on l'a décrit plus haut, la carte de données de type ROM comprend le compteur d'adresse 52. En conséquence, l'interface ne nécessite qu'un petit nombre de fils, c'est-à-dire quatorze fils dans cet exemple, et elle est agencée de telle sorte que les données demandées ne sont lues que lorsque c'est nécessaire. Puisque le nombre de fils de connexion est réduit et les lignes de connexion non nécessaires sont isolées électriquement, les erreurs dues à un
déplacement de la carte de données et/ou à l'exposition à un rayon-
nement électromagnétique sont réduites.
On peut connecter la carte de données du type EPROM à l'in-
terface par 30 fils et on peut écrire des données dans la carte en utilisant un dispositif de chargement de PROM extérieur. Ce type de
carte de données 22 est particulièrement avantageux dans la concep-
tion et la fabrication des cartes de données ou du contrôleur 14.
Dans cet exemple de réalisation de l'invention, la connexion entre la carte de données 22 et le contrôleur 14 est réalisée au moyen de quatorze ou de trente bornes de fils et la construction du
connecteur 20 est de la sorte simplifiée en comparaison de l'art an-
térieur, o on pense qu'il faut un connecteur comportant quarante-
deux ou quarante-cinq fils pour connecter une carte de CI à 16 bits
au bus de CPU. En comparaison de ce dispositif antérieur, la con-
nexion entre la carte de données 22 et le contrôleur 14 selon l'in-
vention est simplifiée.
Les données mémorisées dans la carte de données 22 sont lues tel que nécessaire par la mémoire RAM 38 pendant un temps court et l'interface entre la carte de données 22 et le contrôleur 14 est ensuite rendue électriquement isolée. En conséquence, des erreurs de données dues à l'enlèvement ou au déplacement de la carte de
données sont réduites, comme l'est la vulnérabilité à une interfé-
rence électromagnétique.
Puisqu'on adopte la même construction sous forme extérieure, pour l'interface de lecture et la fonction de lecture à la fois de la mémoire ROM MASQUEE et de la mémoire EPROM, on dispose d'une
souplesse pour des changements de conception, même après l'intro-
duction d'une imprimante par faisceau laser incorporant le contrô-
leur 14. Spécifiquement, l'introduction de produits peut être accé-
lérée en fournissant d'abord une carte de données de type EPROM
avec laquelle on peut introduire l'imprimante laser, et en dévelop-
pant ensuite une carte de données à ROM MASQUEE pour une production
en série à un coût inférieur.
On peut effectivement appliquer l'invention à un dispositif de traitement de données mettant en oeuvre une carte CI tel qu'une imprimante par points, d'autres types d'imprimantes, ou d'autres
dispositifs d'affichage ainsi qu'une imprimante par faisceau laser.
Dans un autre exemple de réalisation, on utilise une carte
de données pour la fonction supplémentaire d'évaluation des carac-
téristiques du dispositif auquel elle peut être fixée de façon
amovible. Dans cet exemple de réalisation, la carte de données mé-
morise des données pour évaluer les caractéristiques du dispositif
auquel elle est appliquée telles que la qualité des caractères im-
primés, une opération d'impression, la précision de commande de mouvement d'impression et/ou des données pour servir au logiciel
de mise au point.
Sur les Figures 7 et 8, une imprimante par faisceau laser applicable à ce dispositif comprend un bac 102 de fourniture de papier et une cartouche 103 qui sont tous les deux fixés de façon amovible au corps avant de l'imprimante. La cartouche 103 loge une mémoire telle qu'une mémoire ROM ou RAM mémorisant des données du type représenté sur la Figure 10 et/ou une mémoire mémorisant des données pour des tests d'évaluation du type représenté sur la Figure
11. Sur le corps 100 est monté un panneau de fonctionnement 104 com-
portant un commutateur de test 104A et un dispositif de visualisa-
tion 104B en plus d'un commutateur de commande de l'imprimante. Sur la partie supérieure de l'imprimante 100 sont disposés une sortie de
papier imprimé 105 et un bac récepteur 105A.
Comme le montre la Figure 10, la mémoire de données de carac-
tères mémorise un INDEX, un JEU DE CARACTERES 1, des DONNEES DE CA-
RACTERES, un INDEX, un JEU DE CARACTERES 2, et des DONNEES DE CARAC-
TERES dans l'ordre décrit. La mémoire pour les données textuelles pour une évaluation mémorise un INDEX pour un programme de test de contrôleur, un PROGRAMME pour tester le contrôleur, un INDEX pour
un programme de test de contrôleur, et un TEXTE pour tester l'im-
primante, dans l'ordre décrit. Un exemple de format pour l'index est tel que suit. Les nombres d'index O- 7FH, 80H - 8FH, et 90H-9FH il
sont des données de caractères, un programme pour tester le con-
trôleur, et des données textuelles pour un test, respectivement.
Chaque nombre d'index est représenté par 16 nombres décimaux.
Sur la Figure 8, une partie d'écriture par lumière 106 com-
prend un dispositif générateur de faisceau laser 106A, un miroir
polygonal tournant 106B, et un miroir réfléchissant 106C. L'impri-
mante 100 comprend un moyen de chargement 107, un moyen de nettoya-
ge 108, un moyen de neutralisation 109, un magasin 110 pour un élé-
ment à courroie photoconductrice organique, une cartouche 111 pour la recharge d'un produit de virage, un moyen de développement 112, un moyen de transfert 113, un moyen de fourniture de papier 114, un moyen de fixation 115, un chemin d'avancement de papier 116, un
moyen de commande 117 pour l'imprimante comportant une source d'ali-
mentation, un contrôleur 118 comportant un matériau de carte im-
primée, et un ventilateur 119.
Sur la Figure 9, le contrôleur 118 comprend une unité cen-
trale de traitement 120, qui peut être un micro-ordinateur, une mémoire ROM 121 pour un programme de fonctionnement de dispositif,
une mémoire RAM 122 pour une mémoire tampon, un dispositif de vi-
sualisation 123, une interface 124 pour des données vidéo, une in-
terface 125 pour un ordinateur central, la cartouche 103, et une mémoire 126 pour mémoriser des données de caractères, les sections
respectives étant connectées électriquement entre elles par l'inter-
médiaire d'un bus de données 127. L'interface 124 est connectée au
contrôleur 117 pour l'imprimante et l'interface 125 pour l'ordina-
teur central 128.
On va décrire ci-dessous le fonctionnement decette imprimante.
Sur la Figure 8, un signal de caractère ou de graphique transféré à partir de la cartouche 103 est converti en un signal de données d'écriture par le contrôleur 118 et le signal converti est
introduit dans le contrôleur d'imprimante 117 pour commander l'im-
* primante. A ce moment-là, le signal de données d'écriture est con-
verti en un signal vidéo ayant pour effet de mettre en circuit et hors circuit le dispositif générateur de faisceau laser 106A. Le
signal provenant du dispositif générateur est appliqué sur la cour-
roie photoconductrice portant dessus une charge uniforme pour former une image latente électrostatique. Cette image est développée, transférée sur un papier de reproduction et fixée sur celui-ci dans le moyen de fixation 115 pour former ainsi une image visible permanente. On va maintenant expliquer le fonct:onnement pour le test
d'évaluation selon ce système.
La Figure 12 est un organigramme indiquant le déroulement
du test d'évaluation selon ce système.
Généralement, en poussant la touche d'impression 104A pour un test d'évaluation on imprime le texte destiné au test qui est
mémorisé dans une imprimante comme il est décrit sur la Figure 12.
Dans le cas d'un état de chargement de la cartouche comportant le texte destiné au test, en poussant la même on met l'interface 125
pour l'ordinateur central dans l'état "occupé" et on fait un trans-
fert dans le "tampon d'entrée" pour mémoriser les données provenant
de l'ordinateur 128 dans la zone de données textuellesde lacartou-
che. Son fonctionnement concerne évidemment le texte contenu dans la cartouche 103 comme les données textuelles que l'ordinateur central 128 transfère. Ainsi, les données textuelles sont imprimées. Après l'achèvement de l'impression de toutes les données textuelles, le "tampon d'entrée" est rétabli à la position de début et l'interface
est remise à l'état "prêt".
Comme on l'a décrit plus haut, une imprimante selon l'inven-
tion comprend une mémoire extérieure fixée de façon amovible au corps central, les informations textuelles de test étant mémorisées dans laditemémoire, et les informations textuelles sont imprimées comme il faut. En conséquence, un texte destiné à différents tests d'évaluation est disponible dans la carte de données ou la cartouche (22 ou 103) et il peut être utilisé dans le montage final et le test de l'imprimante sans que l'ordinateur central soit nécessaire, comme dans les dispositifs de l'art antérieur de ce type. En outre, on peut faire différents autres tests d'évaluation quand l'imprimante
est contrôlée, en utilisant le texte mémorisé dans la mémoire exté-
rieure, c'est-à-dire dans l'élément à carte. En outre, on peut en-
core utiliser le texte dans l'élément à carte pour contrôler le
fonctionnement du code de commande pour l'imprimante.
Les imprimantes de l'art antérieur connues se révèlent inca-
pables d'exécuter par elles-mêmes des tests tels que de qualité des caractères imprimés, d'opération d'impression, de précision de commande des opérations d'impression par des commandes de logiciel, et/ou de mise au point de logiciel. Une mémoire intérieure est nécessaire dans l'imprimante pour faire ces tests mais il est
coûteux de prévoir cette mémoire intérieure, et on utilise un ordi-
nateur central à cette fin. Cependant, ce procédé limite nécessaire-
ment ces tests en temps et lieu o l'ordinateur central est dispo-
nible. Le système de l'invention supprime cette limitation.
Claims (9)
1. Elément à carte de circuits intégrés connecté de façon amovible à un dispositif de traitement de données (10) qui comprend une mémoire (50;54) pour mémoriser des données, un moyen d'adressage
(52) pour engendrer séquentiellement un signal d'adresse pour indi-
quer un emplacement de mémoire dans ladite mémoire, le moyen d'adres- sage étant préréglable à n'importe quelle valeur, et un moyen de
transfert (20,18) pour transférer les données mémorisées dans la mé-
moire jusqu'au dispositif de traitement de données (10), le moyen de transfert étant connecté au dispositif de traitement de données, caractérisé en ce que, dans le mode de connexion, l'élément à carte (22) est agencé pour recevoir un signal d'adressage du dispositif de traitement de données à n'importe quelle adresse de la mémoire et
en ce que les données mémorisées à cette adresse sont lues séquen-
tiellement par le dispositif de traitement de données.
2. Elément à carte de circuits intégrés selon la revendica-
tion l,caractérisé en ce qu'il comprend en outre un moyen tampon
(38) pour l'adresse engendrée par le moyen d'adressage (52).
3. Elément à carte de circuits intégrés selon la revendica-
tion 2, caractérisé en ce que ladite mémoire (54) comprend une mé-
moire morte programmable électriquement (PROM) et en ce que le
moyen de transfert (18) est agencé pour être connecté à un disposi-
tif d'écriture, le moyen de transfert incluant un moyen à lignes d'écriture (PROG,CEO,CE1) pour transférer des données du dispositif d'écriture dans la mémoire morte et un moyen à lignes d'adresse
(AO-A16) pour communiquer un signal d'adresse pour indiquer un em-
placement de mémoire des données dans la mémoire morte (54).
4. Elément à carte de circuits intégrés selon la revendica-
tion 2, caractérisé en ce que ladite mémoire (50) comprend un maté-
riau de mémoire morte masquée (ROM MASQUEE) et en ce que le moyen de
transfert (18) comprend un moyen à lignes (DO-D7) pour lire une don-
née mémorisée dans le matériau de mémoire morte masquée (50).
5. Dispositif de traitement de données qui comprend un élé-
ment à carte de circuits intégrés (22) comportant une mémoire (50; 54) pour mémoriser des données, l'élément étant connecté de façon amovible au dispositif (lO),un contrôleur (14) mettant en oeuvre les données mémorisées dans l'élément à carte (22) et un moyen tampon (38) mémorisant les données à lire dans l'élément à carte; le contrôleur étant agencé pour lire les données à un emplacement
de mémoire vouiu de ladite mémoire (50;54), pour mémoriser les don-
nées dans le moyen tampon (38), et pour commander le dispositif de traitement de données (10) en mettant en oeuvre l'élément à carte.
6. Dispositif selon la revendication 5, caractérisé en ce qu'il comprend une unité d'impression d'informations (10) et en ce que le contrôleur (14) commande l'unité d'impression (10) selon
les données mémorisées dans le moyen tampon (38).
7. Dispositif de traitement de données, caractérisé en ce
qu'il comprend une mémoire extérieure (103) connectée de façon amo-
vible au dispositif (100), des informations de test étant mémori-
sées dans ladite mémoire (103), et un moyen d'impression (100) pour
imprimer les informations de test.
8. Carte à CI qui est enfichée de façon amovible dans une prise extérieure d'une imprimante/un traceur, caractérisée en ce qu'elle comprend: un logement de carte de CI (103) qui comporte des fils de connecteur (20) pour enficher de façon amovible la carte dans une prise d'adaptation d'un traceur/une imprimante (100), incluant des
fils pour des lignes de données (DO-D7) et pour des lignes de sé-
lection d'adresse (ASO-AS1); une mémoire (50;54) qui est montée dans le logement (103) et
qui comporte des emplacements de mémoire adressables dépassant beau-
coup en nombre le nombre binaire représenté par le nombre de fils de sélection d'adresse (ASO-AS1); un générateur d'adresse (52) qui est monté dans le logement
(103) et qui est connecté à la mémoire (50;54) et aux fiis de sélec-
tion d'adresse (ASO-AS1), et qui est sensible à des signaux d'adres-
sage présents sur les fils de sélection d'adresse pour engendrer
des adresses de lecture entraînant la lecture en mémoire des conte-
nus d'emplacements adressés dont le nombre dépasse beaucoup le
nombre binaire représenté par le nombre de fils d'adresse (AO-A16).
9. Cartouche de données enfichable pour une imprimante com-
portant une prise de cartouche, comprenant: un logement (103) comportant un certain nombre de fils agencé pour s'enficher dans ladite prise et qui réalise des connexions électriques respectives avec celle-ci; une mémoire (50;54) montée dans le logement de cartouche (103) et comportant un certain nombre d'emplacements de mémoire adressables pour mémoriser des blocs de données à plusieurs adres- ses pouvant être mis en oeuvre par l'imprimante (100);
un générateur d'adresse (52) monté dans le logement de car-
touche (103) et connecté à la mémoire (50;54), le générateur d'adres-
se étant sensible à un signal de commande indiquant une adresse de
début pour engendrer une succession d'autres adresses pour des em-
placements de mémoire dans la mémoire qui contiennent un bloc sélec-
tionné des données; caractérisé en ce que les données d'un bloc à plusieurs adresses peuvent être obtenues par accès par des adresses engendrées
intérieurement dans la cassette (103), en évitant ainsi l'utilisa-
tion d'un générateur d'adresse extérieur pour avoir accès à l'en-
semble des adresses du bloc sélectionné.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037215A JPH0821067B2 (ja) | 1986-02-24 | 1986-02-24 | Ｉｃカ−ドを使用したデ−タ装置 |
| JP61037214A JPS62196785A (ja) | 1986-02-24 | 1986-02-24 | デ−タ装置用ｉｃカ−ド |
| JP61042146A JPS62199478A (ja) | 1986-02-27 | 1986-02-27 | プリンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2594984A1 true FR2594984A1 (fr) | 1987-08-28 |
Family
ID=27289372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8702416A Withdrawn FR2594984A1 (fr) | 1986-02-24 | 1987-02-24 | Element a carte de circuits integres pour dispositif de traitement de donnees |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5241662A (fr) |
| DE (1) | DE3705864A1 (fr) |
| FR (1) | FR2594984A1 (fr) |
| GB (1) | GB2187313B (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742299A (en) * | 1988-02-17 | 1998-04-21 | Canon Kabushiki Kaisa | Printing apparatus using a control program and font data from different external memory cartridges |
| JP3004274B2 (ja) * | 1988-02-17 | 2000-01-31 | キヤノン株式会社 | 出力制御装置 |
| GB2229557B (en) * | 1989-03-08 | 1993-04-07 | Plus 5 Eng Ltd | An addressable memory cartridge |
| JPH0333927A (ja) * | 1989-06-29 | 1991-02-14 | Canon Inc | 電子機器 |
| FR2661019B1 (fr) * | 1990-04-12 | 1992-10-09 | Skorski Serge | Livre ecran portatif. |
| JPH05324949A (ja) * | 1992-05-20 | 1993-12-10 | Mitsubishi Electric Corp | Ｉｃカード入出力制御回路 |
| EP0598502B1 (fr) * | 1992-11-18 | 1998-04-29 | Canon Kabushiki Kaisha | Procédé et dispositif pour effectuer un interface bidirectionnel entre un réseau local et une unité périphérique |
| JP3037874B2 (ja) * | 1994-04-29 | 2000-05-08 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ライブラリ管理システム及び方法 |
| US5867203A (en) * | 1997-05-16 | 1999-02-02 | Lexmark International Inc. | EMI reduction in output devices |
| US6023343A (en) * | 1997-08-29 | 2000-02-08 | Lexmark International, Inc. | Method and apparatus for temporary storage on disk of collated print data |
| US6957274B2 (en) * | 2001-06-27 | 2005-10-18 | Microsoft Corporation | System adds additional new routes and default routes to a routing table to allow concurrent access to two different network connections |
| EP1286256A3 (fr) * | 2001-07-31 | 2005-08-17 | Ricoh Company, Ltd. | Méthode et appareil de traitement de données d'image à grande vitesse utilisant un processeur RISC et un port AGP |
| GB2462837A (en) * | 2008-08-21 | 2010-02-24 | Topaz Electronic Systems Ltd | Programming Memory Devices for Replaceable Printer Components |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0050986A2 (fr) * | 1980-10-27 | 1982-05-05 | HAL Computers Limited | Equipement de test pour périphérique de calculateur |
| JPS60232974A (ja) * | 1984-05-07 | 1985-11-19 | Canon Inc | 印刷装置 |
| GB2161005A (en) * | 1984-06-25 | 1986-01-02 | Epson Corp | Printer |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2364254B2 (de) * | 1973-12-22 | 1976-03-18 | Schaltungsanordnung fuer datenverarbeitende geraete | |
| US4435779A (en) * | 1979-01-08 | 1984-03-06 | Atari, Inc. | Data processing system with programmable graphics generator |
| US4296476A (en) * | 1979-01-08 | 1981-10-20 | Atari, Inc. | Data processing system with programmable graphics generator |
| US4460972A (en) * | 1979-06-22 | 1984-07-17 | International Business Machines Corporation | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip |
| FR2483713A1 (fr) * | 1980-05-30 | 1981-12-04 | Cii Honeywell Bull | Dispositif pour la transmission de signaux entre deux stations de traitement de l'information |
| US4368515A (en) * | 1981-05-07 | 1983-01-11 | Atari, Inc. | Bank switchable memory system |
| US4481572A (en) * | 1981-10-13 | 1984-11-06 | Teledyne Industries, Inc. | Multiconfigural computers utilizing a time-shared bus |
| US4571702A (en) * | 1982-08-09 | 1986-02-18 | Hand-Held Products, Inc. | Powerless remote program reservoir |
| DE3409776A1 (de) * | 1983-03-17 | 1984-09-20 | ROMOX Inc., Campbell, Calif. | In einer kassette angeordneter, wiederprogrammierbarer speicher sowie verfahren zu dessen programmierung |
| US4569048A (en) * | 1983-09-19 | 1986-02-04 | Genrad, Inc. | Method and apparatus for memory overlay |
| NZ209664A (en) * | 1983-09-29 | 1987-05-29 | Tandem Computers Inc | Memory board address assignments: automatic reconfiguration |
| DE3436033C2 (de) * | 1983-09-30 | 1997-05-07 | Canon Kk | Ausgabegerät und Verfahren zum Ausgeben von Zeichenmustern |
| JPH0640257B2 (ja) * | 1983-10-11 | 1994-05-25 | キヤノン株式会社 | 情報出力装置 |
| DE3509633C2 (de) * | 1984-04-26 | 1994-05-11 | Heidelberger Druckmasch Ag | Vorrichtung zur Steuerung einer Druckmaschine |
| JPS6158750A (ja) * | 1984-08-31 | 1986-03-26 | Toshiba Corp | メモリ装置 |
| US4698750A (en) * | 1984-12-27 | 1987-10-06 | Motorola, Inc. | Security for integrated circuit microcomputer with EEPROM |
-
1987
- 1987-02-24 FR FR8702416A patent/FR2594984A1/fr not_active Withdrawn
- 1987-02-24 GB GB8704262A patent/GB2187313B/en not_active Expired - Fee Related
- 1987-02-24 DE DE19873705864 patent/DE3705864A1/de active Granted
-
1990
- 1990-08-06 US US07/563,815 patent/US5241662A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0050986A2 (fr) * | 1980-10-27 | 1982-05-05 | HAL Computers Limited | Equipement de test pour périphérique de calculateur |
| JPS60232974A (ja) * | 1984-05-07 | 1985-11-19 | Canon Inc | 印刷装置 |
| GB2161005A (en) * | 1984-06-25 | 1986-01-02 | Epson Corp | Printer |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 10, no. 096 (M-469)12 Avril 1986 & JP-A-60 232 974 ( CANON K.K. ) 19 Novembre 1985 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2187313B (en) | 1990-04-04 |
| DE3705864A1 (de) | 1987-08-27 |
| DE3705864C2 (fr) | 1991-11-21 |
| US5241662A (en) | 1993-08-31 |
| GB2187313A (en) | 1987-09-03 |
| GB8704262D0 (en) | 1987-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2594984A1 (fr) | Element a carte de circuits integres pour dispositif de traitement de donnees | |
| BE1001459A3 (fr) | Selecteur programmable d'options. | |
| FR2568389A1 (fr) | Systeme d'instrumentation pour un ordinateur personnel comportant un module porteur et des modules d'instrument enfichables | |
| EP0618591B1 (fr) | Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire | |
| EP0626664B2 (fr) | Système de communication avec cartes à puce | |
| EP0012886A1 (fr) | Unité de commande d'entrée/sortie pour système de traitement de données | |
| FR2542113A1 (fr) | Generateur de graphiques a ordinateur | |
| FR2476851A1 (fr) | Procedes et appareils de controle automatique de circuits electriques | |
| FR2600444A1 (fr) | Appareil electronique portatif, tel que carte a circuit integre, permettant de determiner des la premiere transmission la validite d'une chaine de donnees | |
| EP0607133A1 (fr) | Carte a memoire. | |
| FR2738367A1 (fr) | Procede et appareil de telechargement rapide de fonctions dans une memoire volatile | |
| EP0519847B1 (fr) | Carte à mémoire de comptage de données et appareil de lecture | |
| EP0698851B1 (fr) | Système lecteur de carte à mémoire ou à puce | |
| EP0228329A1 (fr) | Dispositif électronique formant mémoire stable rapide perfectionnée | |
| FR2533736A1 (fr) | Unite de gestion de memoire pour un ordinateur numerique | |
| FR2572235A1 (fr) | Procede et dispositif d'acquisition, de memorisation et de transmission de donnees specialisees relatives notamment a l'enregistrement des emissions, entre un appareil de type magnetoscope et un centre de traitement | |
| FR2595474A1 (fr) | Dispositif de controle et de verification du fonctionnement de blocs internes a un circuit integre | |
| FR2534044A1 (fr) | Dispositif de triage integre pour des mots de donnees ayant la forme d'un composant et processeur de traitement de donnees integre pourvu d'un tel dispositif de triage cointegre | |
| EP0635789A1 (fr) | Circuit intégré du type microcontroleur à mémoire morte contenant un programme générique, notamment de test, station de test et procédé de fabrication correspondants | |
| WO1998029803A1 (fr) | Procede de chargement d'un programme d'utilisation dans un support a puce | |
| FR2626696A1 (fr) | Systeme d'enregistrement en memoire pour dispositif electronique portatif du type carte | |
| EP1632863A1 (fr) | Dispositif programmable d'interface de commande | |
| WO2005124555A2 (fr) | Dispositif de controle de la couverture structurelle d'un logiciel et procede mettant en oeuvre le dispositif | |
| EP0575228A1 (fr) | Procédé pour charger un programme dans une mémoire de programmes associée à un processeur | |
| FR2793327A1 (fr) | Procede de recuperation d'informations de fonctionnement ou d'erreur de modules logiciels d'un logiciel embarque dans un appareil numerique et appareil numerique associe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |