JPS62196785A - デ−タ装置用ｉｃカ−ド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 炎亙匁１ 本発明はＩＣカード、とくに、たとえばプリンタなどの
データ装置に使用するＩＣカードに１男する。

鎧ｍ摺 ＩＣカードは、それを着脱可能に装着するデータ装置の
機能の一部が搭載され、ＩＣカードを交換することによ
ってデータ装置の様々な機能を実現することができる。

一般のＩＣカード、たとえばメモリを有するメモリカー
ドは、マスクＲＯＭやＲＡＭが使用され、データ装置本
体との接続には、本体の中央処理装置（ｃｐｕ）のデー
タバス、アドレスバスおよび制御バスを直接ＩＣカード
のそれらに直接接続するように構成されたものが多い。

マスクＲＯＭを使用したＩＣカードは、所期の機能を搭
載したマスクＲＯＭを作成するまでに、たとえば２〜３
ケ月などの長い期間を要し、生産の応答性が悪い、この
点ではＲＡＭが有利であるが、ＲＡＭの場合は、記憶内
容の保持のための電源をＩＣカード内に設ける必要があ
り、価格と信頼性に難がある。またＥＥＰＲＯＭなどの
書換え可能なＲＯＭは価格が高いなどの欠点がある。

データ装置本体のＣＰＵバスを直接ＩＣカードのバスに
結合して使用する場合は、次のような問題が生ずる。た
とえばＩＣカードとデータ装置本体を接続するコネクタ
のビン数が多く、そのためＩＣカードの形状がそのハン
ディさを相殺することになり、価格も上昇する。とくに
１６ビツト以上のマシンの場合、この傾向が著しい。ま
た、ＣＰＵバスは信号の周波数が高く、したがって、こ
のようにＣＰｕバスが本体の外部まで延長されているこ
とは電磁波による影響（ＲＦＩ／Ｆｃｃ）を受ける危険
性を増大させ、誤動作しやすい、またデータ装置を使用
中、誤ってＩＣカードを動かしたり、引き抜いたりする
と、ＣＰＵがハングアップするなどの危険がある。

旦−一部 本発明はこのような従来技術の欠点を解消し、低価格性
と開発の即応性とを両立させたデータ装置用ＩＣカード
を提供することを目的とする。

焚−戎 本発明は上記の目的を達成させるため、データ装置に着
脱可能に接続されるデータ装置用ＩＣカードは、データ
を蓄積する記憶手段と、任意の値をプリセット可能であ
り、記憶手段の記憶位置を指定するアドレスをシーケン
シャルに発生するアドレス手段と、データ装置に接続可
能であり、記憶手段からデータ装置に蓄積データを読み
出すための転送手段とを有し、データ装置に接続されて
いるときは、データ装置から記憶手段の任意のアドレス
を与え、そのアドレスからシーケンシャルにデータ装置
に蓄積データを読み込むことができることを特徴とした
ものである。以下１本発明の実施例に基づいて具体的に
説明する。

第１図を参照すると、データ装置の一例としてレーザプ
リンタに本発明を適用した実施例が示され、レーザプリ
ンタのプリンタエンジンｌＯと、これにデータをプリン
ト出力するホストコンピュータとしてのホストマシン１
２との間に、プリンタエンジンｌＯを制御する制御部１
４が介在している。プリンタエンジン１０は、レーザビ
ームの走査によって文字や図形を含む画像を記録紙に記
録するプリンタの駆動機構である。

制御部１４は、内部のＣＰＵバス１Ｇに接続されたカー
ドインタフェース１８を有し、これに接続されたコネク
タ２０によって、ＩＣカードとしてのデータカード２２
が着脱可能に接続される。データカード２２は、後述の
ように文字フォントのパターンデータや図形セグメント
データ、画像データを保持したり、本装置を制御するた
めのプログラムデータの一部を保持するメモリを有する
ＩＣカードである。

カードインタフェース１８は、必要なときにデータカー
ド２２からデータを取り込み、ＲＡＭ　３Ｂに展開する
機能を有する。

プリンタエンジン１０は、やはりＣＰｕバス１６に接続
されたエンジンインタフェース２４およびラスタデータ
発生器２６と接続され、前者とはステータス線およびコ
マンド線２Ｂと、また後者とはビデオデータ線３０とイ
ンタフェースされている。エンジンインタフェース２４
は、プリンタエンジンｌＯのステータスをチェックした
り、これにプリント要求を発したりする機能部である。

また、ラスタデータ発生器２６は、文字や図形を含む画
像のデータをラスタデータの形に変換してプリンタエン
ジンｌＯに送出する機能部である。

制御部１４はホストインタフェース３２を有し、これは
、ホストマシン１２から文字コード、制御コード、制御
コマンド、および画像データなどを受信し、またホスト
マシン１２ヘプリンタステータスを送信するａｆ七部で
ある。ホストインタフェース３２はＣＰＵバス１６に接
続されている。

制御部１４は、やはりＣＰＵバス１６に接続された中央
処理装２１（ＣＰＵ）　３４およびプログラムＲＯＭ　
３Ｂを有し、プログラムＲＯＭ　３Ｂに格納されている
プログラムをＣＰＵ　３４が実行することによって本装
置の各部が制御され、所期の機能が遂行される。その際
２ＲＡＭ　３８は、文字コードをページ単位で編集する
ためのワークエリアとして使用され、また、画像データ
、ならびにデータカード２２からカードインタフェース
１８およびＣＰＵバスを介して読み込まれたデータの格
納領域として使用される。

制御部１４は操作表示パネル４０にも接続され、これは
ＣＰｕバス１Ｂから操作表示インタフェース４２を介し
て接続されている。操作表示部４０は、プリンタに操作
指示を４えるスイッチや、プリンタの状態を表示する表
示素子が配設されている。

ところでデータカード２２は、様々なデータを保持する
メモリを有するが、このメモリには、たとえば、文字フ
ォントのパターンデータ、図形セグメントデータ、画像
データ、本装置の制御プログラムの一部などが格納され
る０本実施例では、レーザプリンタとして可変とする必
要のあるデータやプログラムをデータカード２２に格納
するのが有利である。

しかし、そのようなデータ格納方式のみならず、たとえ
ば、レーザプリンタの機能遂行に必要なプログラムやデ
ータのほとんど全部をデータカード２２のメモリに格納
し、プログラムＲＯＭ　３Ｂにはイニシャルプログラム
ロード（ＩＰＬ）プログラムのみを格納するように構成
してもよい、そのように構成した場合、本装置に電源を
投入すると、プログラムＲＯＭ　３ＢのＩＰＬプログラ
ムが起動されてデータカード２２からレーザプリンタａ
ｌｔ克を遂行するプログラムやデータをＲＡＭ　３８に
ロードし、以降、ＲＡＭ　３８の格納データに基づいて
ＣＰＵ　３４はレーザプリンタのａ滝を遂行する。

本実施例ではデータカード２２として、第２図に示すよ
うなマスクＲＯＭ型データカードと、第３図に示すよう
なＰＲＯＤ型データカードがある０両者は実質的に同じ
外形形状を有するのが有利である。

また、コネクタ２０の機械的規格も同一である。

マスクＲＯＭ型データカードは、第２図に示すように、
記憶台ｉ１メガビット（Ｍｂ）のマスクＲＯＭチップ５
０と、その読出しアドレスを生成するゲートアレイすな
わちアドレスカウンタ５２とからな・る、マスクＲＯ）
Ｉ　５０は複数個、本実施例では４個まで搭載可能であ
る。コネクタは図示のように、８ビツトの並列データ線
ＤＯ−０７、クロックストローブ線ＣＬＫ　、アドレス
セレクト線ＡＳＯ，ＡＳＩ、カードセレクト線Ｃ−８、
および電源端子＋５Ｖ、　ＧＮＤの計１４ピンを使用す
る。

データ線ＤＯ〜Ｄ７は、カードインタフェース１日に対
して入出力する８ビツトの並列データ線である。クロッ
クストローブＣＬＫは、データカード２２内にあるアド
レスカウンタ５２をインクレメントするためのクロック
であり、またシーケンシャルデータの開始記憶位置を設
定するためのストローブ信号としても使用される。これ
は、読出しモードではカードインタフェース１８から供
給される。

アドレスセレクトＡＳＯ，ＡＳＩは、シーケンシャルデ
ータの開始アドレスの設定を指定する選択信号である。

後述のようにシーケンシャルデータの開始アドレス設定
は本実施例では、１７ビツトのＲＯＭアドレスＡＯ〜Ａ
ｌＢを８ビツトずつ３つに分け、３回に分けて行なわれ
る。その場合、たとえば読出しモードでカードインタフ
ェース１８からＡＳＩ、　ＡＳＯビットが双方とも「０
」に設定されると、ＲＯに５゜の読出しモードが指定さ
れる。また、それぞれｒＯＪ　　ｒＬＪに設定されると
アドレスビットＡＯ〜Ａ７が指定され、「１」　「０」
に設定されるとアドレスビット八８〜Ａ１５が指定され
、ｒ１４　　ｒ１４に設定されるとアドレスビットＡＩ
ｅ〜Ａ１３が指定される。

カードセレクト凸は、たとえば読出しモードでカードイ
ンタフェース１８からこれを低レベルＬとすることでデ
ータカード２２を選択することができる。

ＰＲＯＭ型データカードは１本実施例では、たとえば紫
外線消去型ＰＲＯＮでよいが、紫外線消去のため。

の消去窓を備えずデータの書込みが１回に限定されたワ
ンタイムＥＦＲＯＭ構成をとっている。データのＭ込み
は、汎用のＰＲＯＮ書込み装置を使用して行なう。

ＰＲＯＭ型データカードは本実施例では、記憶容量２５
６キロビツト（Ｋｂ）のＰＲＯＮチップ５４と、その各
々の書込みを可能とするアドレス線５６、ＰＲＯＷ　５
４の読出しアドレスを生成するゲートアレイすなわちア
ドレスカウンタ５２とからなる。ＰＲＯＷ　５４は複数
個、本実施例では４個搭載され、１２８にバイトの記憶
容量を有している。各ＰＲＯＷ　５４はそれぞれ独立し
て書き込むことが可能である。

ＰＲＯＭ型データカードのコネクタは、図示のように、
アドレスセレクト線ＡＳＯ，ＡＳＩ、およびカードセレ
ク）線Ｇｓがなく、これに代って、チップイネーブル線
ＧＥＯ，ＧＥｌ、　ＲＯＭアドレス線ＡＯ〜Ａ１Ｂ、プ
ログラムモード線ＰＲＯＧ、出力イネーブル！！ｌＯＥ
、およびプログラム電圧線ＶＰＰを有する。他の信号線
は、マスクＲＯＭ型データカードと同じビン仕様で使用
される。合計３０ビンが使用される。

ＲＯ）ｌアドレス線ＡＯ〜Ａ１６は、ＥＰＲＯＭ　５４
をプログラムする。すなわちＰＲＯＮ書込み装置によっ
てこれにデータを書き込むためにＰＲＯＮ書込み装置か
ら享えられる各チップ５４のアドレスである。

チップイネーブルＣＥＯ，ＧＥＩは、ＥＰＲＯＮ　５４
をプログラムする際に使用する各チップ５４の選択信号
であル、　ＧＥＯ，ＧＥＬビーｔトが双方ともｒ　ＯＪ
　−１１’ＥＦＲＯＭ５４のｔＯチップが指定され、そ
れぞれｒＱｌ　　ｒ１４でｇｌチフブが指定され、ｒｌ
Ｊ　　ｒＯＪで雲２チフプが指定され、ｒｌＪ　　ｒｌ
ＪでＩ３チップが指定される。

プログラムモードＰＲＯＧは、ＰＲＯＭ１Ｊ込み装置で
プログラムを行なうときに、これを書込み装置から高レ
ベルＨとし、これによってＥＰＲＯＭ　５４のプログラ
ムが可能となる。　ＥＰＲＯＭ　５４からデータを読み
出す読出しモードでは、カードインタフェース１８から
これを低レベルとしておく。

出力イネーブルＯＥは、４個のＥＰＲＯＭ　５４を一斉
に出力イネーブル状態とする信号であり、読出しモード
ではカードインタフェース１Ｂから常時これを低レベル
としておく。

プログラム電圧ＶｐＰは、第６図に示すように。

データカード２２のデータ出力に関連するモードの場合
は、電源電圧＋５ｖと同じ電圧がカードインタフェース
１８から供給され、プログラミングに関連するモードで
はＰＲＯＮ書込み装置から所定のレベルｖＰｐが供給さ
れる。なお同図においてｒ　Ｘ　Ｊは、高レベルまたは
低レベルのｄｏｎ’ｔ　ｃａｒｅ″を示している。

アドレスカウンタ５２は、マスクＲＯＭ型およびＰＲＯ
Ｍ型のいずれも同じ構成でよく、第２図および第３図か
られかるように、マスクＲＯＭ　５０またはＰＲＯＭ　
５４に対する接続が若干界なる。その構成例を第４図に
示す。

ＰＲＯＩＩＩ　５４にデータを書き込むときは、アドレ
ス出力ＡＯ〜ＡｌＢがフローティングとなり、チップセ
レクト＠ＧＨＯ，ＣＥＩが有効となる。これによって、
書込みアドレスをデータカード２２の外部から、すなわ
ちＰＲＯＮ書込み装置から与えることが許容される。

データカード２２のメモリ５０または５４からその蓄積
データを読み出す読出し開始位置は、任意にアドレスカ
ウンタ５２に設定される。読出し開始記憶位置のセット
は、第５図に示すように、人力データ線ＤＯ〜Ｄ７．　
カードセレクト線Ｃ８、アトｌ／スセレク）ＡＳＯ，＾
Ｓ１、クロー２クストローブ線ＣＬＫを使用して３回に
分けて行なわれる。こうしてアドレスカウンタ５２にセ
ットされたアドレスの示す記憶位置からアドレスカウン
タ５２は、クロックストローブＣＬＫに応動してｌアド
レスずつインクリメントし、読出しアドレスの歩進が行
なわれる。この歩進に伴って出力データＤＯ〜Ｄ７は、
８ビット並列でシーケンシャルに出力される。

これかられかるように、読出し専用のＲＯＭ型のデータ
カートでは、カード内部にアドレスカウンタ５２が設け
られている。これによって、制御部１４とのインタフェ
ースは１４ビンという少ない本数で行なわれ、必要なデ
ータを必要な時に読み出すように構成されている。この
ように、接続ピン数を減らし、必要のない接続線は電気
的に切り離した状ｊ！？とすることで、データカード２
２を動かしたり、引き抜いたりすることによる誤動作や
、ＴｒＬ磁放射による誤動作が最小化される。

ＥＰＲＯＭ型のデータカーＦでは、３０ビ／でインタフ
ェースされるが、汎用のＰＲＯＮ書込み装置を使用して
データを書き込むことができる。これは。

データカード２２や制御部１４を製造する場合、生産の
即応性および変更に対する対処が容易である点でも有利
である。

このように本発明の実施例では、データカード２２と制
御部１４との接続に目ビンまたは３０ビンの端子数でよ
く、コネクタ２０の構成の構成が簡略である。従来の装
置では、たとえばＣＰＵバスでＩＣカードを接続すると
、１６ビツトマシンの場合４２ないし４５ビンのコネク
タが必要であった。これかられかるように、データカー
ド２２と制御部１４の接続が簡素化される。

データカード２２に格納されているデータは、必要とす
るときに短時間でＲＡＭ　３Ｂに読み込まれて展開され
、以降はデータカード２２と制御部１４のインタフェー
ス部が電気的に非接続状態となる。したがって、データ
カード２２を誤って動かしたり、引き抜いたりすること
による誤動作が最小化され、電波障害に対する耐力が大
きい。

また、マスクＲＯＭ型およびＥＰＲＯＭ型とも外形形状
、読出しインタフェースおよび読出し機能が同一である
構成をとっているので、制御部１４を含むレーザプリン
タの生産を開始したのちでも、その仕様変更や更新に柔
軟性をもって対処できる。とくに、汎用のＰＲＯＮ　　
！込み装置を使用できるＥＰＲＯＮ型データカードも供
給できることは、生産の時間的応答性を向上させている
。たとえば、レーザプリンタに適用されるＥＰＲＯＮ型
データカーＦで生産を開始して市場動向に即応すること
ができるとともに、その間、を分な機能を織り込んでマ
スクＲＯＭ型データカードを設計して大量生産に移行し
、低い量産価格でその後の生産を継続することができる
。

なお本発明は、上述した実施例のレーザプリンタのみな
らず、他のドツトプリンタや、他の方式のプリンタ、デ
ィスプレイなど、ＩＣカードを使用できるすべてのデー
タ装置の効果的に適用される。

幼−一釆 本発明によればこのように、ＩＣカードとデータ装置の
接続コネクタピン数が少なく、構成が簡素化される。ま
た、　ＩＣカードと常時データの授受を行なうように構
成されていないので、誤動作や電波障害の危険性が少な
い、したがって、低価格性と開発の即応性が両立したＩ
Ｃカードが提供され、柔軟性のあるシステムが構築され
る。

【図面の簡単な説明】

第１図は、データ装置の一例としてのレーザプリンタに
本発明を適用した実施例を示す全体ブロック図、 第２図は、第１図に示す実施例においてデータカードと
して使用されるマスクＲＯＭ型データカードの回路構成
例を示す機能ブロック図、第３図は、同実施例に適用さ
れるＰＲＯＩＩＩ型データカードの回路構成例を示す第
２図と同様の機能ブロック図、 ｆＦＳ４図は、第２図および第３図に示すデータカード
に使用されるアドレスカウンタの構成例を示す機能ブロ
ック図、 第５図は同データカードの読出し状態のおけるタイミン
グを示すタイムチャート、 第６図は同実施例における各モードの信号状態の関係を
示す図である。 一＝ｔＰ、ｌの　−の１ ＋４．、、制′４Ｊｉ部 １８、、、カードインタフェース ２２、、、データカード ３４、、、中央処理装置 ３Ｂ、、、プログラムＲＯＭ ３Ｂ、、、ＲＡＭ ５０、、、マスクＲＯＭチップ ５２、、、ゲートアレイ

Claims (4)

【特許請求の範囲】
1. １．　データ装置に着脱可能に接続されるデータ装置用
   ＩＣカードにおいて、該ＩＣカードは、データを蓄積す
   る記憶手段と、 任意の値をプリセット可能であり、該記憶手段の記憶位
   置を指定するアドレスをシーケンシャルに発生するアド
   レス手段と、 データ装置に接続可能であり、前記記憶手段から該デー
   タ装置に前記蓄積データを読み出すための転送手段とを
   有し、 前記データ装置に接続されているときは、該データ装置
   から前記記憶手段の任意のアドレスを与え、該アドレス
   からシーケンシャルに該データ装置に蓄積データを読み
   込むことができることを特徴とするデータ装置用ＩＣカ
   ード。
2. ２．　特許請求の範囲第１項記載のＩＣカードにおいて
   、該ＩＣカードは、前記アドレス手段が発生したアドレ
   スをフローティング状態にするバスバッファ手段を含む
   ことを特徴とするＩＣカード。
3. ３．　特許請求の範囲第２項記載のＩＣカードにおいて
   、 前記記憶手段は電気的にプログラム可能な読出し専用記
   憶素子を含み、 前記転送手段は、書込み装置に接続可能であり、該読出
   し専用記憶素子に該書込み装置から書き込むデータを転
   送するための書込みデータ線と、該読出し専用記憶素子
   にデータを書き込む記憶位置を指定するアドレスを該書
   込み装置から与えるためのアドレス線とを含むことを特
   徴とするＩＣカード。
4. ４．　特許請求の範囲第２項記載のＩＣカードにおいて
   、 前記記憶手段は前記データが蓄積されたマスクＲＯＭ記
   憶素子を含み、 前記転送手段は、該マスクＲＯＭ記憶素子に蓄積されて
   いるデータを読み出す読出しデータ線を含むことを特徴
   とするＩＣカード。