JPS5857770B2 - 情報転送制御方式 - Google Patents
情報転送制御方式Info
- Publication number
- JPS5857770B2 JPS5857770B2 JP54079564A JP7956479A JPS5857770B2 JP S5857770 B2 JPS5857770 B2 JP S5857770B2 JP 54079564 A JP54079564 A JP 54079564A JP 7956479 A JP7956479 A JP 7956479A JP S5857770 B2 JPS5857770 B2 JP S5857770B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmitting
- permission signal
- permission
- information transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明は、情報転送制御方式、特に共通信号母線上に接
続される複数の送受信装置間で情報転送するに当って、
信号母線の導体本数を減少しおよび／または占有のため
の処理時間を短縮するようにした情報転送制御方式に関
するものである。
続される複数の送受信装置間で情報転送するに当って、
信号母線の導体本数を減少しおよび／または占有のため
の処理時間を短縮するようにした情報転送制御方式に関
するものである。
共通信号母線上に複数の送受信装置が接続されて相互に
情報転送を行なうことが行なわれている。
情報転送を行なうことが行なわれている。
この場合例えば母線管理装置がもうけられ情報転送を要
求する送受信装置に対し母線占有許可を与えるようＥこ
される。
求する送受信装置に対し母線占有許可を与えるようＥこ
される。
このような占有許可の制御は通常送受信装置が相互に前
回の情報転送を行っている時間帯に並行して実行される
。
回の情報転送を行っている時間帯に並行して実行される
。
このような機能を果すため上記信号母線は通常下記のよ
うな信号線を以て構成される。
うな信号線を以て構成される。
■ 転送要求信号線（ＲＥＱ）、
■ 許可信号信号線（ＰＲＭ）、
■ 確認信号信号線（ＡＣＫ）、
■ 抑制信号信号線（ＢＳＹ）、
■ 終了信号信号線（ＥＮＤ）、
■ 情報／アドレス信号線（Ｄ／Ａ ）。
本発明は、上記信号線のうち上記許可信号（ＰＲＭ）に
上記抑制信号（ＢＳＹ）の機能をあわせもたせるように
して、上記許可信号（ＰＲＩ！ｖｌ）が存在する間Ｅこ
新しい母線占有を禁止せしめる方式を提供することを目
的としている。
上記抑制信号（ＢＳＹ）の機能をあわせもたせるように
して、上記許可信号（ＰＲＩ！ｖｌ）が存在する間Ｅこ
新しい母線占有を禁止せしめる方式を提供することを目
的としている。
そして更に従来方式並びに前記方式における難点即ち接
続される送受信送置の数が増大した場合の占有処理時間
の増大を短縮する方式を提供することを目的としている
。
続される送受信送置の数が増大した場合の占有処理時間
の増大を短縮する方式を提供することを目的としている
。
そしてそのため、本発明の情報転送制御方式は、複数の
導体からなる信号母線と、該母線に接続され該母線を介
する情報の転送を管理する管理装置と、上記母線を介し
て相互に情報を転送するための複数の送受信装置とから
なり、少なくとも上記信号母線は、上記送受信装置が上
記管理装置に対して転送の許可を要求する要求信号線と
、上記管理装置が上記要求信号を発した送受信装置に対
して次回の情報転送を許可するための許可信号線と、該
許可信号を受信した送受信装置が上記管理装置に対して
送出する確認信号線と、情報の転送終了を送受信装置が
発するための終了信号線とをそなえた情報転送システム
において、上記許可信号線による許可信号が上記送受信
装置相互間の情報転送が終了する以前に送出される段階
にある場合には当該許可信号を上記終了信号の発生時ま
で持続しかつ上記情報転送が終了した後ｔこ送出される
段階にある場合には上記確認信号の発生によって当該許
可信号を終了する許可信号送出回路部をもうけ、該許可
信号を受信した送受信装置は上記許可信号および上記終
了信号の両者が終了するまで情報転送の開始を待機する
ようにしたことを特徴としている。
導体からなる信号母線と、該母線に接続され該母線を介
する情報の転送を管理する管理装置と、上記母線を介し
て相互に情報を転送するための複数の送受信装置とから
なり、少なくとも上記信号母線は、上記送受信装置が上
記管理装置に対して転送の許可を要求する要求信号線と
、上記管理装置が上記要求信号を発した送受信装置に対
して次回の情報転送を許可するための許可信号線と、該
許可信号を受信した送受信装置が上記管理装置に対して
送出する確認信号線と、情報の転送終了を送受信装置が
発するための終了信号線とをそなえた情報転送システム
において、上記許可信号線による許可信号が上記送受信
装置相互間の情報転送が終了する以前に送出される段階
にある場合には当該許可信号を上記終了信号の発生時ま
で持続しかつ上記情報転送が終了した後ｔこ送出される
段階にある場合には上記確認信号の発生によって当該許
可信号を終了する許可信号送出回路部をもうけ、該許可
信号を受信した送受信装置は上記許可信号および上記終
了信号の両者が終了するまで情報転送の開始を待機する
ようにしたことを特徴としている。
以下図面を参照しつつ説明する。
第１図は本発明が適用される一実施例情報転送システム
、第２図は従来システムにおける信号母線を説明する説
明図、第３図は従来システムにおける情報転送処理タイ
ム・チャート、第４図は本発明による一実施例情報転送
処理タイム・チャートであって抑制信号を省略するよう
にしたもの、第５図は第３図並びに第４図図示のタイム
・チャートをとる方式の問題点を説明するための送受信
装置の構成図、第６図は更に改良された本発明の方式の
タイム・チャート、第７図は第６図図示のタイム・チャ
ートをとる方式に用いる送受信装置の一実施例構成、第
８図は第６図図示のタイム・チャートをとる方式に用い
る母線管理装置の一実施例構成を示す。
、第２図は従来システムにおける信号母線を説明する説
明図、第３図は従来システムにおける情報転送処理タイ
ム・チャート、第４図は本発明による一実施例情報転送
処理タイム・チャートであって抑制信号を省略するよう
にしたもの、第５図は第３図並びに第４図図示のタイム
・チャートをとる方式の問題点を説明するための送受信
装置の構成図、第６図は更に改良された本発明の方式の
タイム・チャート、第７図は第６図図示のタイム・チャ
ートをとる方式に用いる送受信装置の一実施例構成、第
８図は第６図図示のタイム・チャートをとる方式に用い
る母線管理装置の一実施例構成を示す。
第１図において、１は信号母線、２−１．２−２ 、２
−３ 、２−４ 、・・・・・・は夫々送受信装置、３
は母線管理装置を表わしている。
−３ 、２−４ 、・・・・・・は夫々送受信装置、３
は母線管理装置を表わしている。
上記送受信装置２−１ 、２−２ 、・・・・・・は例
えばプロセッサやメモリや入出力ボートであると考えて
よく、各送受信装置が相互に情報転送を行なう場合、上
記母線管理装置が母線占有を許可するよう）こされる。
えばプロセッサやメモリや入出力ボートであると考えて
よく、各送受信装置が相互に情報転送を行なう場合、上
記母線管理装置が母線占有を許可するよう）こされる。
従来の情報転送システムも第１図図示と同様の構成をと
っており、ただ信号母線１中の信号線として第２図図示
の信号線を用いている。
っており、ただ信号母線１中の信号線として第２図図示
の信号線を用いている。
第２図において、２−ｉは上記送受信装置２−１．２−
２゜・・・・・・のうちの１つ、４−１は転送要求回路
、４′−１は転送制御回路、５は転送要求信号線、６は
許可信号信号線、７は確認信号信号線、８は抑制信号信
号線、９は終了信号信号線、１０は情報および／または
アドレス信号線（複数導線によって構成されている）を
表わしている。
２゜・・・・・・のうちの１つ、４−１は転送要求回路
、４′−１は転送制御回路、５は転送要求信号線、６は
許可信号信号線、７は確認信号信号線、８は抑制信号信
号線、９は終了信号信号線、１０は情報および／または
アドレス信号線（複数導線によって構成されている）を
表わしている。
従来システムの場合における情報転送処理が第３図にタ
イム・チャートとして示されている。
イム・チャートとして示されている。
なお第３図において、実線は現情報転送処理、点線は１
つ前の情報転送処理、１点鎖線は次の情報転送処理を表
わしている。
つ前の情報転送処理、１点鎖線は次の情報転送処理を表
わしている。
またＳ■は母線管理装置、ＤｍはＳ■により許可を得て
情報転送を主導する送受信装置、ＤｓはＤｍ）こより選
択され、情報転送の対象となる送受信装置を表わしてい
る。
情報転送を主導する送受信装置、ＤｓはＤｍ）こより選
択され、情報転送の対象となる送受信装置を表わしてい
る。
（１）成る１つの送受信装置が転送要求信号ＲＥＱを発
すると、１つ前の情報転送処理（点線）における確認信
号ＡＣＫが消滅していることを条件として、母線管理装
置３が許可信号ＰＲＭを発する。
すると、１つ前の情報転送処理（点線）における確認信
号ＡＣＫが消滅していることを条件として、母線管理装
置３が許可信号ＰＲＭを発する。
（２）前記許可信号を信号遅延時間Ｔｄ後に受信した送
受信装置Ｄｍは、確認信号ＡＣＫを送出すると共］こ上
記転送要求信号ＲＥＱを落す。
受信装置Ｄｍは、確認信号ＡＣＫを送出すると共］こ上
記転送要求信号ＲＥＱを落す。
（３）これに対応して、母線管理装置３は上記確認信号
ＡＣＫを検出すると上記許可信号ＰＲＭを落す。
ＡＣＫを検出すると上記許可信号ＰＲＭを落す。
以上により次回の情報転送を行う送受信装置Ｄｍが確定
する。
する。
（４）上記送受信装置Ｄｍは、上記許可信号ＰＲＭ、抑
制信号Ｂ Ｓ Ｙ、終了信号ＥＮＤが消失するまで待機
する。
制信号Ｂ Ｓ Ｙ、終了信号ＥＮＤが消失するまで待機
する。
（５）これらの条件が満たされると送受信装置Ｄｍは確
認信号を落すと共ｆこ抑制信号ＢＳＹを発して信号母線
１の使用を禁止し、かつ情報／アドレス信号線Ｄ／Ａを
介して任意の装置Ｄｓとの間で情報転送を行なう。
認信号を落すと共ｆこ抑制信号ＢＳＹを発して信号母線
１の使用を禁止し、かつ情報／アドレス信号線Ｄ／Ａを
介して任意の装置Ｄｓとの間で情報転送を行なう。
（６）該情報転送に対応して、例えばメモリである送受
信装置Ｄｓが終了信号ＥＮＤを発すると、上記送受信装
置Ｄｍは情報／アドレス信号線Ｄ／Ａを落しかつ抑制信
号ＢＳＹを落す。
信装置Ｄｓが終了信号ＥＮＤを発すると、上記送受信装
置Ｄｍは情報／アドレス信号線Ｄ／Ａを落しかつ抑制信
号ＢＳＹを落す。
（７）この間に次の転送要求（鎖線）ＲＥＱが上ってい
ると、図示鎖線の如く処理が行なわれてゆく。
ると、図示鎖線の如く処理が行なわれてゆく。
従来上述の如く情報転送処理が行なわれるが、上記抑制
信号ＢＳＹは母線管理装置３が送出・停止を行なうよう
にしてもよく、上記許可信号ＰＲＭの終了タイミングを
配慮すれば上記抑制信号ＢＳＹを省略することができる
。
信号ＢＳＹは母線管理装置３が送出・停止を行なうよう
にしてもよく、上記許可信号ＰＲＭの終了タイミングを
配慮すれば上記抑制信号ＢＳＹを省略することができる
。
第４図は、抑制信号を省略した本発明の一実施例タイム
・チャートを示している。
・チャートを示している。
図示の符号などは第３図に対応して表わされている。
即ち、第４図図示のタイム・チャートによれば、母線管
理装置（ＳＶ）３が発する上記許可信号ＰＲＭは、上記
処理（３）の段階において落されることなく、１つ前の
情報転送（点線）における終了信号ＥＮＤにもとづいて
情報／アドレス信号線Ｄ／Ａが落ちたことにもとづいて
落される。
理装置（ＳＶ）３が発する上記許可信号ＰＲＭは、上記
処理（３）の段階において落されることなく、１つ前の
情報転送（点線）における終了信号ＥＮＤにもとづいて
情報／アドレス信号線Ｄ／Ａが落ちたことにもとづいて
落される。
この場合にも、情報転送は、図示の如く上記確認信号Ａ
ＣＫが落された後に開始されることから、伺んら問題を
生じない。
ＣＫが落された後に開始されることから、伺んら問題を
生じない。
即ち、本方式の場合、第２図図示の抑制信号（ＢＳＹ）
信号線８を省略することが可能となる。
信号線８を省略することが可能となる。
しかし、該本発明の上記実施例においては従来の方式と
同様に次の１つの難点をもっている。
同様に次の１つの難点をもっている。
即ち、送受信装置２−１ 、２−２ 、・・・・・・は
唯一の装置が許可信号を受信するための最も簡易な方法
として通常第５図図示の如く構成されていく、上記許可
信号（ＰＲＭ）信号線６１こ関して信号が順次送受信装
置を伝播するいかゆる「いもする」形式がとられている
ことから、信号が装置を通過する毎に一定の遅延時間が
累積することになり第３図並びに第４図図示の時間遅れ
Ｔｄが生じる。
唯一の装置が許可信号を受信するための最も簡易な方法
として通常第５図図示の如く構成されていく、上記許可
信号（ＰＲＭ）信号線６１こ関して信号が順次送受信装
置を伝播するいかゆる「いもする」形式がとられている
ことから、信号が装置を通過する毎に一定の遅延時間が
累積することになり第３図並びに第４図図示の時間遅れ
Ｔｄが生じる。
即ち、第５図１こおいて、符号２−ｉ、５，６．７は第
２図に対応し、１１は転送要求信号（ＲＥＤ）発生回路
部、１２は確認信号（ＡＣＫ）発生回路部、１３はフリ
ップ フロップ、１４は遅延回線、１５．１６は夫々ア
ンド回路を表わしている。
２図に対応し、１１は転送要求信号（ＲＥＤ）発生回路
部、１２は確認信号（ＡＣＫ）発生回路部、１３はフリ
ップ フロップ、１４は遅延回線、１５．１６は夫々ア
ンド回路を表わしている。
（８）送受信装置（Ｄｉ）２−ｉが上記転送要求信号Ｒ
ＥＱを発したとすると、該送受信装置２−ｉにおいてフ
リップ・フロップ１３がセットされて自己が転送要求信
号ＲＥＱを発したことを記憶する。
ＥＱを発したとすると、該送受信装置２−ｉにおいてフ
リップ・フロップ１３がセットされて自己が転送要求信
号ＲＥＱを発したことを記憶する。
（９）一方母線管理装置（ＳＶ）３が該転送要求信号Ｒ
ＥＱにもとづいて上述の如く許可信号ＰＲＭを送出する
。
ＥＱにもとづいて上述の如く許可信号ＰＲＭを送出する
。
（１０） 該許可信号ＰＲＭは、母線管理装置（ＳＶ
）３に対してより近い送受信装置２−１ 、２−２ 。
）３に対してより近い送受信装置２−１ 、２−２ 。
・・・・・・を順に経由して、図示送受信装置（Ｄｉ）
２−ｉに転送されてくる。
２−ｉに転送されてくる。
０１）このとき、送受信装置２−ｉにおいては、フリッ
プ・フロップ１３がセットされていることから、アンド
回路１６がオンされ、上述の確認信号ＡＣＫが発生回路
１２によって発せられる。
プ・フロップ１３がセットされていることから、アンド
回路１６がオンされ、上述の確認信号ＡＣＫが発生回路
１２によって発せられる。
そして、フリップ・フロップ１３がリセットされ、上記
許可信号ＰＲＭは次の送受信装置２（ｉ＋１）に転送さ
れないようにされる。
許可信号ＰＲＭは次の送受信装置２（ｉ＋１）に転送さ
れないようにされる。
（１２）なお、図示送受信装置２−ｉが自己において転
送要求信号ＲＥＱを発していない場合ｔこは、フリップ
・フロップ１３がセットされ、てなく、上記転送されて
くる許可信号ＰＲＭは遅延回路１４およびアンド回路１
５をへて、次の送受信装置２−（ｉ＋１）側に引継がれ
る。
送要求信号ＲＥＱを発していない場合ｔこは、フリップ
・フロップ１３がセットされ、てなく、上記転送されて
くる許可信号ＰＲＭは遅延回路１４およびアンド回路１
５をへて、次の送受信装置２−（ｉ＋１）側に引継がれ
る。
上記の如く各送受信装置２−１ 、２−２ 、・・・・
・・が構成されていることから、各送受信装置２−１゜
２−２・・・・・・においては自己が転送要求を発して
いるか否かをチェックするための時間を稼ぐために遅延
回路１４をもうけておくようにされる（この間にフリッ
プ・フロップ１３がリセットされる）。
・・が構成されていることから、各送受信装置２−１゜
２−２・・・・・・においては自己が転送要求を発して
いるか否かをチェックするための時間を稼ぐために遅延
回路１４をもうけておくようにされる（この間にフリッ
プ・フロップ１３がリセットされる）。
上記遅延回路１４による遅延は例えば１００ｎｓ程度を
要し、送受信装置内での遅延が１２０ｎｓ程度となる。
要し、送受信装置内での遅延が１２０ｎｓ程度となる。
このために、信号母線１上に例えば１５台の送受信装置
が接続されている場合、最悪の場合２μｓ程度の遅延Ｔ
ｄが第３図並びに第４図図示の如く２回分生じ、その間
許可信号が母線上に残留する。
が接続されている場合、最悪の場合２μｓ程度の遅延Ｔ
ｄが第３図並びに第４図図示の如く２回分生じ、その間
許可信号が母線上に残留する。
このため確認信号を発生して待機中の装置は情報転送を
開始することができず、母線を介する情報転送能力を著
しく損うことになる。
開始することができず、母線を介する情報転送能力を著
しく損うことになる。
上記第４図に関連して説明した如く、抑制信号（ＢＳＹ
）信号線を省略することができたために、従来のシステ
ムと同じ信号母線を用いれば該省略された信号線を他に
利用することが可能となる。
）信号線を省略することができたために、従来のシステ
ムと同じ信号母線を用いれば該省略された信号線を他に
利用することが可能となる。
このことから、本発明の他の一実施例の場合、後述する
如く上記抑制信号ＢＳＹの代りにもうけた第２許可信号
ＰＲＭ２によって、いずれの送受信装置が転送要求信号
ＲＥＱを発しているかを確定せしめた上で第１許可信号
を用いて上記確認信号ＡＣＫを発するようにされる。
如く上記抑制信号ＢＳＹの代りにもうけた第２許可信号
ＰＲＭ２によって、いずれの送受信装置が転送要求信号
ＲＥＱを発しているかを確定せしめた上で第１許可信号
を用いて上記確認信号ＡＣＫを発するようにされる。
即ち上記第５図に関連して述べた遅延回路１４を省略せ
しめて、上述の遅延Ｔｄの発生を防ぐようにする。
しめて、上述の遅延Ｔｄの発生を防ぐようにする。
第６図はこの場合のタイム・チャートを示している。
第６図前半は占有許可の制御が前回の転送実行中に行な
われる場合に対応し、第６図後半は占有許可の制御が前
回の転送が終了した後に行なわれる場合に対応している
。
われる場合に対応し、第６図後半は占有許可の制御が前
回の転送が終了した後に行なわれる場合に対応している
。
なお図示の符号などは第４図に対応し、信号ＰＲＭＩは
第１許可信号、信号ＰＲＭ２は第２許可信号を表わして
いる。
第１許可信号、信号ＰＲＭ２は第２許可信号を表わして
いる。
即ち、転送要求信号ＲＥＱが上がると、上記処理（１）
と同様に母線管理装置（ＳＶ）３は第２許可信号ＰＲＭ
２を発し、かつ僅かの時間遅れをもって第１許可信号Ｐ
ＲＭ１を発するようにする。
と同様に母線管理装置（ＳＶ）３は第２許可信号ＰＲＭ
２を発し、かつ僅かの時間遅れをもって第１許可信号Ｐ
ＲＭ１を発するようにする。
第７図は各送受信装置（Ｄｉ）２ｉの一実施？ＩＪ構成
を示し、第８図は母線管理装置（ＳＶ）３の一実施例構
成を示す。
を示し、第８図は母線管理装置（ＳＶ）３の一実施例構
成を示す。
図中の符号２−ｉ、３，５，７，１１，１２゜１３．１
５，１６は第１図ないし第５図に対応し、ＣＫＴは許可
信号送出回路部、６−１は第１許可信号（Ｐ’ＲＭＩ）
信号線、６−２は第２許可信号（ＰＲＭ２）信号線、１
７ないし１９は夫々フリップ・フロップ、２０は遅延回
路、２１はノット回路、２２．２３は夫々アンド回路を
表わす。
５，１６は第１図ないし第５図に対応し、ＣＫＴは許可
信号送出回路部、６−１は第１許可信号（Ｐ’ＲＭＩ）
信号線、６−２は第２許可信号（ＰＲＭ２）信号線、１
７ないし１９は夫々フリップ・フロップ、２０は遅延回
路、２１はノット回路、２２．２３は夫々アンド回路を
表わす。
第６図図示のタイム・チャートを参照するとより明瞭に
なる如く、 ０３）例えば第７図図示の送受信装置（Ｄｉ）２ ｉ
が転送要求信号ＲＥＱを発したとすると、フリップ・フ
ロップ１３がセットされる。
なる如く、 ０３）例えば第７図図示の送受信装置（Ｄｉ）２ ｉ
が転送要求信号ＲＥＱを発したとすると、フリップ・フ
ロップ１３がセットされる。
（１４）このとき、第６図および第８図図示の如く、１
つ前の情報転送による確認信号ＡＣＫが論理「０」であ
ることを条件（こアンド回路２２がオンされ、フリップ
・フロップ１７がセットされる。
つ前の情報転送による確認信号ＡＣＫが論理「０」であ
ることを条件（こアンド回路２２がオンされ、フリップ
・フロップ１７がセットされる。
これによって第２許可信号ＰＲＭ２が論理ｒｌＪとされ
る。
る。
（１５）そして、遅延回路２０による遅延をもって、フ
リップ・フロップ１８がセットされ、第１許可信号ＰＲ
Ｍ１が論理「１」とされる。
リップ・フロップ１８がセットされ、第１許可信号ＰＲ
Ｍ１が論理「１」とされる。
（１６）第７図図示の構成をみると明瞭となる如く、第
２許可信号ＰＲＭ２は各送受信装置２−１゜２−２．・
・・・・・ｔこ対して並列に供給される。
２許可信号ＰＲＭ２は各送受信装置２−１゜２−２．・
・・・・・ｔこ対して並列に供給される。
このために、転送要求信号ＲＥＱを発していない各送受
信装置はフリップ・フロップ１３がリセットのままにあ
り、かつ転送要求信号ＲＥＱを発した送受信装置は上記
第１許可信号ＰＲＭ１が到来するタイミング時にフリッ
プ・フロップ１３はセット状態のままにある（信号ＲＥ
Ｑが論理「１」（こあるため）。
信装置はフリップ・フロップ１３がリセットのままにあ
り、かつ転送要求信号ＲＥＱを発した送受信装置は上記
第１許可信号ＰＲＭ１が到来するタイミング時にフリッ
プ・フロップ１３はセット状態のままにある（信号ＲＥ
Ｑが論理「１」（こあるため）。
このために、前者の送受信装置においてはアンド回路１
５がオンされ、後者の送受信装置においてはアンド回路
１５がオフされた状態にある。
５がオンされ、後者の送受信装置においてはアンド回路
１５がオフされた状態にある。
したがって、上記第１許可信号ＰＲＭＩが到来したとき
、前者の送受信装置においては第１許可信号ＰＲＭ１は
通り抜け、後者の送受信装置においては第１許可信号Ｐ
ＲＭ１の通抜けを阻止しかつアンド回路１６をオンする
。
、前者の送受信装置においては第１許可信号ＰＲＭ１は
通り抜け、後者の送受信装置においては第１許可信号Ｐ
ＲＭ１の通抜けを阻止しかつアンド回路１６をオンする
。
０７）アンド回路１６のオンによって転送要求信号ＲＥ
Ｑを発した所の最も母線管理装置（ＳＶ）３に近い位置
の送受信装置が確認信号ＡＣＫを発する。
Ｑを発した所の最も母線管理装置（ＳＶ）３に近い位置
の送受信装置が確認信号ＡＣＫを発する。
０８）これによって、第８図の構成から判る如く、フリ
ップ・フロップ１８がリセットされて、第１許可信号Ｐ
ＲＭ１を落す。
ップ・フロップ１８がリセットされて、第１許可信号Ｐ
ＲＭ１を落す。
０９）そして、第６図図示タイム・チャートから判る如
く、次に終了信号ＥＮＤが発せられてフリップ・フロッ
プ１９がリセットされたタイミングにおいて、アンド回
路２３をへてフリップ・フロップ１７がリセットされる
。
く、次に終了信号ＥＮＤが発せられてフリップ・フロッ
プ１９がリセットされたタイミングにおいて、アンド回
路２３をへてフリップ・フロップ１７がリセットされる
。
即ち第２許可信号ＰＲＭ２が落される。
（２０）以下第６図図示の如く、上記確認信号ＡＣＫが
落されて、情報／アドレス信号線Ｄ／Ａ ｌとよって情
報転送が行なわれる。
落されて、情報／アドレス信号線Ｄ／Ａ ｌとよって情
報転送が行なわれる。
（２１）第６図図示右側のタイム・チャート（鎖線）の
如く、上記確認信号ＡＣＫが到来したタイミングにおい
て既に終了信号ＥＮＤが到来していると、直ちにアンド
回路２３がオンされ、フリップ・フロップ１７はフリッ
プ・フロップ１８のリセットに引継いでリセットされる
。
如く、上記確認信号ＡＣＫが到来したタイミングにおい
て既に終了信号ＥＮＤが到来していると、直ちにアンド
回路２３がオンされ、フリップ・フロップ１７はフリッ
プ・フロップ１８のリセットに引継いでリセットされる
。
以上説明した如く、本発明によれば、従来存在していた
抑制信号線を省略でき、また該抑制信号線を上記第２許
可信号線として用いることによって、第３図の従来の方
式もしくは第４図を参照して説明した如き遅延時間（２
ＸＴｄ）をなくすることが可能となる。
抑制信号線を省略でき、また該抑制信号線を上記第２許
可信号線として用いることによって、第３図の従来の方
式もしくは第４図を参照して説明した如き遅延時間（２
ＸＴｄ）をなくすることが可能となる。
第１図は本発明が適用される一実施例情報転送システム
、第２図は従来システム（こおける信号母線を説明する
説明図、第３図は従来システムにおける情報転送処理タ
イム・チャート、第４図は本発明をこよる一実施例情報
転送処理タイム・チャートであって抑制信号を省略する
ようにしたもの、第５図は第３図並び１こ第４図図示の
タイム・チャートをとる方式の問題点を説明するための
送受信装置の構成国、第６図は更に改良された本発明の
方式のタイム・チャート、第７図は第６図図示のタイム
・チャートをとる方式に用いる送受信装置の一実施例構
成、第８図は第６図図示のタイム・チャートをとる方式
に用いる母線管理装置の一実施例構成を示す。 図中、１は信号母線、２−１ 、２−２・・・・・・は
夫夫送受信装置、３は母線管理装置、５は転送要求信号
線、７は確認信号信号線、９は終了信号信号線、１０は
情報／アドレス信号線、６−１は第１許可信号信号線、
６−２は第２許可信号信号線、ＣＫＴは許可信号送出回
路部を表わす。
、第２図は従来システム（こおける信号母線を説明する
説明図、第３図は従来システムにおける情報転送処理タ
イム・チャート、第４図は本発明をこよる一実施例情報
転送処理タイム・チャートであって抑制信号を省略する
ようにしたもの、第５図は第３図並び１こ第４図図示の
タイム・チャートをとる方式の問題点を説明するための
送受信装置の構成国、第６図は更に改良された本発明の
方式のタイム・チャート、第７図は第６図図示のタイム
・チャートをとる方式に用いる送受信装置の一実施例構
成、第８図は第６図図示のタイム・チャートをとる方式
に用いる母線管理装置の一実施例構成を示す。 図中、１は信号母線、２−１ 、２−２・・・・・・は
夫夫送受信装置、３は母線管理装置、５は転送要求信号
線、７は確認信号信号線、９は終了信号信号線、１０は
情報／アドレス信号線、６−１は第１許可信号信号線、
６−２は第２許可信号信号線、ＣＫＴは許可信号送出回
路部を表わす。
Claims (1)
- 【特許請求の範囲】 １ 複数の導体からなる信号母線と、該母線に接続され
該母線を介する情報の転送を管理する管理装置と、上記
母線を介して相互に情報を転送するための複数の送受信
装置とからなり、少なくとも上記信号母線は、上記送受
信装置が上記管理装置に対して転送の許可を要求する要
求信号線と、上記管理装置が上記要求信号を発した送受
信装置ｆこ対して次回の情報転送を許可するための許可
信号線と、該許可信号を受信した送受信装置が上記管理
装置に対して送出する確認信号線と、情報の転送終了を
送受信装置が発するための終了信号線とをそなえた情報
転送システムにおいて、上記許可信号線による許可信号
が上記送受信装置相互間の情報転送が終了する以前に送
出される段階にある場合には当該許可信号を上記終了信
号の発生時まで持続しかつ上記情報転送が終了した後に
送出される段階にある場合には上記確認信号の発生によ
って当該許可信号を終了する許可信号送出回路部をもう
け、該許可信号を受信した送受信装置は上記許可信号お
よび上記終了信号の両者が終了するまで情報転送の開始
を待機するようにしたことを特徴とする情報転送制御方
式。 ２ 上記許可信号送出回路部は、各送受信装置を経由し
て順次伝達される第１許可信号送出手段と、上記すべて
の送受信装置に並列に伝達される第２許可信号送山手段
とをそなえ、上記第１許可信号は上記第２許可信号が発
せられて予め定められた時間を遅れて送出されかつ上記
確認信号の検出によって終了され、第２許可信号は上記
許可信号と同じ条件で終了するようにし、上記送受信装
置は上記第２許可信号および上記終了信号の両者が終了
するまで情報転送の開始を待機するようにしたことを特
徴とする特許請求の範囲第１項記載の情報転送制御方式
。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54079564A JPS5857770B2 (ja) | 1979-06-22 | 1979-06-22 | 情報転送制御方式 |
| CA000353721A CA1147421A (en) | 1979-06-22 | 1980-06-10 | Data-transfer controlling system |
| US06/237,151 US4471425A (en) | 1979-06-22 | 1980-06-19 | A data transfer control system for multiple units on a common bus using a serially transmitted transfer permission signal |
| DE8080901122T DE3071118D1 (en) | 1979-06-22 | 1980-06-19 | Data-transfer controlling system |
| EP80901122A EP0030978B1 (en) | 1979-06-22 | 1980-06-19 | Data-transfer controlling system |
| PCT/JP1980/000137 WO1981000025A1 (en) | 1979-06-22 | 1980-06-19 | Information-transfer control system |
| ES492650A ES8102439A1 (es) | 1979-06-22 | 1980-06-20 | Perfeccionamientos en sistemas de control de transferencia de datos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54079564A JPS5857770B2 (ja) | 1979-06-22 | 1979-06-22 | 情報転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS562764A JPS562764A (en) | 1981-01-13 |
| JPS5857770B2 true JPS5857770B2 (ja) | 1983-12-21 |
Family
ID=13693496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54079564A Expired JPS5857770B2 (ja) | 1979-06-22 | 1979-06-22 | 情報転送制御方式 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4471425A (ja) |
| EP (1) | EP0030978B1 (ja) |
| JP (1) | JPS5857770B2 (ja) |
| CA (1) | CA1147421A (ja) |
| DE (1) | DE3071118D1 (ja) |
| ES (1) | ES8102439A1 (ja) |
| WO (1) | WO1981000025A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011083U (ja) * | 1983-06-30 | 1985-01-25 | 日本電気ホームエレクトロニクス株式会社 | 電子部品の特性試験装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817748A (ja) * | 1981-07-24 | 1983-02-02 | Fujitsu Ltd | 共通使用方式 |
| JPS5868346A (ja) * | 1981-10-18 | 1983-04-23 | Toshiba Corp | デ−タ伝送システム |
| FR2518779B1 (fr) * | 1981-12-23 | 1987-09-18 | Europ Teletransmission | Dispositif de gestion d'une memoire commune a plusieurs processeurs |
| JPS5995752A (ja) * | 1982-11-25 | 1984-06-01 | Pioneer Electronic Corp | デ−タ伝送方式 |
| US4660169A (en) * | 1983-07-05 | 1987-04-21 | International Business Machines Corporation | Access control to a shared resource in an asynchronous system |
| US4611297A (en) * | 1983-08-18 | 1986-09-09 | Pitney Bowes Inc. | Bus grant circuit |
| JPH079640B2 (ja) * | 1985-05-30 | 1995-02-01 | 富士通株式会社 | バス占有制御方式 |
| US4789926A (en) * | 1985-08-06 | 1988-12-06 | International Business Machines Corporation | Digital data processing arbitration system |
| DE3571886D1 (en) * | 1985-08-06 | 1989-08-31 | Ibm | Digital data processing arbitration system |
| US4888684A (en) * | 1986-03-28 | 1989-12-19 | Tandem Computers Incorporated | Multiprocessor bus protocol |
| JPS63188758U (ja) * | 1987-05-22 | 1988-12-05 | ||
| JPH01162967A (ja) * | 1987-12-18 | 1989-06-27 | Fujitsu Ltd | 割込み処理方法及び装置 |
| US5408607A (en) * | 1990-03-19 | 1995-04-18 | Hitachi, Ltd. | Information transfer system |
| US5233692A (en) * | 1990-04-06 | 1993-08-03 | Micro Technology, Inc. | Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface |
| JP2829091B2 (ja) * | 1990-04-19 | 1998-11-25 | 株式会社東芝 | データ処理システム |
| US6107937A (en) * | 1995-01-31 | 2000-08-22 | Canon Kabushiki Kaisha | Remote control system and method |
| JP3400730B2 (ja) * | 1998-12-18 | 2003-04-28 | 富士通株式会社 | データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US31182A (en) * | 1861-01-22 | Wood-bending machine | ||
| US3480914A (en) * | 1967-01-03 | 1969-11-25 | Ibm | Control mechanism for a multi-processor computing system |
| US3551892A (en) * | 1969-01-15 | 1970-12-29 | Ibm | Interaction in a multi-processing system utilizing central timers |
| JPS5135644B2 (ja) * | 1973-07-14 | 1976-10-04 | ||
| FR2273317B1 (ja) * | 1974-05-28 | 1976-10-15 | Philips Electrologica | |
| US3959775A (en) * | 1974-08-05 | 1976-05-25 | Gte Automatic Electric Laboratories Incorporated | Multiprocessing system implemented with microprocessors |
| JPS5812611B2 (ja) * | 1975-10-15 | 1983-03-09 | 株式会社東芝 | デ−タテンソウセイギヨホウシキ |
| IT1055645B (it) * | 1975-10-24 | 1982-01-11 | Elsag | Multielaboratore elettronico associativo per elabobazioni multiple contemporanee di dati in tempo reale |
| JPS52112246A (en) * | 1976-03-18 | 1977-09-20 | Panafacom Ltd | Data processor |
-
1979
- 1979-06-22 JP JP54079564A patent/JPS5857770B2/ja not_active Expired
-
1980
- 1980-06-10 CA CA000353721A patent/CA1147421A/en not_active Expired
- 1980-06-19 US US06/237,151 patent/US4471425A/en not_active Expired - Lifetime
- 1980-06-19 DE DE8080901122T patent/DE3071118D1/de not_active Expired
- 1980-06-19 EP EP80901122A patent/EP0030978B1/en not_active Expired
- 1980-06-19 WO PCT/JP1980/000137 patent/WO1981000025A1/ja active IP Right Grant
- 1980-06-20 ES ES492650A patent/ES8102439A1/es not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011083U (ja) * | 1983-06-30 | 1985-01-25 | 日本電気ホームエレクトロニクス株式会社 | 電子部品の特性試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0030978A4 (en) | 1981-10-27 |
| ES492650A0 (es) | 1980-12-16 |
| JPS562764A (en) | 1981-01-13 |
| WO1981000025A1 (en) | 1981-01-08 |
| DE3071118D1 (en) | 1985-10-31 |
| US4471425A (en) | 1984-09-11 |
| EP0030978A1 (en) | 1981-07-01 |
| CA1147421A (en) | 1983-05-31 |
| ES8102439A1 (es) | 1980-12-16 |
| EP0030978B1 (en) | 1985-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5857770B2 (ja) | 情報転送制御方式 | |
| KR101856222B1 (ko) | 데이터 전송 방법 | |
| US4380052A (en) | Single transmission bus data network employing a daisy-chained bus data assignment control line which can bypass non-operating stations | |
| US4408300A (en) | Single transmission bus data network employing an expandable daisy-chained bus assignment control line | |
| US4342995A (en) | Data network employing a single transmission bus for overlapping data transmission and acknowledgment signals | |
| US4760571A (en) | Ring network for communication between one chip processors | |
| JPH0231900B2 (ja) | ||
| JPH10503041A (ja) | バス結合遅延時の調停方式 | |
| JPH11513158A (ja) | 並列パケット化されたモジュール間調停高速制御およびデータバス | |
| JPS6194433A (ja) | シリアルバスの制御方式 | |
| US5289466A (en) | Multiplex transmission method | |
| JPH0337221B2 (ja) | ||
| JPS61121150A (ja) | 多点通信システム | |
| JP2972491B2 (ja) | バス制御機構及び計算機システム | |
| JPS6229829B2 (ja) | ||
| JPS5824061B2 (ja) | デ−タ通信制御方式 | |
| JPH0564384B2 (ja) | ||
| JP2612101B2 (ja) | バス優先占有方式およびその方式を使用した通信ネットワーク接続装置 | |
| JP3154626B2 (ja) | シリアル伝送装置 | |
| JP4102405B2 (ja) | データ処理装置、データ通信方法及びシリアル入出力装置 | |
| JP2504473B2 (ja) | デ−タ転送処理方式 | |
| JPS6155704B2 (ja) | ||
| US6865630B2 (en) | Apparatus and method of preventing congestion in message transmission system | |
| JPH0120819B2 (ja) | ||
| US20020099890A1 (en) | Apparatus and method for processing interruptions in a data transmission over a bus |