JP3400730B2 - データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置 - Google Patents
データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置Info
- Publication number
- JP3400730B2 JP3400730B2 JP36161798A JP36161798A JP3400730B2 JP 3400730 B2 JP3400730 B2 JP 3400730B2 JP 36161798 A JP36161798 A JP 36161798A JP 36161798 A JP36161798 A JP 36161798A JP 3400730 B2 JP3400730 B2 JP 3400730B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- data
- data transmission
- control device
- destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Description
【０００１】
【発明の属する技術分野】本発明は、データ伝送方式及
びこのデータ伝送方式に用いるデータ伝送制御装置に係
り、特に、データ伝送を高速化したデータ伝送方式及び
データ伝送制御装置に関する。
びこのデータ伝送方式に用いるデータ伝送制御装置に係
り、特に、データ伝送を高速化したデータ伝送方式及び
データ伝送制御装置に関する。
【０００２】
【従来の技術】近年、交換機システムは、増大化の傾向
にある。これは、多種多様な通信手段（例えば、携帯電
話、ＰＨＳ（Personal Handy-phone System）、ＩＳＤ
Ｎ（Integrated Services Digital Network ）等）が
急激に普及し、その需要に対応するするために、大きな
交換機システムの構築が必要になってきたためである。
にある。これは、多種多様な通信手段（例えば、携帯電
話、ＰＨＳ（Personal Handy-phone System）、ＩＳＤ
Ｎ（Integrated Services Digital Network ）等）が
急激に普及し、その需要に対応するするために、大きな
交換機システムの構築が必要になってきたためである。
【０００３】交換機システム等における一般的な装置間
通信のブロック図を図１に示す。また、図２にその装置
間通信の外観図を示す。上位装置（下位装置に対して優
先的地位にある装置、例えば、上位装置は、バスを任意
に使用できるが、下位装置は、バス調停を行う必要があ
る等）１２と下位装置１１は、ケーブル１３により接続
されている。ケーブル１３は、一つであっても、複数の
線であってもよい。また、各線は、単線構成であって
も、母線構成であってもよい。
通信のブロック図を図１に示す。また、図２にその装置
間通信の外観図を示す。上位装置（下位装置に対して優
先的地位にある装置、例えば、上位装置は、バスを任意
に使用できるが、下位装置は、バス調停を行う必要があ
る等）１２と下位装置１１は、ケーブル１３により接続
されている。ケーブル１３は、一つであっても、複数の
線であってもよい。また、各線は、単線構成であって
も、母線構成であってもよい。
【０００４】図１に戻り、一般的な装置間通信のブロッ
ク図の概要を説明する。上位装置は、複数のインタフェ
ース制御部Ａ７、８等、複数の上位ＦＢ（Ｆｕｎｃｔｉ
ｏｎ−Ｂｌｏｃｋ：機能ブロック、例えば、プロセッ
サ、入出力装置）９、１０等から構成されている。な
お、例えば、上位ＦＢ１０は、交換機本体で、上位ＦＢ
９は、入出力装置である。
ク図の概要を説明する。上位装置は、複数のインタフェ
ース制御部Ａ７、８等、複数の上位ＦＢ（Ｆｕｎｃｔｉ
ｏｎ−Ｂｌｏｃｋ：機能ブロック、例えば、プロセッ
サ、入出力装置）９、１０等から構成されている。な
お、例えば、上位ＦＢ１０は、交換機本体で、上位ＦＢ
９は、入出力装置である。
【０００５】また、下位装置は、複数のインタフェース
制御部Ｂ５、６等、複数の下位ＦＢ１〜４等から構成さ
れている。下位ＦＢ１〜４は、例えば、入出力装置であ
る。上位装置のインタフェース制御部Ａ７、８、上位Ｆ
Ｂ９、１０は、上位バス１４により通信を行い。下位装
置のインタフェース制御部Ｂ５、６、下位ＦＢ１〜４
は、下位バス１７、１８により通信を行う。
制御部Ｂ５、６等、複数の下位ＦＢ１〜４等から構成さ
れている。下位ＦＢ１〜４は、例えば、入出力装置であ
る。上位装置のインタフェース制御部Ａ７、８、上位Ｆ
Ｂ９、１０は、上位バス１４により通信を行い。下位装
置のインタフェース制御部Ｂ５、６、下位ＦＢ１〜４
は、下位バス１７、１８により通信を行う。
【０００６】上位装置及び下位装置間は、インタフェー
ス制御部Ａ、Ｂを介して通信が行われる。例えば、上位
ＦＢ１０と下位ＦＢ１との通信は、上位ＦＢ１０からの
オーダが、上位バス１４、インタフェース制御部Ａ７、
通信回線１５、インタフェース制御部Ｂ５及び下位バス
１８を介して、下位ＦＢ１に伝送される。そのアンサ
を、下位ＦＢ１は、その逆の経路を経て、上位ＦＢ１０
に伝送する。
ス制御部Ａ、Ｂを介して通信が行われる。例えば、上位
ＦＢ１０と下位ＦＢ１との通信は、上位ＦＢ１０からの
オーダが、上位バス１４、インタフェース制御部Ａ７、
通信回線１５、インタフェース制御部Ｂ５及び下位バス
１８を介して、下位ＦＢ１に伝送される。そのアンサ
を、下位ＦＢ１は、その逆の経路を経て、上位ＦＢ１０
に伝送する。
【０００７】ところで、一般的に、上位装置と下位装置
間の通信では、上位装置優先の構成となっている。つま
り、上位装置から下位装置にアクセスする場合は、上位
装置と下位装置間を繋ぐバスの調停を必要としないが、
下位装置から上位装置にアクセスする場合は、バスの調
停を必要とする。従って、下位装置はバス調停なしで
は、上位装置にアクセスができないため、下位装置から
上位装置へアクセスするときは、バスの調停に時間がか
かり、装置間における通信の高速化を阻害する大きな要
因となっている。
間の通信では、上位装置優先の構成となっている。つま
り、上位装置から下位装置にアクセスする場合は、上位
装置と下位装置間を繋ぐバスの調停を必要としないが、
下位装置から上位装置にアクセスする場合は、バスの調
停を必要とする。従って、下位装置はバス調停なしで
は、上位装置にアクセスができないため、下位装置から
上位装置へアクセスするときは、バスの調停に時間がか
かり、装置間における通信の高速化を阻害する大きな要
因となっている。
【０００８】図３に、例えば、下位装置１が上位装置１
０にアクセスする場合の一連のシーケンスを示す。 ：下位ＦＢ１がインタフェース制御部Ｂ５に対してＲ
ＥＱ（Ｒｅｑｕｅｓｔ：バス使用要求）信号を送信す
る。 ：インタフェース制御部Ｂ５は、ＲＥＱ信号を受信す
ると、ＲＥＱ信号送信元の下位ＦＢ１に対してバス使用
許可信号ＡＣＫ（Ａｃｋｎｏｗｌｅｄｇｅ：バス使用許
可）信号を返送し、バスの使用許可を与える。 ：下位ＦＢ１は、ＡＣＫ信号を受信すると、インター
フェース制御部Ｂ５に対してＤＡＴＡの伝送を開始す
る。 ：インタフェース制御部Ｂ５は、下位ＦＢ１から受信
したＤＡＴＡをいったんインタフェース制御部Ｂ５内の
バッファ（Ｂｕｆｆｅｒ＃１）に溜め込む。インタフェ
ース制御部Ｂ５は、バッファ（Ｂｕｆｆｅｒ＃１）内に
全てのデータを書き込んだ後に、インタフェース制御部
Ａ７に対して、ＲＥＱ信号を送信して装置間のバス使用
要求を行う。 〜：〜で示すようなバス調停を装置間（インタ
フェース制御部Ｂ５−インタフェース制御部Ａ７間）で
行い、インタフェース制御部Ａ７は、インタフェース制
御部Ｂ５が受信したＤＡＴＡを自身のバッファ（Ｂｕｆ
ｆｅｒ＃２）に溜め込む。インタフェース制御部Ａ７
は、バッファ（Ｂｕｆｆｅｒ＃２）内に全てのデータを
書き込んだ後に、上位ＦＢ１０に対して、ＲＥＱ信号を
送信する。 〜：〜で示すようなバス調停を上位装置内（イ
ンタフェース制御部Ａ７−上位ＦＢ１０間）で行い、最
終的に上位ＦＢ１０に対してＤＡＴＡを伝送し、伝送終
了後にＲＥＱ信号を取り下げることで装置間通信を終結
する。
０にアクセスする場合の一連のシーケンスを示す。 ：下位ＦＢ１がインタフェース制御部Ｂ５に対してＲ
ＥＱ（Ｒｅｑｕｅｓｔ：バス使用要求）信号を送信す
る。 ：インタフェース制御部Ｂ５は、ＲＥＱ信号を受信す
ると、ＲＥＱ信号送信元の下位ＦＢ１に対してバス使用
許可信号ＡＣＫ（Ａｃｋｎｏｗｌｅｄｇｅ：バス使用許
可）信号を返送し、バスの使用許可を与える。 ：下位ＦＢ１は、ＡＣＫ信号を受信すると、インター
フェース制御部Ｂ５に対してＤＡＴＡの伝送を開始す
る。 ：インタフェース制御部Ｂ５は、下位ＦＢ１から受信
したＤＡＴＡをいったんインタフェース制御部Ｂ５内の
バッファ（Ｂｕｆｆｅｒ＃１）に溜め込む。インタフェ
ース制御部Ｂ５は、バッファ（Ｂｕｆｆｅｒ＃１）内に
全てのデータを書き込んだ後に、インタフェース制御部
Ａ７に対して、ＲＥＱ信号を送信して装置間のバス使用
要求を行う。 〜：〜で示すようなバス調停を装置間（インタ
フェース制御部Ｂ５−インタフェース制御部Ａ７間）で
行い、インタフェース制御部Ａ７は、インタフェース制
御部Ｂ５が受信したＤＡＴＡを自身のバッファ（Ｂｕｆ
ｆｅｒ＃２）に溜め込む。インタフェース制御部Ａ７
は、バッファ（Ｂｕｆｆｅｒ＃２）内に全てのデータを
書き込んだ後に、上位ＦＢ１０に対して、ＲＥＱ信号を
送信する。 〜：〜で示すようなバス調停を上位装置内（イ
ンタフェース制御部Ａ７−上位ＦＢ１０間）で行い、最
終的に上位ＦＢ１０に対してＤＡＴＡを伝送し、伝送終
了後にＲＥＱ信号を取り下げることで装置間通信を終結
する。
【０００９】以上が、従来の下位装置から上位装置への
アクセスによる一連のシーケンスである。
アクセスによる一連のシーケンスである。
【００１０】
【発明が解決しようとする課題】上記の通り、従来の装
置間通信は、下位装置が上位装置にアクセスする場合
は、先ず、下位装置内でバスの調停（図３の、、
）を行い、次に装置間（図３の、、）、最後に
上位装置内（図３の、、）でのバス調停が行われ
ている。
置間通信は、下位装置が上位装置にアクセスする場合
は、先ず、下位装置内でバスの調停（図３の、、
）を行い、次に装置間（図３の、、）、最後に
上位装置内（図３の、、）でのバス調停が行われ
ている。
【００１１】このように、下位装置は、自分自身が上位
装置のバスを使用するバス占有率を最小限に押さえ、ま
た送信データの正常性を保証するために、図３で示すよ
うにデータをいったんバッファに格納してから上位装置
へ、ＲＥＱ信号を送信する手法を取っていた。とこ
ろで、下位装置から上位装置へのアクセスは、主に図１
に示す上位装置からのアクセス（オーダー）に対する応
答（アンサ）であり、システムの拡張に伴い、下位装置
に位置する下位ＦＢが増設されていくと、増設に応じ、
従来よりも上位からのアクセスが多くなる。
装置のバスを使用するバス占有率を最小限に押さえ、ま
た送信データの正常性を保証するために、図３で示すよ
うにデータをいったんバッファに格納してから上位装置
へ、ＲＥＱ信号を送信する手法を取っていた。とこ
ろで、下位装置から上位装置へのアクセスは、主に図１
に示す上位装置からのアクセス（オーダー）に対する応
答（アンサ）であり、システムの拡張に伴い、下位装置
に位置する下位ＦＢが増設されていくと、増設に応じ、
従来よりも上位からのアクセスが多くなる。
【００１２】下位ＦＢは、上位装置からのアクセスに対
して、アンサを返す必要があり、従来の単なる上位装置
と下位装置が１対１接続されていたときよりも、アクセ
ス頻度はかなり増えることになる。その結果、増設すれ
ばするほど、アンサに伴うバス調停の回数も増え、レス
ポンスが低下してしまうという問題がある。
して、アンサを返す必要があり、従来の単なる上位装置
と下位装置が１対１接続されていたときよりも、アクセ
ス頻度はかなり増えることになる。その結果、増設すれ
ばするほど、アンサに伴うバス調停の回数も増え、レス
ポンスが低下してしまうという問題がある。
【００１３】本発明は、上記問題に鑑みなされたもので
あり、上記のような下位装置から上位装置への通信はも
とより、二つの装置間通信において、データ伝送の高速
化を実現することを目的とするものである。
あり、上記のような下位装置から上位装置への通信はも
とより、二つの装置間通信において、データ伝送の高速
化を実現することを目的とするものである。
【００１４】
【課題を解決するための手段】請求項１に記載された発
明は、データの伝送元の伝送元装置（下位ＦＢ３１〜３
４）、該伝送元装置が前記データを伝送する先の伝送先
装置（上位ＦＢ３７〜４０）、前記伝送元装置に接続さ
れた伝送元データ伝送制御装置（下位ＦＢ制御装置３
５、図１２の回路を有する装置）及び前記伝送先装置に
接続された伝送先データ伝送制御装置（バス拡張制御装
置３６、図１３の回路を有する装置）とを有するデータ
伝送方式において、前記伝送元データ伝送制御装置は、
前記伝送元装置が送信したデータ伝送を要求するデータ
伝送要求信号（図１２のＲＥＱＵＥＳＴ）を受信した
とき、前記伝送元データ伝送制御装置は、前記伝送元装
置にデータ伝送を許可するデータ伝送許可信号（図１２
のＡＣＫ）を返送すると同時に前記伝送先データ伝送
制御装置にデータ伝送要求信号（図１２のＲＥＱＵＥＳ
Ｔ）を送信することを特徴とする。
明は、データの伝送元の伝送元装置（下位ＦＢ３１〜３
４）、該伝送元装置が前記データを伝送する先の伝送先
装置（上位ＦＢ３７〜４０）、前記伝送元装置に接続さ
れた伝送元データ伝送制御装置（下位ＦＢ制御装置３
５、図１２の回路を有する装置）及び前記伝送先装置に
接続された伝送先データ伝送制御装置（バス拡張制御装
置３６、図１３の回路を有する装置）とを有するデータ
伝送方式において、前記伝送元データ伝送制御装置は、
前記伝送元装置が送信したデータ伝送を要求するデータ
伝送要求信号（図１２のＲＥＱＵＥＳＴ）を受信した
とき、前記伝送元データ伝送制御装置は、前記伝送元装
置にデータ伝送を許可するデータ伝送許可信号（図１２
のＡＣＫ）を返送すると同時に前記伝送先データ伝送
制御装置にデータ伝送要求信号（図１２のＲＥＱＵＥＳ
Ｔ）を送信することを特徴とする。
【００１５】請求項１記載の発明によれば、伝送元装置
が送信したデータ伝送要求信号（図１２のＲＥＱＵＥ
ＳＴ）を受信したとき、伝送元データ伝送制御装置は、
伝送元装置にデータ伝送許可信号（図１２のＡＣＫ）
を返送すると同時に前記伝送先データ伝送制御装置にデ
ータ伝送要求信号（図１２のＲＥＱＵＥＳＴ）を送信
することにより、伝送元データ伝送制御装置と伝送先デ
ータ伝送制御装置間のアクセスに要する時間が短縮で
き、データ伝送の高速化を実現することができる。
が送信したデータ伝送要求信号（図１２のＲＥＱＵＥ
ＳＴ）を受信したとき、伝送元データ伝送制御装置は、
伝送元装置にデータ伝送許可信号（図１２のＡＣＫ）
を返送すると同時に前記伝送先データ伝送制御装置にデ
ータ伝送要求信号（図１２のＲＥＱＵＥＳＴ）を送信
することにより、伝送元データ伝送制御装置と伝送先デ
ータ伝送制御装置間のアクセスに要する時間が短縮で
き、データ伝送の高速化を実現することができる。
【００１６】請求項２に記載された発明は、データの伝
送元の伝送元装置（下位ＦＢ３１〜３４）、該伝送元装
置が前記データを伝送する先の伝送先装置（上位ＦＢ３
７〜４０）、前記伝送元装置に接続された伝送元データ
伝送制御装置（下位ＦＢ制御装置３５、図１２の回路を
有する装置）及び前記伝送先装置に接続された伝送先デ
ータ伝送制御装置（バス拡張制御装置３６、図１３の回
路を有する装置）とを有するデータ伝送方式において、
前記伝送先データ伝送制御装置は、前記伝送元データ伝
送制御装置が送信したデータ伝送を要求するデータ伝送
要求信号（図１３のＲＥＱＵＥＳＴ）を受信したと
き、前記伝送先データ伝送制御装置は、前記伝送元デー
タ伝送制御装置にデータ伝送を許可するデータ伝送許可
信号（図１３のＡＣＫ）を返送すると同時に前記伝送
先装置にデータ伝送要求信号（図１３のＲＥＱＵＥＳＴ
）を送信することを特徴とする。
送元の伝送元装置（下位ＦＢ３１〜３４）、該伝送元装
置が前記データを伝送する先の伝送先装置（上位ＦＢ３
７〜４０）、前記伝送元装置に接続された伝送元データ
伝送制御装置（下位ＦＢ制御装置３５、図１２の回路を
有する装置）及び前記伝送先装置に接続された伝送先デ
ータ伝送制御装置（バス拡張制御装置３６、図１３の回
路を有する装置）とを有するデータ伝送方式において、
前記伝送先データ伝送制御装置は、前記伝送元データ伝
送制御装置が送信したデータ伝送を要求するデータ伝送
要求信号（図１３のＲＥＱＵＥＳＴ）を受信したと
き、前記伝送先データ伝送制御装置は、前記伝送元デー
タ伝送制御装置にデータ伝送を許可するデータ伝送許可
信号（図１３のＡＣＫ）を返送すると同時に前記伝送
先装置にデータ伝送要求信号（図１３のＲＥＱＵＥＳＴ
）を送信することを特徴とする。
【００１７】請求項２記載の発明によれば、伝送先デー
タ伝送制御装置は、データ伝送要求信号（図１３のＲ
ＥＱＵＥＳＴ）を受信したとき、伝送先データ伝送制御
装置は、伝送元データ伝送制御装置に伝送許可信号（図
１３のＡＣＫ）を返送すると同時に伝送先装置にデー
タ伝送要求信号（図１３のＲＥＱＵＥＳＴ）を送信す
ることにより、伝送先データ伝送制御装置と伝送先装置
間のアクセスに要する時間が短縮でき、データ伝送の高
速化を実現することができる。
タ伝送制御装置は、データ伝送要求信号（図１３のＲ
ＥＱＵＥＳＴ）を受信したとき、伝送先データ伝送制御
装置は、伝送元データ伝送制御装置に伝送許可信号（図
１３のＡＣＫ）を返送すると同時に伝送先装置にデー
タ伝送要求信号（図１３のＲＥＱＵＥＳＴ）を送信す
ることにより、伝送先データ伝送制御装置と伝送先装置
間のアクセスに要する時間が短縮でき、データ伝送の高
速化を実現することができる。
【００１８】請求項３に記載された発明は、請求項１記
載のデータ伝送方式において、前記伝送元データ伝送制
御装置は、ＦＩＦＯ形式のバッファ（２４）を有し、該
ＦＩＦＯ形式のバッファに前記伝送元装置からの伝送デ
ータを蓄積し、前記伝送元データ伝送制御装置は、前記
伝送先データ伝送制御装置からのデータ伝送を許可する
データ伝送許可信号を受信すると、遅滞なく、前記伝送
先データ伝送制御装置に対して前記ＦＩＦＯ形式のバッ
ファに蓄積されたデータの伝送を行うことを特徴とす
る。
載のデータ伝送方式において、前記伝送元データ伝送制
御装置は、ＦＩＦＯ形式のバッファ（２４）を有し、該
ＦＩＦＯ形式のバッファに前記伝送元装置からの伝送デ
ータを蓄積し、前記伝送元データ伝送制御装置は、前記
伝送先データ伝送制御装置からのデータ伝送を許可する
データ伝送許可信号を受信すると、遅滞なく、前記伝送
先データ伝送制御装置に対して前記ＦＩＦＯ形式のバッ
ファに蓄積されたデータの伝送を行うことを特徴とす
る。
【００１９】請求項３記載の発明によれば、伝送元デー
タ伝送制御装置は、伝送先データ伝送制御装置からのデ
ータ伝送を許可するデータ伝送許可信号を受信すると、
遅滞なく、伝送先データ伝送制御装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
データ伝送制御装置にデータの伝送を行うことが可能と
なり、さらに、データ伝送の高速化を実現することがで
きる。
タ伝送制御装置は、伝送先データ伝送制御装置からのデ
ータ伝送を許可するデータ伝送許可信号を受信すると、
遅滞なく、伝送先データ伝送制御装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
データ伝送制御装置にデータの伝送を行うことが可能と
なり、さらに、データ伝送の高速化を実現することがで
きる。
【００２０】請求項４に記載された発明は、請求項２記
載のデータ伝送方式において、前記伝送先データ伝送制
御装置は、ＦＩＦＯ形式のバッファ（２４）を有し、該
ＦＩＦＯ形式のバッファに前記伝送元データ伝送制御装
置からの伝送データを蓄積し、前記伝送先データ伝送制
御装置は、前記伝送先装置からのデータ伝送を許可する
データ伝送許可信号を受信すると、遅滞なく、前記伝送
先装置に対して前記ＦＩＦＯ形式のバッファに蓄積され
たデータの伝送を行うことを特徴とする。
載のデータ伝送方式において、前記伝送先データ伝送制
御装置は、ＦＩＦＯ形式のバッファ（２４）を有し、該
ＦＩＦＯ形式のバッファに前記伝送元データ伝送制御装
置からの伝送データを蓄積し、前記伝送先データ伝送制
御装置は、前記伝送先装置からのデータ伝送を許可する
データ伝送許可信号を受信すると、遅滞なく、前記伝送
先装置に対して前記ＦＩＦＯ形式のバッファに蓄積され
たデータの伝送を行うことを特徴とする。
【００２１】請求項４記載の発明によれば、伝送先デー
タ伝送制御装置は、伝送先装置からデータ伝送許可信号
を受信すると、遅滞なく、伝送先装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
装置にデータの伝送を行うことが可能となり、さらに、
データ伝送の高速化を実現することができる。
タ伝送制御装置は、伝送先装置からデータ伝送許可信号
を受信すると、遅滞なく、伝送先装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
装置にデータの伝送を行うことが可能となり、さらに、
データ伝送の高速化を実現することができる。
【００２２】請求項５に記載された発明は、データの伝
送元の伝送元装置（下位ＦＢ３１〜３４）、該伝送元装
置が前記データを伝送する先の伝送先装置（上位ＦＢ３
７〜４０）、前記伝送元装置に接続された伝送元データ
伝送制御装置（下位ＦＢ制御装置３５、図１２の回路を
有する装置）及び前記伝送先装置に接続された伝送先デ
ータ伝送制御装置（バス拡張制御装置３６、図１３の回
路を有する装置）とを有するデータ伝送方式において、
前記伝送元データ伝送制御装置は、ＦＩＦＯ形式のバッ
ファ（２４）を有し、該ＦＩＦＯ形式のバッファに前記
伝送元装置からの伝送データを蓄積し、前記伝送元デー
タ伝送制御装置は、前記伝送先データ伝送制御装置にデ
ータ伝送を要求するデータ伝送要求信号を送信し、前記
伝送先データ伝送制御装置からのデータ伝送を許可する
データ伝送許可信号を受信すると、遅滞なく、前記伝送
先データ伝送制御装置に対して前記ＦＩＦＯ形式のバッ
ファに蓄積されたデータの伝送を行うことを特徴とす
る。
送元の伝送元装置（下位ＦＢ３１〜３４）、該伝送元装
置が前記データを伝送する先の伝送先装置（上位ＦＢ３
７〜４０）、前記伝送元装置に接続された伝送元データ
伝送制御装置（下位ＦＢ制御装置３５、図１２の回路を
有する装置）及び前記伝送先装置に接続された伝送先デ
ータ伝送制御装置（バス拡張制御装置３６、図１３の回
路を有する装置）とを有するデータ伝送方式において、
前記伝送元データ伝送制御装置は、ＦＩＦＯ形式のバッ
ファ（２４）を有し、該ＦＩＦＯ形式のバッファに前記
伝送元装置からの伝送データを蓄積し、前記伝送元デー
タ伝送制御装置は、前記伝送先データ伝送制御装置にデ
ータ伝送を要求するデータ伝送要求信号を送信し、前記
伝送先データ伝送制御装置からのデータ伝送を許可する
データ伝送許可信号を受信すると、遅滞なく、前記伝送
先データ伝送制御装置に対して前記ＦＩＦＯ形式のバッ
ファに蓄積されたデータの伝送を行うことを特徴とす
る。
【００２３】請求項５記載の発明によれば、伝送元デー
タ伝送制御装置は、伝送先データ伝送制御装置からのデ
ータ伝送を許可するデータ伝送許可信号を受信すると、
遅滞なく、伝送先データ伝送制御装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
データ伝送制御装置にデータの伝送を行うことが可能と
なり、データ伝送の高速化を実現することができる。
タ伝送制御装置は、伝送先データ伝送制御装置からのデ
ータ伝送を許可するデータ伝送許可信号を受信すると、
遅滞なく、伝送先データ伝送制御装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
データ伝送制御装置にデータの伝送を行うことが可能と
なり、データ伝送の高速化を実現することができる。
【００２４】請求項６に記載された発明は、データの伝
送元の伝送元装置（下位ＦＢ３１〜３４）、該伝送元装
置が前記データを伝送する先の伝送先装置（上位ＦＢ３
７〜４０）、前記伝送元装置に接続された伝送元データ
伝送制御装置（下位ＦＢ制御装置３５、図１２の回路を
有する装置）及び前記伝送先装置に接続された伝送先デ
ータ伝送制御装置（バス拡張制御装置３６、図１３の回
路を有する装置）とを有するデータ伝送方式において、
前記伝送先データ伝送制御装置は、ＦＩＦＯ形式のバッ
ファ（２４）を有し、該ＦＩＦＯ形式のバッファに前記
伝送元データ伝送制御装置からの伝送データを蓄積し、
前記伝送先データ伝送制御装置は、前記伝送先装置にデ
ータ伝送を要求するデータ伝送要求信号を送信し、前記
伝送先装置からのデータ伝送を許可するデータ伝送許可
信号を受信すると、遅滞なく、前記伝送先装置に対して
前記ＦＩＦＯ形式のバッファに蓄積されたデータの伝送
を行うことを特徴とする。
送元の伝送元装置（下位ＦＢ３１〜３４）、該伝送元装
置が前記データを伝送する先の伝送先装置（上位ＦＢ３
７〜４０）、前記伝送元装置に接続された伝送元データ
伝送制御装置（下位ＦＢ制御装置３５、図１２の回路を
有する装置）及び前記伝送先装置に接続された伝送先デ
ータ伝送制御装置（バス拡張制御装置３６、図１３の回
路を有する装置）とを有するデータ伝送方式において、
前記伝送先データ伝送制御装置は、ＦＩＦＯ形式のバッ
ファ（２４）を有し、該ＦＩＦＯ形式のバッファに前記
伝送元データ伝送制御装置からの伝送データを蓄積し、
前記伝送先データ伝送制御装置は、前記伝送先装置にデ
ータ伝送を要求するデータ伝送要求信号を送信し、前記
伝送先装置からのデータ伝送を許可するデータ伝送許可
信号を受信すると、遅滞なく、前記伝送先装置に対して
前記ＦＩＦＯ形式のバッファに蓄積されたデータの伝送
を行うことを特徴とする。
【００２５】請求項６記載の発明によれば、伝送先デー
タ伝送制御装置は、伝送先装置からデータ伝送許可信号
を受信すると、遅滞なく、伝送先装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
装置にデータの伝送を行うことが可能となり、データ伝
送の高速化を実現することができる。
タ伝送制御装置は、伝送先装置からデータ伝送許可信号
を受信すると、遅滞なく、伝送先装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
装置にデータの伝送を行うことが可能となり、データ伝
送の高速化を実現することができる。
【００２６】請求項７に記載された発明は、請求項１な
いし６いずれか一項記載のデータ伝送方式において、前
記伝送先装置は、前記伝送元装置に対して優先的地位に
ある上位装置であることを特徴とする。請求項７記載の
発明によれば、伝送先装置が伝送元装置に対して上位装
置である場合は、下位装置から上位装置に対してのデー
タ伝送は、各段階で、バス調停が必要であり、この場合
に特に、データ伝送の高速化が顕著に現れる。
いし６いずれか一項記載のデータ伝送方式において、前
記伝送先装置は、前記伝送元装置に対して優先的地位に
ある上位装置であることを特徴とする。請求項７記載の
発明によれば、伝送先装置が伝送元装置に対して上位装
置である場合は、下位装置から上位装置に対してのデー
タ伝送は、各段階で、バス調停が必要であり、この場合
に特に、データ伝送の高速化が顕著に現れる。
【００２７】請求項８に記載された発明は、データの伝
送元の伝送元装置（下位ＦＢ３１〜３４）に接続された
伝送元データ伝送制御装置（下位ＦＢ制御装置３５、図
１２の回路を有する装置）において、該伝送元データ伝
送制御装置は、前記伝送元装置が送信したデータ伝送要
求信号を受信したとき、前記伝送元装置にデータ伝送許
可信号を返送すると同時に、前記伝送元装置が前記デー
タを伝送する先の伝送先装置（上位ＦＢ３７〜４０）に
接続された伝送先データ伝送制御装置（バス拡張制御装
置３６、図１３の回路を有する装置）にデータ伝送要求
信号を送信することを特徴とする。
送元の伝送元装置（下位ＦＢ３１〜３４）に接続された
伝送元データ伝送制御装置（下位ＦＢ制御装置３５、図
１２の回路を有する装置）において、該伝送元データ伝
送制御装置は、前記伝送元装置が送信したデータ伝送要
求信号を受信したとき、前記伝送元装置にデータ伝送許
可信号を返送すると同時に、前記伝送元装置が前記デー
タを伝送する先の伝送先装置（上位ＦＢ３７〜４０）に
接続された伝送先データ伝送制御装置（バス拡張制御装
置３６、図１３の回路を有する装置）にデータ伝送要求
信号を送信することを特徴とする。
【００２８】請求項９に記載された発明は、データの伝
送元の伝送元装置（下位ＦＢ３１〜３４）に接続された
伝送元データ伝送制御装置（下位ＦＢ制御装置３５、図
１２の回路を有する装置）において、該伝送元データ伝
送制御装置は、ＦＩＦＯ形式のバッファ（２４）を有
し、該ＦＩＦＯ形式のバッファに前記伝送元装置からの
伝送データを蓄積し、前記伝送元データ伝送制御装置
は、前記伝送元装置が前記データを伝送する先の伝送先
装置（上位ＦＢ３７〜４０）に接続された伝送先データ
伝送制御装置（バス拡張制御装置３６、図１３の回路を
有する装置）からデータ伝送許可信号を受信すると、遅
滞なく、前記伝送先データ伝送制御装置に対して前記Ｆ
ＩＦＯ形式のバッファに蓄積されたデータの伝送を行う
ことを特徴とする。
送元の伝送元装置（下位ＦＢ３１〜３４）に接続された
伝送元データ伝送制御装置（下位ＦＢ制御装置３５、図
１２の回路を有する装置）において、該伝送元データ伝
送制御装置は、ＦＩＦＯ形式のバッファ（２４）を有
し、該ＦＩＦＯ形式のバッファに前記伝送元装置からの
伝送データを蓄積し、前記伝送元データ伝送制御装置
は、前記伝送元装置が前記データを伝送する先の伝送先
装置（上位ＦＢ３７〜４０）に接続された伝送先データ
伝送制御装置（バス拡張制御装置３６、図１３の回路を
有する装置）からデータ伝送許可信号を受信すると、遅
滞なく、前記伝送先データ伝送制御装置に対して前記Ｆ
ＩＦＯ形式のバッファに蓄積されたデータの伝送を行う
ことを特徴とする。
【００２９】請求項１０に記載された発明は、データの
伝送先の伝送先装置（上位ＦＢ３７〜４０）に接続され
た伝送先データ伝送制御装置（バス拡張制御装置３６、
図１３の回路を有する装置）において、該伝送先データ
伝送制御装置は、前記伝送先装置にデータを送信した伝
送元装置（下位ＦＢ３１〜３４）に接続された伝送元デ
ータ伝送制御装置（下位ＦＢ制御装置３５、図１２の回
路を有する装置）が送信したデータ伝送要求信号を受信
したとき、前記伝送元データ伝送制御装置にデータ伝送
許可信号を返送すると同時に、前記伝送先装置にデータ
伝送要求信号を送信することを特徴とする。
伝送先の伝送先装置（上位ＦＢ３７〜４０）に接続され
た伝送先データ伝送制御装置（バス拡張制御装置３６、
図１３の回路を有する装置）において、該伝送先データ
伝送制御装置は、前記伝送先装置にデータを送信した伝
送元装置（下位ＦＢ３１〜３４）に接続された伝送元デ
ータ伝送制御装置（下位ＦＢ制御装置３５、図１２の回
路を有する装置）が送信したデータ伝送要求信号を受信
したとき、前記伝送元データ伝送制御装置にデータ伝送
許可信号を返送すると同時に、前記伝送先装置にデータ
伝送要求信号を送信することを特徴とする。
【００３０】請求項１１に記載された発明は、データの
伝送先の伝送先装置（上位ＦＢ３７〜４０）に接続され
た伝送先データ伝送制御装置（バス拡張制御装置３６、
図１３の回路を有する装置）において、該伝送先データ
伝送制御装置は、ＦＩＦＯ形式のバッファ（２４）を有
し、該ＦＩＦＯ形式のバッファに前記伝送先装置にデー
タを送信した伝送元装置（下位ＦＢ３１〜３４）に接続
された伝送元データ伝送制御装置（下位ＦＢ制御装置３
５、図１２の回路を有する装置）からの伝送データを蓄
積し、前記伝送先データ伝送制御装置は、前記伝送先装
置からデータ伝送許可信号を受信すると、遅滞なく、前
記伝送先装置に対して前記ＦＩＦＯ形式のバッファに蓄
積されたデータの伝送を行うことを特徴とする。
伝送先の伝送先装置（上位ＦＢ３７〜４０）に接続され
た伝送先データ伝送制御装置（バス拡張制御装置３６、
図１３の回路を有する装置）において、該伝送先データ
伝送制御装置は、ＦＩＦＯ形式のバッファ（２４）を有
し、該ＦＩＦＯ形式のバッファに前記伝送先装置にデー
タを送信した伝送元装置（下位ＦＢ３１〜３４）に接続
された伝送元データ伝送制御装置（下位ＦＢ制御装置３
５、図１２の回路を有する装置）からの伝送データを蓄
積し、前記伝送先データ伝送制御装置は、前記伝送先装
置からデータ伝送許可信号を受信すると、遅滞なく、前
記伝送先装置に対して前記ＦＩＦＯ形式のバッファに蓄
積されたデータの伝送を行うことを特徴とする。
【００３１】請求項１２に記載された発明は、請求項１
１記載のデータ伝送制御装置において、前記伝送先デー
タ伝送制御装置は、伝送先装置に付与された識別情報を
判定する識別情報判定手段（ＵＩＤ判定手段２６）を有
し、前記伝送先データ伝送制御装置は、伝送データに含
まれる前記識別情報を前記識別情報判定手段により判定
し、伝送先を確認した上で、前記伝送先装置に対してデ
ータの伝送を行うことを特徴とする。
１記載のデータ伝送制御装置において、前記伝送先デー
タ伝送制御装置は、伝送先装置に付与された識別情報を
判定する識別情報判定手段（ＵＩＤ判定手段２６）を有
し、前記伝送先データ伝送制御装置は、伝送データに含
まれる前記識別情報を前記識別情報判定手段により判定
し、伝送先を確認した上で、前記伝送先装置に対してデ
ータの伝送を行うことを特徴とする。
【００３２】請求項８〜１２記載のデータ伝送制御装置
は、請求項１〜７記載のデータ伝送方式に用いるデータ
伝送制御装置を規定したものである。
は、請求項１〜７記載のデータ伝送方式に用いるデータ
伝送制御装置を規定したものである。
【００３３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。 （１）第１の実施の形態 本発明の第１の実施の形態は、インタフェース制御部Ｂ
（下位ＦＢ制御装置）の配下にある下位ＦＢに対してＡ
ＣＫ（バス使用許可信号）を送信してデータを要求する
と同時に、上位装置に対してはＲＥＱ（バス使用要求信
号）を送信して、上位装置への転送のためのバス権獲得
処理を平行して行うものである。
て図面と共に説明する。 （１）第１の実施の形態 本発明の第１の実施の形態は、インタフェース制御部Ｂ
（下位ＦＢ制御装置）の配下にある下位ＦＢに対してＡ
ＣＫ（バス使用許可信号）を送信してデータを要求する
と同時に、上位装置に対してはＲＥＱ（バス使用要求信
号）を送信して、上位装置への転送のためのバス権獲得
処理を平行して行うものである。
【００３４】従来はデータを全て受信してから上位のバ
ス権を獲得する方式であったのに対し、第１の実施の形
態は、インタフェース制御部Ｂが、データを全て受信す
る前に、上位のバス権を獲得しようとする方式である。
図５及び図６を用いて、第１の実施の形態を説明する。
なお、図１に示す装置間通信の一般的構成を前提に説明
する。
ス権を獲得する方式であったのに対し、第１の実施の形
態は、インタフェース制御部Ｂが、データを全て受信す
る前に、上位のバス権を獲得しようとする方式である。
図５及び図６を用いて、第１の実施の形態を説明する。
なお、図１に示す装置間通信の一般的構成を前提に説明
する。
【００３５】本実施の形態のポイントは、下位ＦＢ１〜
４からインタフェース制御部Ｂ５、６のバッファ内にデ
ータが溜まるまでの時間を有効に使うものである。つま
り、転送データがバッファに溜まってから、上位装置と
のバスの調停を開始するのではなく、転送データがバッ
ファに溜まる間に、上位装置とのバス調停の動作を済ま
せ、転送データがバッファに溜まった時点で、転送デー
タを上位装置に転送可能とするものである。バッファへ
の蓄積時間を利用して、上位装置との転送制御アクセス
をすることにより、調停時間の短縮が図れる。
４からインタフェース制御部Ｂ５、６のバッファ内にデ
ータが溜まるまでの時間を有効に使うものである。つま
り、転送データがバッファに溜まってから、上位装置と
のバスの調停を開始するのではなく、転送データがバッ
ファに溜まる間に、上位装置とのバス調停の動作を済ま
せ、転送データがバッファに溜まった時点で、転送デー
タを上位装置に転送可能とするものである。バッファへ
の蓄積時間を利用して、上位装置との転送制御アクセス
をすることにより、調停時間の短縮が図れる。
【００３６】図５に示す第１の実施の形態では、アクセ
スは下位ＦＢ１〜４からのＲＥＱに対してインタフェ
ース制御部Ｂ５、６がＲＥＱ送信元の下位ＦＢ１〜４に
ＡＣＫを返送し、そのＡＣＫ返送を受け下位ＦＢ１〜４
がデータを送出するシーケンスであり、下位ＦＢ１〜４
はＡＣＫ受信後ただちにデータを送出する（）。アク
セスは、インタフェース制御部Ｂ５、６からのＲＥＱ
を上位のインタフェース制御部Ａ７、８が受信し、その
結果、ＲＥＱ送信元であるインタフェース制御部Ｂ５、
６にＡＣＫを返送する。インタフェース制御部Ａ７、８
はＲＥＱ受信後ただちにＡＣＫ信号を返送する（）。
スは下位ＦＢ１〜４からのＲＥＱに対してインタフェ
ース制御部Ｂ５、６がＲＥＱ送信元の下位ＦＢ１〜４に
ＡＣＫを返送し、そのＡＣＫ返送を受け下位ＦＢ１〜４
がデータを送出するシーケンスであり、下位ＦＢ１〜４
はＡＣＫ受信後ただちにデータを送出する（）。アク
セスは、インタフェース制御部Ｂ５、６からのＲＥＱ
を上位のインタフェース制御部Ａ７、８が受信し、その
結果、ＲＥＱ送信元であるインタフェース制御部Ｂ５、
６にＡＣＫを返送する。インタフェース制御部Ａ７、８
はＲＥＱ受信後ただちにＡＣＫ信号を返送する（）。
【００３７】ここで、アクセスとアクセスのルート
を比較した場合、アクセスは装置間の通信ということ
でアクセスよりもアクセス時間を要する。つまり、
をポイントに下位ＦＢ１〜４へのアクセスと上位装置
へのアクセスを同時にスタートすれば、インタフェー
ス制御部Ｂ５、６内でみた場合、上位装置（インタフェ
ース制御Ａ７、８）からＡＣＫが返送されてくるまでに
は、インタフェース制御部Ｂのバッファへ、下位ＦＢ１
〜４からのデータの蓄積が開始されている。従って、イ
ンタフェース制御部Ｂ５、６は、下位ＦＢ１〜４からの
全データがバッファに蓄積されれば、上位装置に対して
データ転送を開始することができる。
を比較した場合、アクセスは装置間の通信ということ
でアクセスよりもアクセス時間を要する。つまり、
をポイントに下位ＦＢ１〜４へのアクセスと上位装置
へのアクセスを同時にスタートすれば、インタフェー
ス制御部Ｂ５、６内でみた場合、上位装置（インタフェ
ース制御Ａ７、８）からＡＣＫが返送されてくるまでに
は、インタフェース制御部Ｂのバッファへ、下位ＦＢ１
〜４からのデータの蓄積が開始されている。従って、イ
ンタフェース制御部Ｂ５、６は、下位ＦＢ１〜４からの
全データがバッファに蓄積されれば、上位装置に対して
データ転送を開始することができる。
【００３８】従来のものは、下位ＦＢ１〜４からの最後
のデータがインタフェース制御部Ｂ５、６に送られ、イ
ンタフェース制御部Ｂ５、６のバッファに蓄積された時
点Ａで、インタフェース制御部Ｂ５、６は、上位装置と
のアクセスを開始していた。本実施の形態では、イン
タフェース制御部Ｂ５、６のバッファに、転送データが
蓄積された時点Ａで、既に、上位装置に対してデータ転
送を開始することができるので、時点Ａ以降に行われる
べきのバス調停に要するＴ１時間分が削減されたこと
になる。つまり、二装置間（上位装置−下位装置間）の
バス調停分の時間を削減することができる。
のデータがインタフェース制御部Ｂ５、６に送られ、イ
ンタフェース制御部Ｂ５、６のバッファに蓄積された時
点Ａで、インタフェース制御部Ｂ５、６は、上位装置と
のアクセスを開始していた。本実施の形態では、イン
タフェース制御部Ｂ５、６のバッファに、転送データが
蓄積された時点Ａで、既に、上位装置に対してデータ転
送を開始することができるので、時点Ａ以降に行われる
べきのバス調停に要するＴ１時間分が削減されたこと
になる。つまり、二装置間（上位装置−下位装置間）の
バス調停分の時間を削減することができる。
【００３９】本発明の第１の実施の形態のシーケンスは
図６のようになる。 ：下位ＦＢ１〜４がインタフェース制御部Ｂ５、６に
対してＲＥＱ信号を送信する。 ：インタフェース制御部Ｂ５、６は、ＲＥＱ信号を受
信すると、ＲＥＱ信号送信元の下位ＦＢ１〜４に対して
バス使用許可信号ＡＣＫ信号を返送し、バスの使用許可
を与える。 ：と同時に、インタフェース制御部Ｂ５、６は、イ
ンタフェース制御部Ａ７、８に対してＲＥＱ信号を送信
する。 ：下位ＦＢ１〜４は、ＡＣＫ信号を受信すると、イン
ターフェース制御部Ｂ５、６に対してＤＡＴＡの転送を
開始する。 ：インタフェース制御部Ａ７、８は、ＲＥＱ信号を受
信すると、ＲＥＱ信号送信元のインタフェース制御部Ｂ
５、６に対してバス使用許可信号ＡＣＫ信号を返送し、
バスの使用許可を与える。 ：インタフェース制御部Ｂ５、６は、下位ＦＢ１〜４
から受信したＤＡＴＡをいったんインタフェース制御部
Ｂ５、６内のバッファに溜め込む。また、インタフェー
ス制御部Ｂ５、６は、バッファ内に全てのデータを書き
込んだときに、インタフェース制御部Ａ７、８に対し
て、バッファに蓄積したＤＡＴＡを転送する。 （２）第２の実施の形態 本発明の第２の実施の形態は、データ格納用バッファを
ＦＩＦＯ（First InFirst Out ：先入れ先だしの順番で
データを出力する）形式にすることにより、転送時間を
短縮するものである。なお、図１に示す装置間通信の一
般的構成を前提に説明する。
図６のようになる。 ：下位ＦＢ１〜４がインタフェース制御部Ｂ５、６に
対してＲＥＱ信号を送信する。 ：インタフェース制御部Ｂ５、６は、ＲＥＱ信号を受
信すると、ＲＥＱ信号送信元の下位ＦＢ１〜４に対して
バス使用許可信号ＡＣＫ信号を返送し、バスの使用許可
を与える。 ：と同時に、インタフェース制御部Ｂ５、６は、イ
ンタフェース制御部Ａ７、８に対してＲＥＱ信号を送信
する。 ：下位ＦＢ１〜４は、ＡＣＫ信号を受信すると、イン
ターフェース制御部Ｂ５、６に対してＤＡＴＡの転送を
開始する。 ：インタフェース制御部Ａ７、８は、ＲＥＱ信号を受
信すると、ＲＥＱ信号送信元のインタフェース制御部Ｂ
５、６に対してバス使用許可信号ＡＣＫ信号を返送し、
バスの使用許可を与える。 ：インタフェース制御部Ｂ５、６は、下位ＦＢ１〜４
から受信したＤＡＴＡをいったんインタフェース制御部
Ｂ５、６内のバッファに溜め込む。また、インタフェー
ス制御部Ｂ５、６は、バッファ内に全てのデータを書き
込んだときに、インタフェース制御部Ａ７、８に対し
て、バッファに蓄積したＤＡＴＡを転送する。 （２）第２の実施の形態 本発明の第２の実施の形態は、データ格納用バッファを
ＦＩＦＯ（First InFirst Out ：先入れ先だしの順番で
データを出力する）形式にすることにより、転送時間を
短縮するものである。なお、図１に示す装置間通信の一
般的構成を前提に説明する。
【００４０】図７（Ａ）に従来の場合を示す。なお、図
７で示す丸数字は、図５のシーケンスの中で示している
アクセスの丸数字に相当する。従来は、いったん、バッ
ファに全ての転送データを溜めてから、上位装置にデー
タを転送していた。従って、上位装置から、データ転送
許可信号ＡＣＫ（１１）を受信していたとしても、Ｂｕ
ｆｆｅｒＡに全転送データが蓄積されたあとで、上位装
置に出力していた。
７で示す丸数字は、図５のシーケンスの中で示している
アクセスの丸数字に相当する。従来は、いったん、バッ
ファに全ての転送データを溜めてから、上位装置にデー
タを転送していた。従って、上位装置から、データ転送
許可信号ＡＣＫ（１１）を受信していたとしても、Ｂｕ
ｆｆｅｒＡに全転送データが蓄積されたあとで、上位装
置に出力していた。
【００４１】第２の実施の形態では、ＦＩＦＯ形式のバ
ッファＢｕｆｆｅｒＢを用いることにより、図７（Ｂ）
に示すように、上位装置からのＡＣＫを受信した時点か
ら、データの転送ができる。従って、図７（Ａ）比べ、
データ転送許可信号ＡＣＫ（１１）を受信してから、Ｂ
ｕｆｆｅｒＢに全転送データが蓄積され間のＴ２時間の
削減が実理できる。
ッファＢｕｆｆｅｒＢを用いることにより、図７（Ｂ）
に示すように、上位装置からのＡＣＫを受信した時点か
ら、データの転送ができる。従って、図７（Ａ）比べ、
データ転送許可信号ＡＣＫ（１１）を受信してから、Ｂ
ｕｆｆｅｒＢに全転送データが蓄積され間のＴ２時間の
削減が実理できる。
【００４２】第２の実施の形態のシーケンスを図８に示
す。 ：下位ＦＢ１〜４がインタフェース制御部Ｂ５、６に
対してＲＥＱ信号を送信する。 ：インタフェース制御部Ｂ５、６は、ＲＥＱ信号を受
信すると、ＲＥＱ信号送信元の下位ＦＢ１〜４に対して
バス使用許可信号ＡＣＫ信号を返送し、バスの使用許可
を与える。 ：と同時に、インタフェース制御部Ｂ５、６は、イ
ンタフェース制御部Ａ７、８に対してＲＥＱ信号を送信
する。 ：下位ＦＢ１〜４は、ＡＣＫ信号を受信すると、イン
ターフェース制御部Ｂ５、６に対してＤＡＴＡの転送を
開始する。 ：インタフェース制御部Ａ７、８は、ＲＥＱ信号を受
信すると、ＲＥＱ信号送信元のインタフェース制御部Ｂ
５、６に対してバス使用許可信号ＡＣＫ信号を返送し、
バスの使用許可を与える。 ：インタフェース制御部Ｂ５、６は、下位ＦＢ１〜４
から受信したＤＡＴＡをインタフェース制御部Ｂ５、６
内のバッファに溜め込み始める。一方、インタフェース
制御部Ｂ５、６は、インタフェース制御部Ａ７、８から
ＡＣＫ信号を受信した時点から、インタフェース制御部
Ａ７、８に対して、バッファに蓄積したＤＡＴＡを転送
する。
す。 ：下位ＦＢ１〜４がインタフェース制御部Ｂ５、６に
対してＲＥＱ信号を送信する。 ：インタフェース制御部Ｂ５、６は、ＲＥＱ信号を受
信すると、ＲＥＱ信号送信元の下位ＦＢ１〜４に対して
バス使用許可信号ＡＣＫ信号を返送し、バスの使用許可
を与える。 ：と同時に、インタフェース制御部Ｂ５、６は、イ
ンタフェース制御部Ａ７、８に対してＲＥＱ信号を送信
する。 ：下位ＦＢ１〜４は、ＡＣＫ信号を受信すると、イン
ターフェース制御部Ｂ５、６に対してＤＡＴＡの転送を
開始する。 ：インタフェース制御部Ａ７、８は、ＲＥＱ信号を受
信すると、ＲＥＱ信号送信元のインタフェース制御部Ｂ
５、６に対してバス使用許可信号ＡＣＫ信号を返送し、
バスの使用許可を与える。 ：インタフェース制御部Ｂ５、６は、下位ＦＢ１〜４
から受信したＤＡＴＡをインタフェース制御部Ｂ５、６
内のバッファに溜め込み始める。一方、インタフェース
制御部Ｂ５、６は、インタフェース制御部Ａ７、８から
ＡＣＫ信号を受信した時点から、インタフェース制御部
Ａ７、８に対して、バッファに蓄積したＤＡＴＡを転送
する。
【００４３】なお、図８は、インタフェース制御部Ｂ
は、ＲＥＱ信号を受信すると、ＲＥＱ信号送信元の下位
ＦＢに対してバス使用許可信号ＡＣＫ信号を返送すると
同時に、インタフェース制御部Ａに対してＲＥＱ信号を
送信する例について説明したが、第２の実施の形態は、
必ずしも、下位ＦＢに対するＡＣＫ信号と、インタフェ
ース制御部Ａに対するＲＥＱ信号を同時に送信する必要
はない。
は、ＲＥＱ信号を受信すると、ＲＥＱ信号送信元の下位
ＦＢに対してバス使用許可信号ＡＣＫ信号を返送すると
同時に、インタフェース制御部Ａに対してＲＥＱ信号を
送信する例について説明したが、第２の実施の形態は、
必ずしも、下位ＦＢに対するＡＣＫ信号と、インタフェ
ース制御部Ａに対するＲＥＱ信号を同時に送信する必要
はない。
【００４４】インタフェース制御部Ｂが、下位ＦＢから
ＲＥＱ信号を受信したとき、ＲＥＱ信号送信元の下位Ｆ
Ｂに対するバス使用許可信号ＡＣＫ信号を返送すると同
時に、インタフェース制御部Ａに対するＲＥＱ信号を送
信するものは、次の第３の実施の形態として説明する。 （３）第３の実施の形態 第１の実施の形態と第２の実施の形態を組み合わせたも
のである。図９に第３の実施の形態のシーケンス図を示
す。なお、図９において、インタフェース制御部Ａ及び
インタフェース制御部Ｂにおいて、第１の実施の形態と
第２の実施の形態を組み合わせたものが使用されてい
る。図８のシーケンスを組み合わせたシーケンス図であ
るので、説明は省略する。但し、図９に示すように、上
位ＦＢは、下位装置からのＲＥＱ信号を受信しても、即
座に返送する必要なく、多少遅れてＡＣＫ信号が送信さ
れる。
ＲＥＱ信号を受信したとき、ＲＥＱ信号送信元の下位Ｆ
Ｂに対するバス使用許可信号ＡＣＫ信号を返送すると同
時に、インタフェース制御部Ａに対するＲＥＱ信号を送
信するものは、次の第３の実施の形態として説明する。 （３）第３の実施の形態 第１の実施の形態と第２の実施の形態を組み合わせたも
のである。図９に第３の実施の形態のシーケンス図を示
す。なお、図９において、インタフェース制御部Ａ及び
インタフェース制御部Ｂにおいて、第１の実施の形態と
第２の実施の形態を組み合わせたものが使用されてい
る。図８のシーケンスを組み合わせたシーケンス図であ
るので、説明は省略する。但し、図９に示すように、上
位ＦＢは、下位装置からのＲＥＱ信号を受信しても、即
座に返送する必要なく、多少遅れてＡＣＫ信号が送信さ
れる。
【００４５】第３の実施の形態では、バス調停における
短縮時間Ｔ１及びバッファのＦＩＦＯ化による短縮時間
Ｔ２の両者の時間短縮が可能となり、従来増設に伴って
処理速度（レスポンス）が悪化するのに対して、第３の
実施の形態では、増設するに従って効果が増し、装置間
のデータ転送を高速化することができる。つまり、下位
装置に位置する下位ＦＢが多く増設されて、アンサ（下
位装置から上位装置へのアクセス）転送に伴うバス調停
が頻繁に行われる構成においては、１アクセスの時間短
縮が、全体として大きなメリットを及ぼすことになる。
短縮時間Ｔ１及びバッファのＦＩＦＯ化による短縮時間
Ｔ２の両者の時間短縮が可能となり、従来増設に伴って
処理速度（レスポンス）が悪化するのに対して、第３の
実施の形態では、増設するに従って効果が増し、装置間
のデータ転送を高速化することができる。つまり、下位
装置に位置する下位ＦＢが多く増設されて、アンサ（下
位装置から上位装置へのアクセス）転送に伴うバス調停
が頻繁に行われる構成においては、１アクセスの時間短
縮が、全体として大きなメリットを及ぼすことになる。
【００４６】また、第３の実施の形態により、アンサ応
答を速く返送することができれば、上位ＦＢはその分次
の処理を早く実行することができ、全体的な処理速度を
大幅に向上することが可能となる。図１０に、アンサレ
スポンスと上位装置の次処理の関係を示す。図１０
（Ａ）は従来の関係であり、図１０（Ｂ）は、第３の実
施の形態における関係である。図に示すように、第３の
実施の形態では、従来のものに比し、上位装置からのオ
ーダーに対して、アンサがＴ０（＝Ｔ１＋Ｔ２）だけ短
縮できる。従って、第３の実施の形態では、その分、上
位装置は、次の処理に、早く移れることが可能となる。
答を速く返送することができれば、上位ＦＢはその分次
の処理を早く実行することができ、全体的な処理速度を
大幅に向上することが可能となる。図１０に、アンサレ
スポンスと上位装置の次処理の関係を示す。図１０
（Ａ）は従来の関係であり、図１０（Ｂ）は、第３の実
施の形態における関係である。図に示すように、第３の
実施の形態では、従来のものに比し、上位装置からのオ
ーダーに対して、アンサがＴ０（＝Ｔ１＋Ｔ２）だけ短
縮できる。従って、第３の実施の形態では、その分、上
位装置は、次の処理に、早く移れることが可能となる。
【００４７】また、インタフェース制御部Ａ及びインタ
フェース制御部Ｂに、第３の実施の形態を適用した図９
では、インタフェース制御部Ａ及びインタフェース制御
部Ｂにおいて、夫々、Ｔ１＋Ｔ２時間の短縮が可能で、
大きな効果を発揮できる。
フェース制御部Ｂに、第３の実施の形態を適用した図９
では、インタフェース制御部Ａ及びインタフェース制御
部Ｂにおいて、夫々、Ｔ１＋Ｔ２時間の短縮が可能で、
大きな効果を発揮できる。
【００４８】
【実施例】本発明の実施例として、バス拡張装置（下位
装置に相当）−基本装置（上位装置に相当）間の通信の
具体例を図１１を用いて説明する。図１１は、交換機を
増設をするときの一例である。顧客のニーズに応じて下
位ＦＢを増設しようとする場合で、バス拡張装置を下位
装置として構成したものである。この場合、図１の一般
的構成と照らし合わせると、基本装置は、上位ＦＢ１０
をプロセッサ３７に、インタフェース制御部Ａ７、８を
バス拡張制御装置３６に、上位ＦＢ９を上位ＦＢ３８、
３９、ＢＸＣ（基本バス制御部／系間制御部）４０とし
たものである。また、バス拡張装置は、インタフェース
制御部Ｂ５、６を下位ＦＢ制御装置３５に、下位ＦＢ１
〜４を、下位ＦＢ３１〜３４としたものである。
装置に相当）−基本装置（上位装置に相当）間の通信の
具体例を図１１を用いて説明する。図１１は、交換機を
増設をするときの一例である。顧客のニーズに応じて下
位ＦＢを増設しようとする場合で、バス拡張装置を下位
装置として構成したものである。この場合、図１の一般
的構成と照らし合わせると、基本装置は、上位ＦＢ１０
をプロセッサ３７に、インタフェース制御部Ａ７、８を
バス拡張制御装置３６に、上位ＦＢ９を上位ＦＢ３８、
３９、ＢＸＣ（基本バス制御部／系間制御部）４０とし
たものである。また、バス拡張装置は、インタフェース
制御部Ｂ５、６を下位ＦＢ制御装置３５に、下位ＦＢ１
〜４を、下位ＦＢ３１〜３４としたものである。
【００４９】図１１の実施例において、本交換機は、上
位装置に相当する基本装置が０系（ＡＣＴ）、１系（Ｓ
ＢＹ）の二重化構成となっている。０系装置に関して、
以下説明する。０系装置は、基本装置（上位装置）、ケ
ーブル及びバス拡張装置（下位装置）から構成されてい
る。また、基本装置は、ＰＲＯＣ（プロセッサ）３７、
ＢＸＣ４０及び上位ＦＢ３８、３９からなる上位ＦＢ並
びにバス拡張装置３６から構成されている。さらに、バ
ス拡張装置は、下位ＦＢ３１〜３４及び下位ＦＢ制御装
置３５から構成されている。
位装置に相当する基本装置が０系（ＡＣＴ）、１系（Ｓ
ＢＹ）の二重化構成となっている。０系装置に関して、
以下説明する。０系装置は、基本装置（上位装置）、ケ
ーブル及びバス拡張装置（下位装置）から構成されてい
る。また、基本装置は、ＰＲＯＣ（プロセッサ）３７、
ＢＸＣ４０及び上位ＦＢ３８、３９からなる上位ＦＢ並
びにバス拡張装置３６から構成されている。さらに、バ
ス拡張装置は、下位ＦＢ３１〜３４及び下位ＦＢ制御装
置３５から構成されている。
【００５０】つまり、図１１は、バス拡張制御装置３６
及び下位ＦＢ制御装置３５によって、０系の交換機に下
位ＦＢ３１〜３４を増設するものである。図１１で影を
つけたブロックが、本発明の適用部分で、下位ＦＢ制御
装置３５を図１２に、バス拡張制御装置３６を図１３に
示す。下位ＦＢ制御装置３５を図１２を用いて説明す
る。図１２は、本発明に関係するブロックを示したもの
である。ＲＥＱＵＥＳＴ生成回路２０、バスハンドラ２
１、ＤＣ生成回路２１、ＷＲｌＴＥパルス生成回路２
３、ＦＩＦＯバッファ２４、ＲＥＡＤパルス生成回路２
５、ＳＢＳ、ＳＢＫ生成回路２７及び水晶発振器３０か
ら構成されている。
及び下位ＦＢ制御装置３５によって、０系の交換機に下
位ＦＢ３１〜３４を増設するものである。図１１で影を
つけたブロックが、本発明の適用部分で、下位ＦＢ制御
装置３５を図１２に、バス拡張制御装置３６を図１３に
示す。下位ＦＢ制御装置３５を図１２を用いて説明す
る。図１２は、本発明に関係するブロックを示したもの
である。ＲＥＱＵＥＳＴ生成回路２０、バスハンドラ２
１、ＤＣ生成回路２１、ＷＲｌＴＥパルス生成回路２
３、ＦＩＦＯバッファ２４、ＲＥＡＤパルス生成回路２
５、ＳＢＳ、ＳＢＫ生成回路２７及び水晶発振器３０か
ら構成されている。
【００５１】ＲＥＱＵＥＳＴ生成回路２０は、基本的に
は、下位ＦＢ３１〜３４から受信したＲＥＱＵＥＳＴ
信号を基本装置へ渡す中継の働きをする。しかし、下位
ＦＢ３１〜３４からのＲＥＱＵＥＳＴ信号は、下位Ｆ
Ｂ３１〜３４から下位ＦＢ制御装置３５内のＦＩＦＯバ
ッファ２４へデータ転送が終了するとその時点でＲＥＱ
ＵＥＳＴ信号をネゲートしてしまう。これでは、基本装
置のバス拡張制御装置３６へ中継送信したＲＥＱＵＥＳ
Ｔ信号までネゲートし、ユニット間の通信が途絶えてし
まうことになる。
は、下位ＦＢ３１〜３４から受信したＲＥＱＵＥＳＴ
信号を基本装置へ渡す中継の働きをする。しかし、下位
ＦＢ３１〜３４からのＲＥＱＵＥＳＴ信号は、下位Ｆ
Ｂ３１〜３４から下位ＦＢ制御装置３５内のＦＩＦＯバ
ッファ２４へデータ転送が終了するとその時点でＲＥＱ
ＵＥＳＴ信号をネゲートしてしまう。これでは、基本装
置のバス拡張制御装置３６へ中継送信したＲＥＱＵＥＳ
Ｔ信号までネゲートし、ユニット間の通信が途絶えてし
まうことになる。
【００５２】そこで、図１４のように、ＦＩＦＯバッフ
ァ２４のＥＦ信号と論理をとって上位に対してのＲＥＱ
ＵＥＳＴ信号を生成する。なお、ＥＦ信号はＦＩＦＯ
２４の中身が空の時、アサートされ続け、データが格納
されることでネゲートされる信号である。その結果、Ｆ
ＩＦＯバッファ２４にデータが格納されている間、ＲＥ
ＱＵＥＳＴ信号はネゲートされる。
ァ２４のＥＦ信号と論理をとって上位に対してのＲＥＱ
ＵＥＳＴ信号を生成する。なお、ＥＦ信号はＦＩＦＯ
２４の中身が空の時、アサートされ続け、データが格納
されることでネゲートされる信号である。その結果、Ｆ
ＩＦＯバッファ２４にデータが格納されている間、ＲＥ
ＱＵＥＳＴ信号はネゲートされる。
【００５３】バスハンドラ２１は、下位ＦＢ３１〜３４
からＲＥＱＵＥＳＴ信号を受信して、バスの使用状況
を確認して、他にバスを使用している下位ＦＢ３１〜３
４がなければ、ＲＥＱＵＥＳＴ信号送信元である下位Ｆ
Ｂに対して、ＡＣＫ信号を返送する。もし、他の下位
ＦＢ３１〜３４がバスを使用していたら、それが終了し
た時点で、ＡＣＫ信号を返送する。
からＲＥＱＵＥＳＴ信号を受信して、バスの使用状況
を確認して、他にバスを使用している下位ＦＢ３１〜３
４がなければ、ＲＥＱＵＥＳＴ信号送信元である下位Ｆ
Ｂに対して、ＡＣＫ信号を返送する。もし、他の下位
ＦＢ３１〜３４がバスを使用していたら、それが終了し
た時点で、ＡＣＫ信号を返送する。
【００５４】ＤＣ生成回路２２は、ＤＣ（データコンプ
リート信号）つまり、下位ＦＢ３１〜３４から下位ＦＢ
制御装置３５内へのデータ転送が終了したとき、データ
送信元である下位ＦＢ３１〜３４に対してデータ転送終
了を知らせる信号であり、この信号をＳＢＬＫ信号
（データ転送中アサートし続ける信号）を元に生成す
る。
リート信号）つまり、下位ＦＢ３１〜３４から下位ＦＢ
制御装置３５内へのデータ転送が終了したとき、データ
送信元である下位ＦＢ３１〜３４に対してデータ転送終
了を知らせる信号であり、この信号をＳＢＬＫ信号
（データ転送中アサートし続ける信号）を元に生成す
る。
【００５５】ＷＲｌＴＥパルス生成回路２３は、ＳＢ
ＬＫ信号とＳＢＣＬＫ（下位ＦＢ３１〜３４からのデ
ータ受信転送用クロック）の論理（図１４参照）で下位
ＦＢ制御装置３５内のＦＩＦＯバッファ２４に、下位Ｆ
Ｂ３１〜３４から受信したデータを書き込むためのＷＲ
ＩＴＥパルス信号を生成する。ＦＩＦＯ２４自体はＷＲ
ＩＴＥパルスの立ち上がりで、データを書き込む。
ＬＫ信号とＳＢＣＬＫ（下位ＦＢ３１〜３４からのデ
ータ受信転送用クロック）の論理（図１４参照）で下位
ＦＢ制御装置３５内のＦＩＦＯバッファ２４に、下位Ｆ
Ｂ３１〜３４から受信したデータを書き込むためのＷＲ
ＩＴＥパルス信号を生成する。ＦＩＦＯ２４自体はＷＲ
ＩＴＥパルスの立ち上がりで、データを書き込む。
【００５６】ＲＥＡＤパルス生成回路２５は、基本装置
に位置するバス拡張制御装置３６からのＡＣＫ信号と
ＦＩＦＯ２４のＥＦ信号の論理でＲＥＡＤパルス信号を
生成する。つまり、下位ＦＢ３１〜３４から受信したデ
ータをＦＩＦＯ２４に格納した後、バス拡張制御装置３
６からＡＣＫ信号が返送されてきたとき、このＡＣＫ
信号をトリガにＲＥＡＤパルス信号を生成して、ＦＩ
ＦＯ２４のデータを読み出し、バス拡張制御装置３６へ
送信する。
に位置するバス拡張制御装置３６からのＡＣＫ信号と
ＦＩＦＯ２４のＥＦ信号の論理でＲＥＡＤパルス信号を
生成する。つまり、下位ＦＢ３１〜３４から受信したデ
ータをＦＩＦＯ２４に格納した後、バス拡張制御装置３
６からＡＣＫ信号が返送されてきたとき、このＡＣＫ
信号をトリガにＲＥＡＤパルス信号を生成して、ＦＩ
ＦＯ２４のデータを読み出し、バス拡張制御装置３６へ
送信する。
【００５７】下位ＦＢ制御装置３５は、水晶発振器３０
を内蔵している。拡張制御装置３６へのデータ転送に
は、本水晶発信器３０で生成するＢＣＬＫ（クロック）
を基準とする。ＳＢＳ、ＳＢＫ生成回路２７は、このＢ
ＣＬＫ（クロック）、ＡＣＫ信号、ＲＥＡＤパルス及
びＤＡＴＡを基に、ＳＢＳ１０（データ転送開始を意
味する信号で、データの頭と同期して最初の１クロック
分アサートする。）とＳＢＬＫ１２（データ転送中アサ
ートし続ける信号）を生成する。
を内蔵している。拡張制御装置３６へのデータ転送に
は、本水晶発信器３０で生成するＢＣＬＫ（クロック）
を基準とする。ＳＢＳ、ＳＢＫ生成回路２７は、このＢ
ＣＬＫ（クロック）、ＡＣＫ信号、ＲＥＡＤパルス及
びＤＡＴＡを基に、ＳＢＳ１０（データ転送開始を意
味する信号で、データの頭と同期して最初の１クロック
分アサートする。）とＳＢＬＫ１２（データ転送中アサ
ートし続ける信号）を生成する。
【００５８】ＦＩＦＯバッファ２４は、ＦＩＦＯメモリ
で、下位ＦＢ３１〜３４からのデータを格納し、その読
みだしデータは、基本装置（バス拡張制御装置３６）に
転送する。次に、下位ＦＢ３１〜３４から下位ＦＢ制御
装置３５を経て、バス拡張制御装置３６に至るまでの動
作を順に説明する。（丸数字が図１２中の信号線に付与
した丸数字に対応する。） １．ＲＥＱＵＥＳＴ信号が、下位ＦＢ３１〜３４から
下位ＦＢ制御装置３５に送信される。送信された信号
は、バスハンドラ２１及び上位へのＲＥＱＵＥＳＴ生成
回路２０に入力される。 ２．バスハンドラ２１は、ＲＥＱＵＥＳＴ送信元であ
る下位ＦＢ３１〜３４に対してＡＣＫ信号を返送す
る。 ３．２項の処理と同時に、上位へのＲＥＱＵＥＳＴ生成
回路２０がＲＥＱＵＥＳＴ信号をバス拡張制御装置３
６に対して送信する。 ４．下位ＦＢ３１〜３４は、バスハンドラ２１が送信し
たＡＣＫ信号を受信すると、下位ＦＢ制御装置３５に
対してＤＡＴＡをＳＢＣＬＫ転送用クロックと同期
してＳＢＬＫと共に送信する。 ５．下位ＦＢ３１〜３４より受信したＤＡＴＡを、Ｗ
ＲＩＴＥパルス生成回路２３で生成した信号によりＦＩ
ＦＯ２４上に書き込んでいく。 ６．バス拡張制御装置３６から、ＲＥＱＵＥＳＴに対
するＡＣＫ信号を受信する。 ７．受信したＡＣＫ等を元にＲＥＡＤパルス信号を生
成してＦＩＦＯ２４よりデータを読み出す。 ８．読み出したＤＡＴＡをＳＢＳ(10)、ＳＢＬＫ１
１、ＢＣＬＫ１２と共に基本装置（バス拡張制御装置３
６）に転送する。
で、下位ＦＢ３１〜３４からのデータを格納し、その読
みだしデータは、基本装置（バス拡張制御装置３６）に
転送する。次に、下位ＦＢ３１〜３４から下位ＦＢ制御
装置３５を経て、バス拡張制御装置３６に至るまでの動
作を順に説明する。（丸数字が図１２中の信号線に付与
した丸数字に対応する。） １．ＲＥＱＵＥＳＴ信号が、下位ＦＢ３１〜３４から
下位ＦＢ制御装置３５に送信される。送信された信号
は、バスハンドラ２１及び上位へのＲＥＱＵＥＳＴ生成
回路２０に入力される。 ２．バスハンドラ２１は、ＲＥＱＵＥＳＴ送信元であ
る下位ＦＢ３１〜３４に対してＡＣＫ信号を返送す
る。 ３．２項の処理と同時に、上位へのＲＥＱＵＥＳＴ生成
回路２０がＲＥＱＵＥＳＴ信号をバス拡張制御装置３
６に対して送信する。 ４．下位ＦＢ３１〜３４は、バスハンドラ２１が送信し
たＡＣＫ信号を受信すると、下位ＦＢ制御装置３５に
対してＤＡＴＡをＳＢＣＬＫ転送用クロックと同期
してＳＢＬＫと共に送信する。 ５．下位ＦＢ３１〜３４より受信したＤＡＴＡを、Ｗ
ＲＩＴＥパルス生成回路２３で生成した信号によりＦＩ
ＦＯ２４上に書き込んでいく。 ６．バス拡張制御装置３６から、ＲＥＱＵＥＳＴに対
するＡＣＫ信号を受信する。 ７．受信したＡＣＫ等を元にＲＥＡＤパルス信号を生
成してＦＩＦＯ２４よりデータを読み出す。 ８．読み出したＤＡＴＡをＳＢＳ(10)、ＳＢＬＫ１
１、ＢＣＬＫ１２と共に基本装置（バス拡張制御装置３
６）に転送する。
【００５９】バス拡張制御装置３６を図１３を用いて説
明する。図１３は、本発明に関係するブロックを示した
ものである。同図中、図１２と同一構成部分には同一符
号を付し、その説明は省略する。バス拡張制御装置３６
は、図１２の下位ＦＢ制御装置３５と基本構造は同じで
ある。違いは、バス拡張制御装置３６は、ＵＩＤ（Ｕｎ
ｉｔ ＩＤ）判定回路２６を有し、データを転送する際
に、データの転送先を確認している点である。
明する。図１３は、本発明に関係するブロックを示した
ものである。同図中、図１２と同一構成部分には同一符
号を付し、その説明は省略する。バス拡張制御装置３６
は、図１２の下位ＦＢ制御装置３５と基本構造は同じで
ある。違いは、バス拡張制御装置３６は、ＵＩＤ（Ｕｎ
ｉｔ ＩＤ）判定回路２６を有し、データを転送する際
に、データの転送先を確認している点である。
【００６０】このＵＩＤは、ＰＲＯＣ３７、上位ＦＢ３
８、３９、バス拡張制御装置３６、下位ＦＢ制御装置３
５、下位ＦＢ３１〜３４等の各装置が、固有に持つＩＤ
であり、同じＩＤは存在しない。このＵＩＤは、データ
転送の際の宛先になる。ＵＩＤ判定回路２６は、下位Ｆ
Ｂ制御装置３５から受信したデータに含まれるＵＩＤ
（例えば、データの上位８ビットにあて先のアドレスで
あるＵＩＤが書き込まれている）により宛先を確認し
て、基本バスへ転送する。もし、受信したデータのＵＩ
Ｄが、相違してる場合は、データ転送は行わない。
８、３９、バス拡張制御装置３６、下位ＦＢ制御装置３
５、下位ＦＢ３１〜３４等の各装置が、固有に持つＩＤ
であり、同じＩＤは存在しない。このＵＩＤは、データ
転送の際の宛先になる。ＵＩＤ判定回路２６は、下位Ｆ
Ｂ制御装置３５から受信したデータに含まれるＵＩＤ
（例えば、データの上位８ビットにあて先のアドレスで
あるＵＩＤが書き込まれている）により宛先を確認し
て、基本バスへ転送する。もし、受信したデータのＵＩ
Ｄが、相違してる場合は、データ転送は行わない。
【００６１】次に、下位ＦＢ制御装置３５からバス拡張
制御装置３６を経て、上位ＦＢ３７〜４０に至るまでの
動作を説明する。（丸数字が図１３中の信号線に付与し
た丸数字に対応する。） １．ＲＥＱＵＥＳＴ信号が、下位ＦＢ制御装置３５か
らバス拡張制御装置３６に送信される。送信された信号
は、バスハンドラ２１及び基本バスの調停に必要なＲＥ
ＱＵＥＳＴ生成回路２０に入力される。 ２．バスハンドラ２１は、ＲＥＱＵＥＳＴ送信元であ
る下位ＦＢ制御装置３５に対してＡＣＫを返送する。 ３．２項の処理と同時に、ＲＥＱＵＥＳＴ生成回路２０
がＲＥＱＵＥＳＴ信号を上位ＦＢ３７〜４０に対して
送信する。 ４．下位ＦＢ制御装置３５は、バスハンドラ２１が送信
したＡＣＫを受信すると、バス拡張制御装置３６に対
してＤＡＴＡをＳＢＣＬＫ転送用クロックと同期し
てＳＢＬＫと共に送信する。 ５．下位ＦＢ制御装置３５より受信したＤＡＴＡを、
ＷＲＩＴＥパルス生成回路２３で生成した信号によりＦ
ＩＦＯ２４上に書き込んでいく。 ６．基本バスにつながるアクセス装置から、ＲＥＱＵＥ
ＳＴに対するＡＣＫ信号を受信する。
制御装置３６を経て、上位ＦＢ３７〜４０に至るまでの
動作を説明する。（丸数字が図１３中の信号線に付与し
た丸数字に対応する。） １．ＲＥＱＵＥＳＴ信号が、下位ＦＢ制御装置３５か
らバス拡張制御装置３６に送信される。送信された信号
は、バスハンドラ２１及び基本バスの調停に必要なＲＥ
ＱＵＥＳＴ生成回路２０に入力される。 ２．バスハンドラ２１は、ＲＥＱＵＥＳＴ送信元であ
る下位ＦＢ制御装置３５に対してＡＣＫを返送する。 ３．２項の処理と同時に、ＲＥＱＵＥＳＴ生成回路２０
がＲＥＱＵＥＳＴ信号を上位ＦＢ３７〜４０に対して
送信する。 ４．下位ＦＢ制御装置３５は、バスハンドラ２１が送信
したＡＣＫを受信すると、バス拡張制御装置３６に対
してＤＡＴＡをＳＢＣＬＫ転送用クロックと同期し
てＳＢＬＫと共に送信する。 ５．下位ＦＢ制御装置３５より受信したＤＡＴＡを、
ＷＲＩＴＥパルス生成回路２３で生成した信号によりＦ
ＩＦＯ２４上に書き込んでいく。 ６．基本バスにつながるアクセス装置から、ＲＥＱＵＥ
ＳＴに対するＡＣＫ信号を受信する。
【００６２】ここで言うアクセス装置というのは、下位
ＦＢが応答（アンサ）を返すべき相手（上位ＦＢ３７〜
４０のいずれか）を指す。 ７．受信したＡＣＫ等を元にＲＥＡＤパルス信号を生
成してＦＩＦＯ２４よりデータを読み出す。 ８．読み出したＤＡＴＡに含まれているＵＩＤを判別
し、基本バスに転送する。宛先は下位ＦＢが応答（アン
サ）を返すべき相手である。 ９．ＵＩＤ判定後、ＤＡＴＡをＳＢＳ(10)、ＳＢＫ１
１、ＢＣＬＫ１２と共に転送する。
ＦＢが応答（アンサ）を返すべき相手（上位ＦＢ３７〜
４０のいずれか）を指す。 ７．受信したＡＣＫ等を元にＲＥＡＤパルス信号を生
成してＦＩＦＯ２４よりデータを読み出す。 ８．読み出したＤＡＴＡに含まれているＵＩＤを判別
し、基本バスに転送する。宛先は下位ＦＢが応答（アン
サ）を返すべき相手である。 ９．ＵＩＤ判定後、ＤＡＴＡをＳＢＳ(10)、ＳＢＫ１
１、ＢＣＬＫ１２と共に転送する。
【００６３】本実施例では、図１２で示す下位ＦＢ制御
装置と、図１３で示すバス拡張制御装置の２個所で本発
明を適用している。さらに、本実施例における交換機は
上位装置が０系（ＡＣＴ）、１系（ＳＢＹ）の二重化構
成になっているが、系間の通信においても、本方式を適
用することができる。つまり、１系（ＳＢＹ）側から０
系（ＡＣＴ）側にアクセスする通信形態では、装置間通
信と同様にバスの調停が必要となる。この場合、１系
（ＳＢＹ）側が下位装置に相当し、０系（ＡＣＴ）側が
上位装置に相当する。
装置と、図１３で示すバス拡張制御装置の２個所で本発
明を適用している。さらに、本実施例における交換機は
上位装置が０系（ＡＣＴ）、１系（ＳＢＹ）の二重化構
成になっているが、系間の通信においても、本方式を適
用することができる。つまり、１系（ＳＢＹ）側から０
系（ＡＣＴ）側にアクセスする通信形態では、装置間通
信と同様にバスの調停が必要となる。この場合、１系
（ＳＢＹ）側が下位装置に相当し、０系（ＡＣＴ）側が
上位装置に相当する。
【００６４】なお、上記実施の形態では、交換機システ
ムを例にして説明したが、本発明は、交換機システムに
限らず、一般の通信システムに適用できる。特に、上位
装置及び下位装置間の通信に好適である。また、上記実
施の形態では、上位装置及び下位装置間の通信の例につ
いて説明したが、本発明は、上位装置及び下位装置間の
通信に限らず、対等の関係にある装置間の通信にも適用
できる。
ムを例にして説明したが、本発明は、交換機システムに
限らず、一般の通信システムに適用できる。特に、上位
装置及び下位装置間の通信に好適である。また、上記実
施の形態では、上位装置及び下位装置間の通信の例につ
いて説明したが、本発明は、上位装置及び下位装置間の
通信に限らず、対等の関係にある装置間の通信にも適用
できる。
【００６５】また、上記実施の形態では、複数の上位装
置及び複数の下位装置がバスに接続された例について説
明したが、複数の上位装置及び複数の下位装置間の通信
に限らず、一つの上位装置及び一つの下位装置又は対等
の関係にある二つの装置間の通信にも適用できることは
自明である。また、上記実施の形態では、下位ＦＢ制御
装置及びバス拡張制御装置に、バスハンドラを設けた例
について説明したが、本発明は、バスハンドラは下位Ｆ
Ｂ制御装置又はバス拡張制御装置以外に設けてもよい。
置及び複数の下位装置がバスに接続された例について説
明したが、複数の上位装置及び複数の下位装置間の通信
に限らず、一つの上位装置及び一つの下位装置又は対等
の関係にある二つの装置間の通信にも適用できることは
自明である。また、上記実施の形態では、下位ＦＢ制御
装置及びバス拡張制御装置に、バスハンドラを設けた例
について説明したが、本発明は、バスハンドラは下位Ｆ
Ｂ制御装置又はバス拡張制御装置以外に設けてもよい。
【００６６】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、伝送元装置が送信したデータ伝送要求信号
を受信したとき、伝送元データ伝送制御装置は、伝送元
装置にデータ伝送許可信号を返送すると同時に前記伝送
先データ伝送制御装置にデータ伝送要求信号を送信する
ことにより、伝送元データ伝送制御装置と伝送先データ
伝送制御装置間のアクセスに要する時間が短縮でき、デ
ータ伝送の高速化を実現することができる。
種々の効果を実現することができる。請求項１記載の発
明によれば、伝送元装置が送信したデータ伝送要求信号
を受信したとき、伝送元データ伝送制御装置は、伝送元
装置にデータ伝送許可信号を返送すると同時に前記伝送
先データ伝送制御装置にデータ伝送要求信号を送信する
ことにより、伝送元データ伝送制御装置と伝送先データ
伝送制御装置間のアクセスに要する時間が短縮でき、デ
ータ伝送の高速化を実現することができる。
【００６７】請求項２記載の発明によれば、伝送先デー
タ伝送制御装置は、データ伝送要求信号を受信したと
き、伝送先データ伝送制御装置は、伝送元データ伝送制
御装置に伝送許可信号を返送すると同時に伝送先装置に
データ伝送要求信号を送信することにより、伝送先デー
タ伝送制御装置と伝送先装置間のアクセスに要する時間
が短縮でき、データ伝送の高速化を実現することができ
る。
タ伝送制御装置は、データ伝送要求信号を受信したと
き、伝送先データ伝送制御装置は、伝送元データ伝送制
御装置に伝送許可信号を返送すると同時に伝送先装置に
データ伝送要求信号を送信することにより、伝送先デー
タ伝送制御装置と伝送先装置間のアクセスに要する時間
が短縮でき、データ伝送の高速化を実現することができ
る。
【００６８】請求項３記載の発明によれば、伝送元デー
タ伝送制御装置は、伝送先データ伝送制御装置からのデ
ータ伝送を許可するデータ伝送許可信号を受信すると、
遅滞なく、伝送先データ伝送制御装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
データ伝送制御装置にデータの伝送を行うことが可能と
なり、さらに、データ伝送の高速化を実現することがで
きる。
タ伝送制御装置は、伝送先データ伝送制御装置からのデ
ータ伝送を許可するデータ伝送許可信号を受信すると、
遅滞なく、伝送先データ伝送制御装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
データ伝送制御装置にデータの伝送を行うことが可能と
なり、さらに、データ伝送の高速化を実現することがで
きる。
【００６９】請求項４記載の発明によれば、伝送先デー
タ伝送制御装置は、伝送先装置からデータ伝送許可信号
を受信すると、遅滞なく、伝送先装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
装置にデータの伝送を行うことが可能となり、さらに、
データ伝送の高速化を実現することができる。
タ伝送制御装置は、伝送先装置からデータ伝送許可信号
を受信すると、遅滞なく、伝送先装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
装置にデータの伝送を行うことが可能となり、さらに、
データ伝送の高速化を実現することができる。
【００７０】請求項５記載の発明によれば、伝送元デー
タ伝送制御装置は、伝送先データ伝送制御装置からのデ
ータ伝送を許可するデータ伝送許可信号を受信すると、
遅滞なく、伝送先データ伝送制御装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
データ伝送制御装置にデータの伝送を行うことが可能と
なり、データ伝送の高速化を実現することができる。
タ伝送制御装置は、伝送先データ伝送制御装置からのデ
ータ伝送を許可するデータ伝送許可信号を受信すると、
遅滞なく、伝送先データ伝送制御装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
データ伝送制御装置にデータの伝送を行うことが可能と
なり、データ伝送の高速化を実現することができる。
【００７１】請求項６記載の発明によれば、伝送先デー
タ伝送制御装置は、伝送先装置からデータ伝送許可信号
を受信すると、遅滞なく、伝送先装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
装置にデータの伝送を行うことが可能となり、データ伝
送の高速化を実現することができる。
タ伝送制御装置は、伝送先装置からデータ伝送許可信号
を受信すると、遅滞なく、伝送先装置に対してＦＩＦＯ
形式のバッファに蓄積されたデータの伝送を行うことに
より、バッファに全データが蓄積される前から、伝送先
装置にデータの伝送を行うことが可能となり、データ伝
送の高速化を実現することができる。
【００７２】請求項７記載の発明によれば、伝送先装置
が伝送元装置に対して上位装置である場合は、下位装置
から上位装置に対してのデータ伝送は、各段階で、バス
調停が必要であり、この場合に特に、データ伝送の高速
化が顕著に現れる。請求項８〜１２記載のデータ伝送制
御装置は、請求項１〜７記載のデータ伝送方式に適した
データ伝送制御装置を提供することができる。
が伝送元装置に対して上位装置である場合は、下位装置
から上位装置に対してのデータ伝送は、各段階で、バス
調停が必要であり、この場合に特に、データ伝送の高速
化が顕著に現れる。請求項８〜１２記載のデータ伝送制
御装置は、請求項１〜７記載のデータ伝送方式に適した
データ伝送制御装置を提供することができる。
【図１】装置間通信の一般的な構成を説明するためのブ
ロック図である。
ロック図である。
【図２】装置間通信の外観図である。
【図３】従来の装置間通信のシーケンス図である。
【図４】従来の装置間通信の一つのバス調停に着目した
シーケンス図である。
シーケンス図である。
【図５】本発明による時間短縮を説明するためのシーケ
ンス図である。
ンス図である。
【図６】第１の実施の形態のシーケンス図である。
【図７】ＦＩＦＯバッファを使用した場合の時間短縮を
説明するための図である。
説明するための図である。
【図８】第２の実施の形態のシーケンス図である。
【図９】第３の実施の形態のシーケンス図である。
【図１０】アンサレスポンスと上位装置の次処理の関係
を説明するための図である。
を説明するための図である。
【図１１】本発明の実施例を説明するための図である。
【図１２】下位ＦＢ制御装置内部のブロック図である。
【図１３】バス拡張制御装置内部のブロック図である。
【図１４】ＲＥＱＵＥＳＴを生成する論理を説明する
ための波形図である。
ための波形図である。
【図１５】ＷＲＩＴＥパルスを生成する論理を説明する
ための波形図である。
ための波形図である。
１〜４、３１〜３４ 下位ＦＢ
５、６ インタフェース制御部Ｂ
７、８ インタフェース制御部Ａ
９、１０、３７〜４０ 上位ＦＢ（３７：ＰＲＯＣ、
４０：ＢＸＣ） ２０ ＲＥＱＵＥＳＴ生成回路 ２１ バスハンドラ ２２ ＤＣ生成回路 ２３ ＷＲｌＴＥパルス生成回路 ２４ ＦＩＦＯバッファ ２５ ＲＥＡＤパルス生成回路 ２６ ＵＩＤ判定回路 ２７ ＳＢＳ、ＳＢＫ生成回路 ３０ 水晶発振器 ３５ 下位ＦＢ制御装置 ３６ バス拡張制御装置
４０：ＢＸＣ） ２０ ＲＥＱＵＥＳＴ生成回路 ２１ バスハンドラ ２２ ＤＣ生成回路 ２３ ＷＲｌＴＥパルス生成回路 ２４ ＦＩＦＯバッファ ２５ ＲＥＡＤパルス生成回路 ２６ ＵＩＤ判定回路 ２７ ＳＢＳ、ＳＢＫ生成回路 ３０ 水晶発振器 ３５ 下位ＦＢ制御装置 ３６ バス拡張制御装置
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭54−92030（ＪＰ，Ａ)
特開 平10−97494（ＪＰ，Ａ)
特開 昭60−142650（ＪＰ，Ａ)
特開 昭61−294951（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/08
Claims (12)
- 【請求項１】 データの伝送元の伝送元装置、該伝送元
装置が前記データを伝送する先の伝送先装置、前記伝送
元装置に接続された伝送元データ伝送制御装置及び前記
伝送先装置に接続された伝送先データ伝送制御装置とを
有するデータ伝送方式において、 前記伝送元データ伝送制御装置は、前記伝送元装置が送
信したデータ伝送を要求するデータ伝送要求信号を受信
したとき、 前記伝送元データ伝送制御装置は、前記伝送元装置にデ
ータ伝送を許可するデータ伝送許可信号を返送すると同
時に前記伝送先データ伝送制御装置にデータ伝送要求信
号を送信することを特徴とするデータ伝送方式。 - 【請求項２】 データの伝送元の伝送元装置、該伝送元
装置が前記データを伝送する先の伝送先装置、前記伝送
元装置に接続された伝送元データ伝送制御装置及び前記
伝送先装置に接続された伝送先データ伝送制御装置とを
有するデータ伝送方式において、 前記伝送先データ伝送制御装置は、前記伝送元データ伝
送制御装置が送信したデータ伝送を要求するデータ伝送
要求信号を受信したとき、 前記伝送先データ伝送制御装置は、前記伝送元データ伝
送制御装置にデータ伝送を許可するデータ伝送許可信号
を返送すると同時に前記伝送先装置にデータ伝送要求信
号を送信することを特徴とするデータ伝送方式。 - 【請求項３】 前記伝送元データ伝送制御装置は、ＦＩ
ＦＯ形式のバッファを有し、 該ＦＩＦＯ形式のバッファに前記伝送元装置からの伝送
データを蓄積し、 前記伝送元データ伝送制御装置は、前記伝送先データ伝
送制御装置からのデータ伝送を許可するデータ伝送許可
信号を受信すると、遅滞なく、前記伝送先データ伝送制
御装置に対して前記ＦＩＦＯ形式のバッファに蓄積され
たデータの伝送を行うことを特徴とする請求項１記載の
データ伝送方式。 - 【請求項４】 前記伝送先データ伝送制御装置は、ＦＩ
ＦＯ形式のバッファを有し、 該ＦＩＦＯ形式のバッファに前記伝送元データ伝送制御
装置からの伝送データを蓄積し、 前記伝送先データ伝送制御装置は、前記伝送先装置から
のデータ伝送を許可するデータ伝送許可信号を受信する
と、遅滞なく、前記伝送先装置に対して前記ＦＩＦＯ形
式のバッファに蓄積されたデータの伝送を行うことを特
徴とする請求項２記載のデータ伝送方式。 - 【請求項５】 データの伝送元の伝送元装置、該伝送元
装置が前記データを伝送する先の伝送先装置、前記伝送
元装置に接続された伝送元データ伝送制御装置及び前記
伝送先装置に接続された伝送先データ伝送制御装置とを
有するデータ伝送方式において、 前記伝送元データ伝送制御装置は、ＦＩＦＯ形式のバッ
ファを有し、 該ＦＩＦＯ形式のバッファに前記伝送元装置からの伝送
データを蓄積し、 前記伝送元データ伝送制御装置は、前記伝送先データ伝
送制御装置にデータ伝送を要求するデータ伝送要求信号
を送信し、前記伝送先データ伝送制御装置からのデータ
伝送を許可するデータ伝送許可信号を受信すると、遅滞
なく、前記伝送先データ伝送制御装置に対して前記ＦＩ
ＦＯ形式のバッファに蓄積されたデータの伝送を行うこ
とを特徴とするデータ伝送方式。 - 【請求項６】 データの伝送元の伝送元装置、該伝送元
装置が前記データを伝送する先の伝送先装置、前記伝送
元装置に接続された伝送元データ伝送制御装置及び前記
伝送先装置に接続された伝送先データ伝送制御装置とを
有するデータ伝送方式において、 前記伝送先データ伝送制御装置は、ＦＩＦＯ形式のバッ
ファを有し、 該ＦＩＦＯ形式のバッファに前記伝送元データ伝送制御
装置からの伝送データを蓄積し、 前記伝送先データ伝送制御装置は、前記伝送先装置にデ
ータ伝送を要求するデータ伝送要求信号を送信し、前記
伝送先装置からのデータ伝送を許可するデータ伝送許可
信号を受信すると、遅滞なく、前記伝送先装置に対して
前記ＦＩＦＯ形式のバッファに蓄積されたデータの伝送
を行うことを特徴とするデータ伝送方式。 - 【請求項７】 前記伝送先装置は、前記伝送元装置に対
して優先的地位にある上位装置であることを特徴とする
請求項１ないし６いずれか一項記載のデータ伝送方式。 - 【請求項８】 データの伝送元の伝送元装置に接続され
た伝送元データ伝送制御装置において、 該伝送元データ伝送制御装置は、前記伝送元装置が送信
したデータ伝送要求信号を受信したとき、前記伝送元装
置にデータ伝送許可信号を返送すると同時に、前記伝送
元装置が前記データを伝送する先の伝送先装置に接続さ
れた伝送先データ伝送制御装置にデータ伝送要求信号を
送信することを特徴とするデータ伝送制御装置。 - 【請求項９】 データの伝送元の伝送元装置に接続され
た伝送元データ伝送制御装置において、 該伝送元データ伝送制御装置は、ＦＩＦＯ形式のバッフ
ァを有し、 該ＦＩＦＯ形式のバッファに前記伝送元装置からの伝送
データを蓄積し、 前記伝送元データ伝送制御装置は、前記伝送元装置が前
記データを伝送する先の伝送先装置に接続された伝送先
データ伝送制御装置からデータ伝送許可信号を受信する
と、遅滞なく、前記伝送先データ伝送制御装置に対して
前記ＦＩＦＯ形式のバッファに蓄積されたデータの伝送
を行うことを特徴とするデータ伝送制御装置。 - 【請求項１０】 データの伝送先の伝送先装置に接続さ
れた伝送先データ伝送制御装置において、 該伝送先データ伝送制御装置は、前記伝送先装置にデー
タを送信した伝送元装置に接続された伝送元データ伝送
制御装置が送信したデータ伝送要求信号を受信したと
き、前記伝送元データ伝送制御装置にデータ伝送許可信
号を返送すると同時に、前記伝送先装置にデータ伝送要
求信号を送信することを特徴とするデータ伝送制御装
置。 - 【請求項１１】 データの伝送先の伝送先装置に接続さ
れた伝送先データ伝送制御装置において、 該伝送先データ伝送制御装置は、ＦＩＦＯ形式のバッフ
ァを有し、 該ＦＩＦＯ形式のバッファに前記伝送先装置にデータを
送信した伝送元装置に接続された伝送元データ伝送制御
装置からの伝送データを蓄積し、 前記伝送先データ伝送制御装置は、前記伝送先装置から
データ伝送許可信号を受信すると、遅滞なく、前記伝送
先装置に対して前記ＦＩＦＯ形式のバッファに蓄積され
たデータの伝送を行うことを特徴とするデータ伝送制御
装置。 - 【請求項１２】 前記伝送先データ伝送制御装置は、伝
送先装置に付与された識別情報を判定する識別情報判定
手段を有し、 前記伝送先データ伝送制御装置は、伝送データに含まれ
る前記識別情報を前記識別情報判定手段により判定し、
伝送先を確認した上で、前記伝送先装置に対してデータ
の伝送を行うことを特徴とする請求項１１記載のデータ
伝送制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36161798A JP3400730B2 (ja) | 1998-12-18 | 1998-12-18 | データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置 |
| US09/334,794 US6463491B1 (en) | 1998-12-18 | 1999-06-16 | Data transfer making efficient use of time concerning bus arbitration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36161798A JP3400730B2 (ja) | 1998-12-18 | 1998-12-18 | データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000184003A JP2000184003A (ja) | 2000-06-30 |
| JP3400730B2 true JP3400730B2 (ja) | 2003-04-28 |
Family
ID=18474304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36161798A Expired - Fee Related JP3400730B2 (ja) | 1998-12-18 | 1998-12-18 | データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6463491B1 (ja) |
| JP (1) | JP3400730B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859852B2 (en) * | 2000-09-08 | 2005-02-22 | Texas Instruments Incorporated | Immediate grant bus arbiter for bus system |
| KR100546403B1 (ko) * | 2004-02-19 | 2006-01-26 | 삼성전자주식회사 | 감소된 메모리 버스 점유 시간을 가지는 시리얼 플레쉬메모리 컨트롤러 |
| JP6161113B2 (ja) * | 2013-05-16 | 2017-07-12 | Ｎｅｃプラットフォームズ株式会社 | データ中継装置及びデータ中継システム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857770B2 (ja) * | 1979-06-22 | 1983-12-21 | パナファコム株式会社 | 情報転送制御方式 |
| JPS56105520A (en) | 1980-01-26 | 1981-08-22 | Agency Of Ind Science & Technol | Data transfer control unit |
| US5276807A (en) * | 1987-04-13 | 1994-01-04 | Emulex Corporation | Bus interface synchronization circuitry for reducing time between successive data transmission in a system using an asynchronous handshaking |
| US5539915A (en) * | 1992-09-17 | 1996-07-23 | International Business Machines Corporation | System for completely transferring data from disk having low rate to buffer and transferring data from buffer to computer through channel having higher rate concurrently |
| US5493651A (en) * | 1993-02-16 | 1996-02-20 | International Business Machines Corporation | Method and system for dequeuing connection requests in a simplex switch |
| US5682484A (en) * | 1995-11-20 | 1997-10-28 | Advanced Micro Devices, Inc. | System and method for transferring data streams simultaneously on multiple buses in a computer system |
| US5850528A (en) * | 1996-08-23 | 1998-12-15 | Emc Corporation | Bus timing protocol for a data storage system |
| US6230229B1 (en) * | 1997-12-19 | 2001-05-08 | Storage Technology Corporation | Method and system for arbitrating path contention in a crossbar interconnect network |
| US6098115A (en) * | 1998-04-08 | 2000-08-01 | International Business Machines Corporation | System for reducing storage access latency with accessing main storage and data bus simultaneously |
| US6260099B1 (en) * | 1998-12-22 | 2001-07-10 | Unisys Corporation | Multi-level priority control system and method for managing concurrently pending data transfer requests |
-
1998
- 1998-12-18 JP JP36161798A patent/JP3400730B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-16 US US09/334,794 patent/US6463491B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6463491B1 (en) | 2002-10-08 |
| JP2000184003A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8718065B2 (en) | Transmission using multiple physical interface | |
| EP1027657B1 (en) | A fully-pipelined fixed-latency communications system with a real-time dynamic bandwidth allocation | |
| TW480855B (en) | Communications system and method with multilevel connection identification | |
| US5392422A (en) | Source synchronized metastable free bus | |
| JP2004530197A (ja) | 非ブロック化共有インターフェイスを持つ通信システム及び方法 | |
| TWI759585B (zh) | 異步多時鐘域資料流接合及再同步系統及方法 | |
| WO1996041268A1 (en) | Reducing cumulative time delay in synchronizing transfer of data between two mutually asynchronous buses | |
| JPH09223089A (ja) | 複数バス・ターゲットへのパケット・データの分割を可能にする方法および装置 | |
| JPS59140536A (ja) | 複数個の端末装置に接続された非同期バスと同期バスとの間の２方向デ−タ転送を制御し、各端末装置はそれ自身の同期信号を前記同期バスに送る並列インタフエ−ス | |
| KR20120040535A (ko) | 버스 시스템 및 그것의 동작 방법 | |
| US6766386B2 (en) | Method and interface for improved efficiency in performing bus-to-bus read data transfers | |
| JPH11175313A (ja) | デュアルポートバッファ | |
| US7006533B2 (en) | Method and apparatus for hublink read return streaming | |
| US6822976B1 (en) | Method and apparatus for high throughput multiplexing of data | |
| JPH10143466A (ja) | バス通信システム | |
| JP3400730B2 (ja) | データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置 | |
| US5692137A (en) | Master oriented bus bridge | |
| US6546451B1 (en) | Method and apparatus for decoupling processor speed from memory subsystem speed in a node controller | |
| TWI382313B (zh) | 管理分離匯流排上匯流排代理之間的資料流程的方法和系統 | |
| JP3698324B2 (ja) | 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション | |
| US6418538B1 (en) | Method and system for scheduling transactions over a half duplex link | |
| US7822905B2 (en) | Bridges capable of controlling data flushing and methods for flushing data | |
| JP3328246B2 (ja) | Ｄｍａ転送方法およびそのシステム | |
| EP1362288B1 (en) | Pipelined multi-access memory apparatus and method | |
| JP2002176464A (ja) | ネットワークインタフェース装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
| LAPS | Cancellation because of no payment of annual fees |