WO1981000025A1 - Information-transfer control system - Google Patents

Information-transfer control system Download PDF

Info

Publication number
WO1981000025A1
WO1981000025A1 PCT/JP1980/000137 JP8000137W WO8100025A1 WO 1981000025 A1 WO1981000025 A1 WO 1981000025A1 JP 8000137 W JP8000137 W JP 8000137W WO 8100025 A1 WO8100025 A1 WO 8100025A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transfer
transmitting
information
permission signal
Prior art date
Application number
PCT/JP1980/000137
Other languages
English (en)
French (fr)
Inventor
T Yamaguchi
N Sato
H Haida
Original Assignee
Panafacom Ltd
T Yamaguchi
N Sato
H Haida
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd, T Yamaguchi, N Sato, H Haida filed Critical Panafacom Ltd
Priority to DE8080901122T priority Critical patent/DE3071118D1/de
Publication of WO1981000025A1 publication Critical patent/WO1981000025A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Definitions

  • the present invention relates to an information transfer control method, and more particularly to a system for transferring information between a transmitting and receiving device connected to a common bus, wherein the number of conductors included in the common bus is reduced or the common bus is used. 0 0 Background technology ⁇
  • the information transfer control system includes a plurality of transmission / reception devices commonly connected to a common bus, such as a processor, a storage device, an input / output device, and the like. Including the bus management device]), this device controls permission of whether or not the signal of the transmitting / receiving device requesting information transmission is loaded on the common bus. This control of permitting whether or not to transmit the signal on the bus is normally performed while the previous information transfer is being performed between the transmitting and receiving apparatuses.
  • the common bus in the related art usually includes the following signal ⁇ . That is,
  • the permission signal is transferred to the transmitting / receiving device that has issued the transfer request signal via the transmitting / receiving devices connected in series. Therefore, when the number of transmission / reception devices connected between the bus management device and the desired transmission / reception device is relatively large due to the delay time of each transmission / reception device, the transmission / reception device reaches the desired transmission / reception device. It takes a relatively long time.
  • an object of the present invention is to provide an information transfer control system in which the number of signal lines included in the common bus is reduced by providing the permission signal line with the function of the suppression signal line in addition to the function of the permission signal line itself. 'Provide a reduction.
  • a common bus including a plurality of conductors, connected to the common bus and transmitting information via the common bus
  • An information transfer control system comprising: a control device for controlling; and a plurality of transmission / reception devices for mutually transmitting information via the common bus, wherein the common bus has at least the transmission / reception device. 9) a transfer request signal line for transmitting a transfer request signal from the transmission / reception device to the control device, and a transmission request signal line from the control device to the transmission / reception device that has already issued the transfer request signal.
  • the bus management device includes first permission signal generation means and second permission signal generation means,
  • the control device (3) includes a first permission signal generation device and a second permission signal generation device, wherein the first permission signal is generated a predetermined time after the generation of the second permission signal, and the control device
  • the second permission signal is generated when the control device receives the transfer request signal]), and the second permission signal If the acknowledgment signal occurs before the transfer request signal occurs in the information transfer process immediately before the current information transfer process, the signal is terminated in response to the generation of the transfer end signal immediately before the current process. And if the acknowledgment signal occurs after the end of the process immediately before the current process, the process is terminated in response to the occurrence of the acknowledgment signal; It is convenient for the transmitting / receiving device that has received the first permission signal to start transferring information when both the second permission signal and the transfer end signal end.
  • FIG. 1 shows a schematic block diagram of an information transfer system according to one embodiment of the present invention.
  • the M 2 diagram shows the block diagram of the transmitter / receiver connected to the common bus of the prior art.
  • FIG. 3 shows a timing chart of an information transfer system in a conventional system.
  • FIG. 4 is a block diagram of a transmitting / receiving apparatus connected to a common bus according to one embodiment of the present invention.
  • FIG. 5 shows a timing chart of an information transfer process in the information transfer control system according to one embodiment of the present invention.
  • FIG. 6 shows a block diagram of a transmission / reception apparatus connected to a common bus according to another embodiment of the present invention.
  • Fig. 7 shows the block diagram of the bus management device connected to the common bus of Fig. 6],
  • FIG. 8 shows a timing chart of an information transfer process in an information transfer control system according to another embodiment of the present invention.
  • FIG. 1 there is shown a schematic block diagram of an information transfer control system according to one embodiment of the present invention.
  • the information transfer control system is composed of a plurality of transmission lines 2-l, 2-2,-, 2-i, 2-(i + l), -It has a bus management device 3 connected to one end of the common bus 1.
  • the bus management device 3 generates a permission signal, and the permission signal is transferred through the common bus 1 to the desired transmitting / receiving device that has generated the transfer request signal. After the desired transmission / reception device receives the permission signal, the transmission / reception device transfers information to another transmission / reception device via the common bus according to conditions described later.
  • FIG. 2 shows a block diagram of a transmitting / receiving device connected to a common bus of the prior art.
  • the common bus of the prior art is composed of a plurality of conductors, namely, a transfer request signal line 5, a permission signal line 6, a confirmation signal line 7, a suppression signal line 8, a transfer end signal line 9, and the like. And an information address signal line 10. These wires are connected to transmitting / receiving devices 2-1, 2-2, ..., 2-i, 2- (i + 1), ....
  • the transfer request signal relaxation 5, the confirmation signal ⁇ 7, and the suppression signal ⁇ 8 are directly connected to each transfer request circuit 4-i.
  • the transfer request signal No. 9 and the information Z address signal No. 10 are directly connected to each transfer control circuit 4'-i.
  • PI _ Line 6 is a transmission request circuit 4-1, 4-2, 4-3,...
  • FIG. 2 shows the information transfer overtime in the prior art system.
  • the dotted line indicates the information transfer process and the current process
  • the symbol ⁇ D m '' receives the permission signal from the bus management device.
  • the transmitting / receiving device D m that is, the master device D m
  • the acknowledgment signal ACK ends in the process immediately before the transmission process.
  • the bus management device SV issues the permission signal PRM
  • Enable signal PRM is the enable signal ⁇ 6 (Fig. 2)
  • the generated acknowledgment signal ACK is then transferred to the bus management device 3 via the acknowledgment signal line 7 (FIG. 2).
  • the bus management device 3 detects the confirmation signal ACK, the permission signal PRM is turned off ( ⁇ ). And if this, transceiver D m to be applied to the current information transfer process is sure constant.
  • the information transfer control method of the related art uses the suppression signal line 8.
  • the suppression signal line can be omitted.
  • FIG. 4 shows a block diagram of a transmitting / receiving apparatus connected to a common bus according to one embodiment of the present invention. No.
  • each transmission / reception device 2-i includes a transfer request signal generation circuit 11, a confirmation signal generation circuit 12, a D-type flip-flop 13, a delay circuit 14 and an AND circuit. , And gates 15 and 16 are provided.
  • the output of the transfer request signal 'generation circuit 11 is connected to the transfer request signal No. 5 and the data input D of the flip-flop; 7 ° 13.
  • the output Q of the flip-flop 13 is connected to the input of the transfer request signal generating circuit 11 and one input of the gate 16.
  • the enable signal ⁇ 6 is connected to the clock input C of the flip-flop 13 and is connected to the input of the delay circuit 14 and the other input of the AND gate 16.
  • the output of AND gate 16 is connected to the input of confirmation signal generation circuit 12]), and the output of circuit 12 is connected to confirmation signal line 7.
  • the output of the delay circuit 14 and the flip 7 ° ⁇
  • the inverted output Q of the flip 13 is connected to the input of the gate 15.
  • the output of the gate 15 is connected to the next transmitting / receiving device (not shown in FIG. 4) via the enable signal line 6.
  • FIG. FIG. 5 shows a timing chart of an information transfer process in the information transfer control system partially shown in FIG.
  • Most of the information transfer steps according to the present embodiment are the same as steps (1) and (7) of the above-described conventional technology.
  • the difference is that the suppression signal line 6 in the system of the prior art is not used in the system of the present embodiment, and thus the number of conductors in the common bus is reduced.
  • the information transfer step according to the present embodiment: 7 ° is as follows.
  • the bus management device (SV) 3 then generates a permission signal PRM (5) in the same manner as in step (1) described above.
  • the enable signal then passes through the transmitting / receiving devices 2-1, 2-2,..., which do not generate the transfer request signal, one after the other, and the master device (D m ) 2 -i shown in FIG. Will be forwarded to.
  • the logic "1" of the enable signal PRM is thus
  • a confirmation signal is generated from 1 2 (4) and transferred to the bus management device 3 via the confirmation signal line 7. Also, the flip-flop inverted output Q is set to logic "0" and applied to one input of AND15. Therefore, the AND gate 15 does not turn on, and the permission signal passes through the AND gate 15 to the next transmitting / receiving device.
  • the enable signal is divided into the following two timings, that is, the enable signal in the current process.
  • the acknowledgment signal in the current process is indicated by the following two timings: the end of the permission signal in the current process (5) and the transfer end signal in the process immediately before the current process is turned off. It turns off (7) in response to the earlier timing of ().
  • Ma is te device D m to initiate a transfer of information (®).
  • the suppression signal ⁇ 8 (FIG. 2) in the prior art system takes into account the timing of the end of the enable signal PRM. This can be omitted.
  • the information transfer control method of the above-described embodiment has disadvantages along with that of the prior art. That is, the permission signal generated from the mother management device 3 is transmitted and received at each transmission destination: The communication device delays it by about 120 nanoseconds. Since the enable signal is successively transmitted through different transmitting / receiving devices connected to the common bus, a time delay of approximately 120 nanoseconds in each device is accumulated one after another, and the ]? Two time delays T d between the generation of the permission signal from the bus management device and the generation of the confirmation signal from the desired transmitting / receiving device, and between the end of the permission signal and the end of the confirmation signal, It is delivered as shown in Figures 3 and 5. When the number of transmitting and receiving devices connected to the common bus is 15, the maximum time delay 2 Td is approximately 4 is
  • the second permission signal is used for the suppression signal ⁇ used in the system of the prior art, and the second permission signal is used.
  • the delay circuit 14 in the illustrated transmitting / receiving device 2-i is omitted, and the delay time Td is reduced.
  • the information transfer control method is described in detail below with reference to Figures 6, 7, and 8.
  • FIG. 6 is a block diagram of a transmitting / receiving apparatus connected to a common bus according to the second embodiment. Compared to the block diagram in Fig. 4, the common bus in Fig. 6
  • the first enable signal line 6-1 is directly connected to one input of the AND gate 15 (without passing through the delay circuit 14 in FIG. 4) and the AND gate.
  • Figure 7 shows a block diagram of the bus management device (SV) 3 connected to the common bus in Figure 6.
  • a mother management device (SV) 3 is a set / reset type flip. It employs flops 17, 18 and 19, delay circuit 20, not gate 21 and AND gates 22 and 23.
  • Confirmation signal line 7 is flip. Connected to the reset input of the flop 18] ??, and: 2 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • FIG. 8 shows a timing chart of an information transfer process in the information transfer control system partially shown in FIGS. 6 and 7.
  • An information transfer step according to the second embodiment is as follows.
  • Frits When an acknowledgment signal is received at the reset input R of the flip-flop 18, the logic levels of the outputs Q and ⁇ of the flip-flop 18 are set to "0". And "1". As a result, the first enable signal
  • the acknowledgment signal ends in response to the end of the second permission signal or the end of the transfer end signal in the process immediately before the current process (6).
  • information transfer is performed by the information / address signal line (®).
  • the confirmation signal is flipped; When applied to one of the inputs of gate 23, gate 23 is immediately turned on.] ?, thus the flip-off.
  • the maximum time delay is the sum of the delay time of the delay circuit 20 in Fig. 8 and the delay time of all transceivers. This is 200 nanoseconds plus 30 nanoseconds XI5X2]) about 1 microsecond.
  • the maximum delay time in the system shown in Fig. 4 was about 4 microseconds as described above. Therefore, according to the second embodiment, the information transfer control time is greatly reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Description

明 細 書
発明の名称
情報転送制御方式
技術分野
本発明は情報転送制御方式に関 し、 特に共通母線 に接続された送受信装置間で情報を転送するための シス テ ム において、 共通母線に含まれる導線の数が 減少したも の或いは共通母線を送受信装置が占有す るための処理時間が短縮されたも のに関す 0 0 背景技術 <
—撳に、 情報転送制御シス テ ムは、 プ ロ セ ッ サ、 記憶装置、 入出力装置、 等の如き、 共通母線に共通 接続された複数の送受信装置を含んでお ]? 、 ま た、 母線管理装置を含んでお ]) 、 この装置は情報 送を 要求 している送受信装置の信号を共通母鎳上に載せ るか否かの許可を制御する。 母線上に上記信号を载 せるか否かの許可の こ の制御は通常、 前回の情報転 送が送受信装置間で行われている間に実行される 。 信号を共通母線上に載せる許可の制御を行 う ために 従来技術における共通母線は通常以下の信号籙を含 んで る 。 すなわち、
® 転送要求信号籙 （ REQ ) 、
⑤ 許可信号鏢 （ PRM ) 、
© 確認信号 S ( ACK ) 、
、 ⑧ 抑制信号線 （ BSY ) 、
⑤ 転送終了信号線 （ END ) 、 およ び
① 情報 ア ド レ ス信号線 （ D /A )
しか しなが ら、 制御を簡単に し共通パ ス線の価格 を低減するためには共通パ ス線内の信号線の数を減 少させる こ とが必要である 。
更に、 従来技術のシステ ム にお ては、 許可信号 は直列接続された送受信装置を順次介して、 転送要 求信号を発 した送受信装置に転送される 。 従って、 各送受信装置の遅延時間のために、 母線管理装置と 所望の送受信装置との間に接続されている送受信装 置の数が比較的大である場合に所望の送受信装置に 到る迄に比較的長時間を要する 。
発明の開示
従って、 本発明の 目的は情報転送制御方式におい て、 許可信号線に許可信号線それ自体の機能と共に 抑制信号鎳の檨能を も持たせる こ と に よ 共通母線 に含まれる信号線の数を '減少させたも のを提供する こ と で る 。
本発明の他の 目的は情報転送制，；方式において、 転送要求信号を発 した所望の送受信装置が比較的短 時間に確定され得る も のを提供する こ と である。
本発明に従って、 複数の導籙を含む共通母線、 該 共通母線に接続され該共通母籙を介する情報転送を 制御する制御装置、 およ び該共通母線を介して情報 を相互に転送する複数の送受信装置、 を具備する情 報転送制御方式であ って、 該共通母線は少な く と も 該送受信装置の各々 に接続されてお ]9送受信装置か ら該制御装置に転送要求信号を伝送するための転送 要求信号線、 該制御装置か ら、 該転送要求信号を既 に発 している該送受信装置に、 該送受信装置に情報 の転送を許可するための許可信号を伝送するための 許可信号線、 該許可信号を受け取った送受信装置か ら該制御装置に確認信号を伝送するための確認信号 籙、 およ び送受信装置か ら該制御装置に転送終了信 号を伝送するための転送終了信号線、 を含んでお ]) 該制御装置は該転送要求信号に応答して該許可信号 を発生する許可信号発生手段を具備し、 該許可信号 は、 該確認信号が現在の情報転送過程の直前の情報 転送過程において発生した場合に該現在の過程の直 前の過程における転送終了信号の発生に応答して終 了 し、 該確認信号が現在の情報転送過程の直前の情 報転送過程の終了の後に発生する場合は該確認信号 の発生に応答して終了 し、 それに よ ]9 、 該許可信号 を受信 した送受信装置は該許可信号およ び該転送終 了信号が共に終了する と情報の転送を開始する よ う に した こ と を特徵とする情報転送制御方式が提供さ れ 。 該母線管理装置は第 1 許可信号発生手段と第 2 許 可信号発生手段を含み、
該制御装置 （ 3 ) は第 1 許可信号発生装置と第 2 許可信号発生装置を含み、 該第 1 許可信号は該第 2 許可信号の発生の所定時間後に発生し該制御装置
( 3 ：) が該確認信号を受信する と終了する も のであ ]?、 該第 2 許可信号は該制御装置が該転送要求信号 を受信する と発生する も のであ ])、 該第 2 許可信号 は、 該確認信号が現在の情報転送過程の直前の情報 転送過程において転送要求信号が発生する前に発生 する場合は該現在の過程の直前の過程における転送 終了信号の発生に応答して終了 し、 該確認信号が該 現在の過程の直前の過程の終了の後に発生する場合 は該確認信号の発生に応答して終了し、 それに よ ！） 該第 1 許可信号を受信 した送受信装置は、 該第 2 許 可信号およ び該転送終了信号が共に終了する と情報 の転送を開始する よ う にする こ とが便宜的である 。 図面の簡単な説明
本発明の上記のおよ び他の 目的と利点は添附の図 面に よ って最 も よ く 理解されるであろ う 。
第 1 図は本発明の 1 実旖例に よ る情報転送シ ステ ムの截略的プ ロ ッ ク線図を示 してお ]? 、
M 2 図は従来技術の共通母線に接続された送受信 装置のプ ロ ッ ク鋟図を示 してお 、 第 3 図は従来技術のシ ス テ ム における情報転送シ ス テ ム のタ イ ム チ ャ ー ト を示してお ]? 、
第 4 図は本発明の 1 実施例に よ る共通母線に接続 された送受信装置のプロ ッ ク線図を示してお 、
第 5 図は本発明の 1 実施例に よ る情報転送制御シ ステムにおける情報転送過程のタ イ ムチ ヤ 一 ト を示 してお ]? 、
第 6 図は本発明の他の実施例に よ る共通母線に接 続された送受信装置のプロ ッ ク線図を示してお 、 そ して
第 7 図は第 6 図の共通母線に接続された母線管理 装置のプロ ッ ク線図を示してお ]? 、
第 8 図は本発明の他の実施例に よ る情報転送制御 シ ス テ ム における情報転送過程のタ イ ム チ ヤ ー ト を 示して る 。
発明を実旌するため の最良の形態
第 1 図を参照する と、 本発明の 1 実施例に よ る情 報転送制御 シ ス テ ム の概略的プ ロ ッ ク線図が示され ている。 第 1 図におい.て、 情報転送制御システムは 複数の信号線を含む共逼母鎳 1 、 複数の送受信装置 2 - l , 2 - 2 , - , 2 - i , 2 - ( i + l ) , - お よ び共通母鋟 1 の一端に接続された母線管理装置 3 を僱えている 。 送受信装置 2 - 1 ， 2 - 2 ， ··· ，
( i 十 1 ) ， …は、 例えば、 プ ロ セ ッ
、 サ、 記憶装置、 ま たは入出力装置である 。 動作を簡 単に説明する と、 母線管理装置 3 は許可信号を発生 し、 許可信号は共通母線 1 を通って、 転送要求信号 を発生した所望の送受信装置に転送される 。 所望の 送受信装置が許可信号を受信した後に、 その送受信 装置は後述する条件に従って他の送受信装置に共通 母線を介して情報を転送する 。
従来技術において、 情報転送制御 シス テ ム の構成 は第 1 図のシス テ ム と殆んど同一である。 相異する のは共通母線 1 の構成である。 第 2 図は従来技術の 共通母線に接続された送受信装置のプ ロ ッ ク線図を 示している 。 第 2 図に示される よ う に、 従来技術の 共通母線は複数の導線、 すなわち、 転送要求信号線 5 、 許可信号線 6 、 確認信号線 7 、 抑制信号線 8 、 転送終了信号線 9 お よ び情報 ア ド レ ス信号線 1 0 を備えている 。 これ らの導線は送受信装置 2 - 1 ， 2 - 2 ， … ， 2 - i ， 2 - ( i + 1 ) ， …に接続さ れている 。 各送受信装置 2 - i ( i = 1 , 2 , 3 , 4 , ··· ) は転送要求回路 4 - i と転送要求回路 4 - i に接続 された転送制御回路 i と を備えて る 。 転送旻 求信号緩 5 、 確認信号鏢 7 、 お よ び抑制信号鎳 8 は 各転送要求回路 4 - i に直接接続されている 。 転送 要求信号籙 9 お よ び情報 Zァ ド レ ス信号籙 1 0 は各 転送制銜回路 4' - i に直接接 されて る。 許可信
- -iひ C:.:PI _ 号線 6 は送信要求回路 4 - 1 , 4 - 2 ， 4 - 3 ， …
の各 々 に連続的に次か ら次へと接続されている 。
第 2 図の従来技術のシ ス テ ム における情報転送過
程は第 3 図における タ イ ム チ ヤ ー ト に よ って示され
ている 。 第 3 図において-、 ま た第 5 図お よ び第 8 図
のタ イ ム チ ャ ー ト のすべてにおいて、 太篛は現在の
情報転送過程を表わ してお 、 点線は現在の過程の
直前の情報転送過程を表わ してお ]9 、 一点鎖線は次
の情報転送過程を表わ している 。 記号 「 SV 」は母
籙管理装置、 換言すればス ー ハ。パイ ザを表わ してい
る 。 記号 「 Dm 」は母線管理装置か ら許可信号を受け
て情報を転送するべき送受信装置を表わ してお ]? マ
ス タ装置と称される 。 記号 「 D S 」はマスタ装置 Dm
に よ つて選択されマ ス タ装置 SVから転送された情報
を受け取る送受信装置を表わ してお ]9 ス レーブ装置
と称される 。 情報転送のス テ ッ プは以下の通 ]? であ
(1) 送受信装置 Dm、 するわちマ ス タ 一装置 Dmが
¾送要求信号 REQ を発 し （ ① ） 、 かつ現在の情報転
送過程の直前の過程にお て確認信号 ACKが終了す
る と （ ② ） 、 母線管理装置 SVは許可信号 PRMを発す
O o
(2) 許可信号 PRMは、 許可信号籙 6 ( 第 2 図 ） お
よ び、 母篛管理装置 3 と マ ス タ ー装置 Dmとの間に接
- -二ノ i wiro J 続された、 転送要求信号を発していない送受信装置 を通って、 マ ス タ 一装置 Dmに伝送される 。 従って、 転送要求信号を発生 していない送受信装置に よ る遅 延時間 T d の後に、 マ ス タ ー装置 Dmは許可信号を受 け取る 。 次 で、 マ ス タ 一装置 Dmは確認信号 ACK ( ④ ） を発 し、 転送要求信号 EQ をオ フ にする
( ⑤ ） 。
(3) 発生した確認信号 ACKは次いで確認信号線 7 ( 第 2 図 ） を通って母線管理装置 3 に転送される 。 母線管理装置 3 が確認信号 ACK を検出する と、 許可 信号 PRMはオ フにされる （ © ) 。 こ う して、 現在の 情報転送過程に適用されるべき送受信装置 Dmが確 定する 。
(4) 確定した送受信装置 Dmは、 現在の過程におけ る許可信号 PRM と、 現在の遏程の直前の過程におけ る抑制信号 B SYお よ び転送終了信号 END とが終了す る迄 （ ⑦ ， ⑧ ） 待機させられる 。
(5) 現在の過程の直前の過程において、 転送終了 信号、 情報 Zァ ド レ ス信号およ び抑制信号がォ フ に なる と、 現在の過程における マ ス タ装置 Dmは、 確 認信号をオ フ に し （ ② ） 、 他の送受信装置が共通母 ^ 1 を使用する こ と を禁止する抑制信号 B SY を発生 する 。 次いで、 マ ス タ装置 Dmは情報/ァ ド レ ス信号 1 0 を介 して所望のス レーブ装置 D sに情報を転送 .:？ I 3 る
(6) ス レ ーブ装置 D sが転送終了信号を発生する と ( (g) )、 マ ス タ装置 Dmは情報 Zァ ド レ ス信号およ び 抑制信号をオ フ にする （ ©， © ：)。
(7) 現在の過程の間に、 も し次の転送要求信号
REQ がー点鎖線で示されている よ う に発生する と、 現在の過程における と 同様に して一点鎖線で示され る よ う に次の情報転送過程が実行されるであろ う 。
上記の如 く 、 従来技術の情報転送制御方式は抑制 信号線 8 を用いている。 しか しながら、 本発明に よ れば、 抑制信号線は省略でき る。
m 4 図は本発明の 1 実施例に よ る共通母線に接続 された送受信装置のブ ロ ッ ク線図を示している。 第
4 図において、 各送受信装置 2 - i は転送要求信号 癸生回路 1 1 、 確認信号発生回路 1 2 、 D形フ リ ッ プ · フ ロ ッ プ 1 3 、 遅延回路 1 4 お よ びアン ド、ゲ一 ト 1 5 ， 1 6 を備えている 。 転送要求信号'発生回路 1 1 の出力は転送要求信号篛 5 お よ びフ リ ッ プ · フ ロ ッ ； 7° 1 3 のデー タ入力 D に接続されている 。 フ リ ッ プ · フ ロ ッ プ 1 3 の出力 Q は転送要求信号発生回 路 1 1 の入力 と ア ン ドゲー ト 1 6 の 1 つの入力と に 接続されている 。 許可信号籙 6 はフ リ ッ プ · フ ロ ッ プ 1 3 のク ロ ッ ク入力 C に接続されている と共に遅 延回路 1 4 の入力 と ア ン ドゲー ト 1 6 の他の入力 と
O PI _
/ WIFO に接続されている 。 ア ン ドゲー ト 1 6 の出力は確認 信号発生回路 1 2 の入力に接続されてお ]) 、 回路 1 2 の出力は確認信号線 7 に接続されている。 遅延 回路 1 4 の出力およ びフ リ ッ ： 7° · フ ロ ッ プ 1 3 の反 転出力 Q はア ン ドゲー ト 1 5 の入力にそれぞれ接続 されている。 ア ン ドゲー ト 1 5 の出力は許可信号線 6 を介して次の送受信装置 （ 第 4 図には図示せず ） に接続されてい る 。
本実施例に よ る情報転送制御シス テ ムであ つ て第 4 図に部分的に示されている も のの動作を第 4 図お よ び第 5 図を参照 して次に記述する。 第 5 図は第 4 図に部分的に示された情報転送制御シス テ ム におけ る情報転送過程のタ イ ム チ ヤ 一 ト を示している 。 本 実施例に よ る情報転送ス テ ッ プの大部分は前述の従 来技術のス テ ッ プ（1) い し（7)と 同様である。 異なる と ころは従来技術のシステ ム における抑制信号線 6 が本実施例のシス テ ム においては用い られてお らず 従って共通母線内の導線の数が減少 している こ と で る 。
本実施例に よ る情報転送ス テ ッ ： 7°は以下の通 で ある 。
(8) 転送要求信号発生回路 1 1 が転送要求信号 REQ を発生する と （ 第 5 図における① ） 、 回路 1 1 の 力力 らの論理 「 1 」 力 フ リ ッ プ 。 フ ロ ッ ソ のデータ入力 D に与え られかつ転送要求信号鎳 5 を 通って母線管理装置 3 ( 第 1 図 ） に与え られる。
(9) 母線管理装置 （ SV ) 3は次いで前述したス テ ッ プ（1)と 同様に して許可信号 PRM ( ⑤ ） を発生する 。
do) 許可信号は次いで、 転送要求信号を発生して い い送受信装置 2 - 1 ， 2 - 2 , …を次々 と通過 して第 4 図に示したマ ス タ装置 （ Dm ) 2 - i に転送 される 。 許可信号 PRMの論理「 1 」 はこ う して、 フ
リ ッ フ。 · フ ロ ッ プ 1 3 のク ロ ッ ク入力 C 、 遅延回路
1 4 の入力お よ びア ン ドグー ト 1 6 の 1 つの入力に 加え られる 。 こ う して、 フ リ ッ プ · フ ロ ッ プ 1 3 の 出力 Q は論理「 1 」 にセ ッ ト されこれがア ン ドゲ一 ト 1 6 の他の入力に加え られる 。 従って、 ア ン ドゲ ー ト 1 6 はオ ン にな ] 論理 「 1 」 が確認信-号発生回 路 1 2 に加え られる 。 この結果、 確認信号発生回路
1 2 か ら確認信号が発生して （ ④ ） 、 確認信号線 7 を通って母線管理装置 3 に転送される。 ま た、 フ リ ッ プ · フ ロ ッ プの反転出力 Q は論理 「 0 」 にセ ッ ト されこれがア ン ドゲー ト 1 5 の 1 つの入力に加え ら れる。 従って、 ア ン ド、ゲー ト 1 5 はオ ン と な らず許 可信号はア ン ドゲー ト 1 5 を通って次の送受信装置
2 - ( i + 1 ) に転送され い。
ί 本実施例に よれば、 許可信号は次の 2 つの タ ィ ミ ン グ、 すなわち、 現在の過程において碹認信号
C.:. H ν、'ί?ο ¾ が発生する時、 およ び現在の過程の直前の過程にお て転送終了信号が発生する時、 の う ち、 遅い方の タ イ ミ ングに応答して終了する 。 第 5 図においては、 現在の過程における許可信号が、 現在の過程の直前 における転送終了信号の発生に応答して終了 してお
Ϊ) (： ⑤ ） 、 次の転送過程における許可信号が次の過 程における確認信号の発生に応答して終了 している ( ® ) 。
0¾ 現在の過程における確認信号は次の 2 つのタ ィ ミ ング、 すなわち、 現在の過程における許可信号 が終了する時 （ ⑤ ） およ び現在の過程の直前の過程 における転送終了信号がオ フ になる時 （ ⑤ ） の う ち の早いタ イ ミ ン グに応答してオ フ に な る （ ⑦ ） 。
現在の過程における確認信号の終了に応答し て、 マ ス タ装置 Dmは情報の転送を開始する （ ® ) 。
これらの（8) い しな$のス テ ッ プは次の転送過程に おいて繰返される 。
本発明の 1 実施例についての前述の記述か らわか る よ う に、 従来技術のシス テ ム における抑制信号鏢 8 ( 第 2 図 ） は、 許可信号 PRMの終了のタ イ ミ ン グ を考慮する こ と に よ って省略でき る 。
しか しなが ら、 上述の実施例の情報転送制御方式 は従来技術のそれと共に欠点を有 している 。 す ¾わ ち、 母籙管理装置 3 か ら発生した許可信号は各送受 三:' Ο 信装置に よ っ てお よ そ 1 2 0 ナ ノ秒だけ遅延する 。 許可信号は共通母線に接続された一違の送受信装置 を次々 と通って転送されるので、 各装置内でのお よ そ 1 2 0 ナ ノ 秒の時間遅延は次々 に蓄積され、 それ に よ ]? 母線管理装置か らの許可信号の発生と所望の 送受信装置か らの確認信号の発生と の間 よび許可 信号の終了と確認信号の終了との間の 2 つの時間遅 延 T dが、 第 3 図お よ び第 5 図に示される よ う に も た らされる 。 共通母線に接続されている送受信装置の 数が 1 5 の時、 最大時間遅延 2 T d はお よそ 4 i s
( 1 2 0 S X 1 5 X 2 )に達する 。 こ の時間遅延は 確認信号が終了 した後の情報転送に要する時間 と比 較してか ])大であ る 。 情報転送の時間は通常わず カ 1 <« sである。 従って第 3 図お よ び第 5 図の システ ムに よれば、 転送要求信号が発生した後の待機時間 は通常、 情報転送時間 よ はるかに大であ ！）情報転 送効率は低 。
上記の欠点を克服するために、 本発明に よ る情報 転送制御方式の他の 1 つの実施例が提供される 。 こ の第 2 の実施例においては、 従来技術のシス テ ム に おいて^い られていた抑制信号鎳を用 るかわ ]) に 第 2 の許可信号が用い られそれに よ ]?第 4 図に示さ れた送受信装置 2 - i 内の遅延回路 1 4 が省略され 遅延時間 T dは短縮される 。 本発明の第 2 の実施例に よ る情報転送制御方式を第 6 ， 7 およ び 8 図につい て以下に詳細に記述する 。
第 6 図は第 2 の実施例に よ る共通母線に接続され た送受信装置のプ ロ ッ ク線図を示している。 第 4 図 のブ ロ ッ ク線図と比較して、 第 6 図の共通母線は第
1 許可信号線 （ PRM 1 ) 6 - 1 およ び第 2 許可信号 線 （ PRM 2 ) 6 - 2 を含んでお ]?第 4 図の遅延回路
1 4 は第 6 図においては除丟されている 。 第 6 図に おいて、 第 4 図で用い られた参照番号と同一の香号 が対応する回路素子に付されている 。 第 1 許可信号 線 6 - 1 は （ 第 4 図の遅延回路 1 4 を通 らずに ） 直 接にア ン ドゲー ト 1 5 の 1 つの入力 と ア ン ドゲ一 ト
1 6 の入力と に接続されている 。 第 2許可信号籙
6 - 2 は D 形 フ リ ッ ：° 。 フ ロ ッ プ 1 3 の ク ロ ッ ク 入 力 C に接続されている 。 他の接続関係は第 4 図のシ ス テ ム と 同様である 。
苐 7 図は第 6 図の共通母線に接続された母線管理 装置 （ SV ) 3 のプロ ッ ク鎵図を示 している。 第 7 図 において、 母鏢管理装置 （ SV ) 3はセ ッ ト · リ セ ッ ト 形 フ リ ッ プ 。 フ ロ ッ プ 1 7 , 1 8 お よ び 1 9 、 遅 延回路 2 0 、 ノ ッ ト ゲー ト 2 1 、 お よ びア ン ドゲー ト 2 2 ， 2 3 を傭えている 。 確認信号線 7 は フ リ ッ プ 。 フ ロ ッ プ 1 8 の リ セ ッ ト 入力に接続されて ]? 、 ま ： 、 ノ ッ ト ケ、、 卜 2 を介 して ア ン ドゲ 卜 2 2
ΟΜΡί の 1 つの入力 と フ リ ッ フ° ' フ ロ ッ フ ° 1 9 の セ ッ ト 入 力 とに接続されて る 。 転送要求信号線 5 はア ン ド ゲ一 ト 2 2 の他の入力に接続されている。 ア ン ドゲ ー ト 2 2 の出力は フ リ ッ ； 7° · フ ロ ッ プ 1 7 の セ ッ ト 入力に接続されてお ]? 、 フ リ ッ プ . フ ロ ッ プ 1 7 の 出力 Q は第 2 許可信号線 6 - 2 と遅延回路 2 0 の入 力 と に接続されてい る 。 遅延回路 2 0 の出力は フ リ ッ プ · フ ロ ッ プ 1 8 のセ ッ ト 入力 S に接続されてお ]9 フ リ ッ プ フ 口 ッ ： τ° 1 8 の 1 つの出力 Q は第 1 許可 信号線 6 - 1 に、 他の出力 Q はア ン ドゲ ト 2 3 の 1 つの入力に接続されてい る 。 転送終了信号線 9 は フ リ ッ プ 。 フ ロ ッ プ 1 9 の リ セ ッ ト 入力に接続され てお ]) フ リ ッ プ · フ ロ ッ プ 1 9 の出力 Q はア ン ドゲ ー ト 2 3 の他の 1 つの入力に接続されている 。 ア ン ドゲ一 ト 2 3 の出力は フ リ ッ プ · フ ロ ッ プ 1 7 の リ セ ッ ト 入力 R に接続されている 。
第 2 の実施例に よ る情報転送制御シス テ ムであ つ て第 6 図お よ び第 7 図に部分的に示されている も の の勣作を次に第 6 ， 7 およ び 8 図を参照して記述す る 。 第 8 図は第 6 図およ び第 7 図に部分的に示され た情報転送制御 シス テ ム における情報転送過程のタ ィ ム チ ャ ー ト を示 している 。 第 2 の実施例に よ る情 報転送ス テ ッ プは以下の通 ] であ る 。
14 第 6 図の転送要求信号凳生回路 1 1 が転送要 求信号 REQ を発生する と （ 第 8 図の① ） 、 そして確 認信号線 （ ACK ) 7 の論理レ ベ ル力 S 「 0 」 である時 ( ② ） 、 ア ン ドゲー ト 2 2 がオ ン に な っ て論理
「 1 」 が フ リ ッ プ ' フ ロ ッ プ 1 7 ( 第 7 図 ） のセ ッ ト 入力 S に加え られ、 第 2 許可信号線 （ PRM 2 ) 6 - 2 が論理 「 1 」 と なる （ ⑤ ） 。
($ PRM 2 の論理 「 1 」 は次いで遅延回路 2 0 を 通ってフ リ ッ プ . フ ロ ッ プ 1 8 のセ ッ ト入カ S に加 え られそれに よ ]?第 1 許可信号線 （ PRM 1 ) 6 - 1 が論理 「 1 」 になる （ ④ ：） 。 遅延回路 2 0 に よ る遅 延時間は例えば 2 0 0 ナノ秒である 。
^ PRM 2 の論理 「 1 」 が フ リ ッ フ° 。 フ ロ ッ プ
1 3 ( 第 6 図 ） のク ロ ッ ク入力 C に加え られる と、 フ リ ッ ：° · フ ロ ッ プ 1 3 の デー タ入力 D は転送要求 信号に よ ってすでに論理 「 1 」 にセ ッ ト されている ので、 出力 Q は論理「 1 」 にセ ッ ト される 。
(ί) フ リ ッ プ 。 フ ロ ッ プ 1 3 の出力 Q の論理
「 1 」 と PRM 1 の論理 「 1 」 はア ン ドゲー ト 1 6 ( 第 6 図 ） の両入力に加え られる 。 こ う して、 論理 「 1 」 が確認信号発生回路 1 2 に加え られて確認信 号 （ ACK ：) が得 られる （ ⑤ ：） 。
8) 同時に、 フ リ ッ プ ' フ ロ ッ プ 1 3 の反転出力 ^"が論理 「 0 」 ¾ の で、 ア ン ドゲー ト 1 5 はオ ン に な らず従って第 1 許可信号は次の送受信装置
( QiaBL- 2 - ( i + 1 ) に転送され い。
(19) フ リ ツ ：。 。 フ ロ ッ プ 1 8 の リ セ ッ ト 入力 R に 確認信号が受信される と、 フ リ ッ プ · フ ロ ッ プ 1 8 の出力 Q およ び^の論理レ ベ ルはそれぞれ 「 0 」 お よ び「 1 」 に ¾る 。 この結果、 第 1 許可信号
( PRM 1 ) 6 - 1 はオ フ になる （ ® ：) 。
0) 次いで、 第 8 図のタ イ ム チ ャ ー ト の左側の過 程に示されている よ う に確認信号が継続 している間 に現在の過程の直前の過程におい て転送終了信号が 発生する と、 この転送終了信号はフ リ ッ プ · フ ロ ッ 7° 1 9 の リ セ ッ ト 入力 R に加え られそれに よ ]? フ リ ッ プ 。 フ ロ ッ プ 1 9 の反転入力 Q の論理レ ベルが 「 1 」 と なる 。 従って、 フ リ ッ プ 。 フ ロ ッ プ 1 8 お よ び 1 9 の出力 Q か らの論理 「 1 」 に よ って、 ア ン ドゲ ー ト 2 3 がオ ン に ]? フ リ ッ フ。 · フ ロ ッ フ ° 1 7 の リ セ ッ ト 入力 R に論理 「 1 」 が加わる 。 この結果、 フ リ ッ ： 7° · フ ロ ッ プ 1 7 の出力 Q か らの第 2 許可信 号 （ PRM 2 ) 6 — 2 がオ フ になる （ ⑦ ） 。
第 2 許可信号の終了ま たは現在の過程の直前 の過程における転送終了信号の終了に応答 して、 確 認信号が終了する （ ⑥ ） 。 次いで、 情報転送が情報/ ァ ド レ ス信号線に よ っ て実行される （ ® ) 。
ΌΆ 第 8 図の右側に示される よ う に、 も し現在の 過程における転送終了信号が次の過程において玩に
) ！；
〇Μ?Ι r 発生している な らば、 第 1 許可信号 （ PRM 1 ) およ び第 2許可信号 （ PRM 2 ：) は共に確認信号の発生に 応答してオ フになる （ ©お よ び @ )。するわち、 こ の場合には、 フ リ ツ プ ' フ ロ ッ プ 1 9 ( 第 7 図 ） の 出力 ^"は、 フ リ ッ フ。 ' フ ロ ッ プ 1 9 の セ ッ ト 入力に 論理 「 1 」 が加わ らない限 ]? 、 転送終了信号の発生 の後に論理 「 1 」 に保持されるので、 確認信号がフ リ ッ ； τ° · フ ロ ッ プ 1 8 を通ってア ン ドゲー ト 2 3 の 1 つの入力に加え られる と、 ア ン ドゲー ト 2 3 は直 ちにオ ン に な ]? 、 従ってフ リ ッ ° · フ ロ ッ フ。 1 7 の 出力 Q の論理レ ベ ルは 「 0 」 になる 。
当業者に容易に理解される よ う に、 も し第 6 図の 転送要求信号発生回路 1 1 が転送要求信号を発生し てい い場合、 フ リ ツ ：° · フ ロ ッ プ 1 3 の入力 D は 論理 「 0 」 であ ]? 従って、 この条件では、 第 2 許可 信号がフ リ ッ プ · フ ロ ッ プ 1 3 のク ロ ッ ク入力 に 加え られて も、 フ リ ッ ；° · フ ロ ッ プ 1 3 の出力 Q は 論理 「 1 」 に保持され従って第 1 許可信号 （PRM 1 ) はア ン ドゲー ト 1 5 を通って次の送受信装置
2 - （ i + 1 ) に転送される 。
本発明の第 2 の実施例について の前述の記述にお いて、 第 4 図の各送受信装置内の遅延回路 1 4 は第 2 の実施例において除去されて い る の で、 1 つの送 受信装置をに よ る遅延時間は钓 3 0 ナ ノ 秒に大き く
― Ο ?Ι
、 1 i 減少する 。 従って、 共通母線に 1 5 個の送受信装置 が接続されている場合、 最大時間遅延は第 8 図の遅 延回路 2 0 の遅延時間とすべての送受信装置の遅延 時間と の和であ ]3 、 これは 2 0 0 ナ ノ 秒プ ラ ス 3 0 ナノ 秒 X I 5 X 2 と な ]) およそわずか 1 マイ ク ロ秒 である。 これに対して、 第 4 図のシ ス テ ム における 最大遅延時間は前述したよ う にお よそ 4 マイ ク 口秒 であ った。 従って、 この第 2 の実施例に よれば、 情 報転送制御時間は大き く 減少される。

Claims
5H 求 の 範 囲
複数の導線を含む共通母線 （ 1 ) 、
共通母線に接続され該共通母線を介する情報転 送を制御する制御装置 （ 3 ) および
共通母線を介 して情報を相互に転送する複数の 送受信装置 （ 2 - i ：) 、
を具備する情報転送制御方式であ って、
共通母線 （ 1 ) は少な く と も
送受信装置 （ 2 - i ：) の各々 に接続されて ]) 送受信装置から該制御装置 （ 3 ) に転送要求信号を 伝送するための転送要求信号線 （ 5 ；) 、
該制御装置 （ 3 ) か ら、 該転送要求信号を既に発 している該送受信装置に、 該送受信装置に情報の転 送を許可するための許可信号を伝送するための許可 信号線 （ 6 ) 、
許可信号を受け取った送受信装置か ら該制御装 置 （ 3 ：) に確認信号を伝送するための確認信号線 ：) 、 お よ び
受信装置から該制御装置 （ 3 ) に転送終了信号 を伝送するための転送終了信号線 （ 9 ) ,
含んでお 、
制御装置 （ 3 ；) は該転送要求信号に応答 して該 許可信号を発生する許可信号発生手段を具備 し、 該 許可信号は、 該確認信号が現在の情報転送過程の直 21
前の情報転送過程において発生 した場合に該現在の 過程の直前の過程における転送終了信号の発生に応 答 して終了 し、 該確認信号が現在の情報転送過程の 直前の情報転送過程の終了の後に発生する場合は該 確認信号の発生に応答 して終了 し、 それに よ ]?、 該 許可信号を受信した送受信装置は該許可信号およ び 該転送終了信号が共に終了する と情報の転送を開始 する よ う に したと と を特徵 とする情報転送制御方式 2. 請求の範囲第 1 項記載の情報転送制御方式にお いて、 該送受信装置 （ 2 - i ：) の各々は、
出力が該転送要求信号線 （ 5 ：) に接続されている 転送要求信号発生手段 （ 1 1 ) 、
出力が該確認信号線 （ 7 ：) に接続されている確認 信号発生手段 （ 1 2 ) 、 お よ び
ゲー ト 手段 （ 1 3 )
具 ほ し、
該転送要求信号が該送受信装置 （ 2 - i ) におい て発生 している条件の下で該ゲ一 ト 手段 （ 1 3 ：) が 該許可信号を受信する場合に該ゲ一 ト 手段 （ 1 3 ) は次の送受信装置に該許可信号が転送される と と を 禁止する と共に該確認信号発生手段 （ 1 2 ) を ト リ ガする よ う に動作し、 該転送要求信号が該送受信装 置 （ 2 - i ) において発生 してい い場合に該ゲ一 ト手段 （ 1 3 ) は該送受信装置 （ 2 - i ) を介 して 次の送受信装置 〔 2 - ( i + 1 ) 〕 に該許可信号を 転送する よ う に動作する情報転送制御方式。
3. 請求の範囲第 2項記載の情報転送制御シス テ ム において、 該ゲー ト手段 （ 1 3 ) は 0 形 フ リ ッ ： 7° · フ ロ ッ プ （ 1 3 ) であ ])そのデータ入力 （ D ) は該 転送要求信号線 （ 5 ：) に接続されてお ]?、 そのク ロ ッ ク入力 （ C ) は第 1 のア ン ドゲー ト （ 1 6 、 一 方の入力 と共に該許可信号線 （ 6 ；) に接続されてお ])、 その 1 つの出力 （ Q ) は該第 1 のア ン ドゲー ト ( 1 6 ) の他方の入力を介 して該確認信号発生手段 ( 1 2 ) の入力に接続されてお 、 その他方の出力 ( Q ) は第 2 の ア ン ドゲー ト （ 1 5 ) の 1 つの入力 に接続されてお ]? 、 該第 2 のア ン ドゲー ト （ 1 5 ) は他の入力に該遅延手段 （ 1 4 ) を介 して該許可信 号を受信する よ う に した情報転送制御方式。
4. 請求の範囲第 1 項、 第 2項、 または第 3 項記载 の情報転送制御方式であって、 該許可信号を、 一連 の該送受信装置を次々に通 して、 該転送要求信号を 発生している送受信装置に伝送する手段を具備する 情報転送制御方式。
5. 複数の導線を含む共通母線 （ 1 ) 、
該共通母線に接続され該共通母線を介する情報転 送を制御する制御装置 （ 3 ：) 、 お よ び
該共通母線を介 して情報を相互に耘送する複¾の 23 送受信装置 （ 2 - i ：) ヽ を具備する情報転送制御方式であっ て、
該共通母線 ( 1 ) は少な く と も
該送受信装置 （ 2 - i ) の各々 に接続されてお 送受信装置か ら該制御装置 （ 3 ) に転送要求信号を
伝送するための転送要求信号線 （ 5 ) 、 該制御装置 ( 3 ) か ら、 該転送要求信号を既に発
している該送受信装置に、 該送受信装置に情報の転
送を許可するための許可信号を伝送するための第 1
許可信号線 （ 6 - 1 ) ヽ 該送受信装置のすべてに共通接続されてお ]? 該制
御装置 （ 3 ) か ら該送受信装置のすべてに並列に第
2 許可信号を伝送するための第 2 許可信号線 ( 6 - 2 ) · 該第 1 許可信号を受け取った送受信装置か ら該制
御装置 （ 3 ) に確認信号を伝送するための確認信号
線 （ 7 ) 、 お よ び 送受信装置か ら該制御装置 （ 3 ) に転送終了信号
を伝送するための転送終了信号線 （ 9 ) 、
を含んでお i) 、
該制御装置 ( 3 ) は第 1 許可信号発生装置と 第 2 許可信号発生装置を具備 し、 該第 1 許可信号は該第
2許可信号の発生の所定時間後に発生 し該制御装置
( 3 ) が該確認信号を受信する と終了する も のであ
、 該第 2 許可信号は該制御装置が該転送要求信号
¾し上、 A i、
OMPI
/ , V ΙΓΟ < .
、 を受信する と発生する も の であ ]?、 該第 2 許可信号 は、 該確認信号が現在の情報転送過程の直前の情報 転送過程において転送要求信号が発生する前に発生 する場合は該現在の過程の直前の過程における転送 終了信号の発生に応答 して終了 し、 該確認信号が該 現在の過程の直前の過程の終了の後に発生する場合 は該確認信号の発生に応答して終了 し、 それに よ ] 3 - 該第 1 許可信号を受信 した送受信装置は、 該第 2 許 可信号および該転送終了信号が共に終了する と情報 の転送を開始する よ う に したこ と を特徵とする情報 転送制御方式。
6. 請求の範囲第 5 項記載の情報転送制御シス テ ム において、 該送受信装置 （ 2 - i ：) の各々は、
出力が該転送要求信号線 （ 5 ) に接続されている 転送要求信号発生手段 （ 1 1 ) 、
出力が該確認信号線 （ 7 ：) に接続されている確認 信号発生手段 （ 1 2 ) N および
ゲー ト 手段 （ 1 3 )
を具備 し、
該転送要求信号が該送受信装置 （ 2 - i ) におい て発生 している条件の下で該ゲ一 ト 手段 （ 1 3 ；) が 該第 1 許可信号を受信する場合に該ゲー ト手段 （13) は次の送受信装置に該許可信号が耘送される こ と を 禁止する と共に該確認信号発生手段 （ 1 2 ) を ト リ c.:?i 25
ガする よ う に動作し 、 該転送要求信号が該送受信装 置 （ 2 - i ) において発生 していない場合に該ゲー ト手段 （ 1 3 ：) は該送受信装置 （ 2 - i ) を介 して 次の送受信装置 〔 2 - （ i + 1 ) 〕 に該第 1 許可信 号を転送する よ う に動作する情報転送制御方式。
7. 請求の範囲第 6 項記载の情報転送制御方式にお いて、 該ゲー ト 手段 ( 1 3 ) は 0 形 フ リ ッ プ ' フ ロ ッ プ （ 1 3 ) であ ]) そのデー タ 入力 （ D ) は該転送 要求信号線 （ 5 ) に接続されてお 、 そのク ロ ッ ク 入力 （ C ) は該第 2 許可信号線 （ 6 - 2 ) に接続さ れてお 、 その一方の出力 （ Q ) は第 1 のア ン ドゲ — ト （ 1 6 ) の一方の入力に接続されてお ]) ァ ン ド ゲー ト （ 1 6 ) の他方の入力は該第 1 許可信号線 ( 6 - 1 ) に接続されてお ]? ア ン ドゲ、一 ト （ 1 6 ) の出力は該確認信号発生手段 （ 1 2 ) の入力に接続 さ れてお ]9 、 その他方の出力 （ ¾ ) は第 2 のア ン ド、 ゲー ト （ 1 5 ) の 1 つの入力に接続されてお ]? 、 該 第 2 の ア ン ドゲー ト ( 1 5 ) は該第 1 の許可信号を 受信する よ う に した情報転送制御方式。
8. 請求の範囲第 5 項、 第 6 項ま たは第 7 項記載の 情報転送制御方式であ って、 該第 1 の許可信号を、 一連の該送受信装置を次々に通 して、 該転送要求信 号を発生 している送受信装置に伝送する手段を具備 する情報転送制御方 。
9. 請求の範囲第 5 項記載の情報転送方式において. 該第 1 および第 2許可信号発生手段は第 1 のゲー ト 手段 （ 1 7 ) と第 2 のゲー ト手段 （ 1 8 ：) を備えて お ！） 、 該第 1 のゲ ー ト 手段 （ 1 7 ) は、 該確認信号 が発生していないと い う条件で該転送要求信号が該 第 1 のグー ト手段に加え られる と該第 2許可信号
( PRM 2 ) を発生 し、 該第 2 のゲー ト手段 （ 1 8 ) は、 該第 2 許可信号が遅延回路 （ 2 0 ) を通 して該 第 2 ゲー ト手段 （ 1 8 ：) に加え られる と該第 1 許可 信号を発生する よ う に した情報転送制御方式。
10. 請求の範囲第 9 項記載の情報転送制御方式にお いて、 該第 2 のグー ト 手段 （ 1 8 ；) は該確認信号を 受信する と該第 1 許可信号を終了させる よ う に した 情報転送制御方式。
11. 請求の範囲第 9 項ま たは第 1 0 項記載の情報転 送制御方式において、 該第 1 のゲー ト 手段 （ 1 7 ) は該転送終了信号が発生している条件で該確認信号 を受信する と該第 2許可信号を終了させる よ う に し た情報転送制御方式。
' ·':Λ·Π
PCT/JP1980/000137 1979-06-22 1980-06-19 Information-transfer control system WO1981000025A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE8080901122T DE3071118D1 (en) 1979-06-22 1980-06-19 Data-transfer controlling system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP54079564A JPS5857770B2 (ja) 1979-06-22 1979-06-22 情報転送制御方式
JP79/79564 1979-06-22

Publications (1)

Publication Number Publication Date
WO1981000025A1 true WO1981000025A1 (en) 1981-01-08

Family

ID=13693496

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1980/000137 WO1981000025A1 (en) 1979-06-22 1980-06-19 Information-transfer control system

Country Status (7)

Country Link
US (1) US4471425A (ja)
EP (1) EP0030978B1 (ja)
JP (1) JPS5857770B2 (ja)
CA (1) CA1147421A (ja)
DE (1) DE3071118D1 (ja)
ES (1) ES8102439A1 (ja)
WO (1) WO1981000025A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817748A (ja) * 1981-07-24 1983-02-02 Fujitsu Ltd 共通使用方式
JPS5868346A (ja) * 1981-10-18 1983-04-23 Toshiba Corp デ−タ伝送システム
FR2518779B1 (fr) * 1981-12-23 1987-09-18 Europ Teletransmission Dispositif de gestion d'une memoire commune a plusieurs processeurs
JPS5995752A (ja) * 1982-11-25 1984-06-01 Pioneer Electronic Corp デ−タ伝送方式
JPS6011083U (ja) * 1983-06-30 1985-01-25 日本電気ホームエレクトロニクス株式会社 電子部品の特性試験装置
US4660169A (en) * 1983-07-05 1987-04-21 International Business Machines Corporation Access control to a shared resource in an asynchronous system
US4611297A (en) * 1983-08-18 1986-09-09 Pitney Bowes Inc. Bus grant circuit
JPH079640B2 (ja) * 1985-05-30 1995-02-01 富士通株式会社 バス占有制御方式
US4789926A (en) * 1985-08-06 1988-12-06 International Business Machines Corporation Digital data processing arbitration system
DE3571886D1 (en) * 1985-08-06 1989-08-31 Ibm Digital data processing arbitration system
US4888684A (en) * 1986-03-28 1989-12-19 Tandem Computers Incorporated Multiprocessor bus protocol
JPS63188758U (ja) * 1987-05-22 1988-12-05
JPH01162967A (ja) * 1987-12-18 1989-06-27 Fujitsu Ltd 割込み処理方法及び装置
US5408607A (en) * 1990-03-19 1995-04-18 Hitachi, Ltd. Information transfer system
US5233692A (en) * 1990-04-06 1993-08-03 Micro Technology, Inc. Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface
JP2829091B2 (ja) * 1990-04-19 1998-11-25 株式会社東芝 データ処理システム
US6107937A (en) * 1995-01-31 2000-08-22 Canon Kabushiki Kaisha Remote control system and method
JP3400730B2 (ja) * 1998-12-18 2003-04-28 富士通株式会社 データ伝送方式及びこのデータ伝送方式に用いるデータ伝送制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5029903A (ja) * 1973-07-14 1975-03-26

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31182A (en) * 1861-01-22 Wood-bending machine
US3480914A (en) * 1967-01-03 1969-11-25 Ibm Control mechanism for a multi-processor computing system
US3551892A (en) * 1969-01-15 1970-12-29 Ibm Interaction in a multi-processing system utilizing central timers
FR2273317B1 (ja) * 1974-05-28 1976-10-15 Philips Electrologica
US3959775A (en) * 1974-08-05 1976-05-25 Gte Automatic Electric Laboratories Incorporated Multiprocessing system implemented with microprocessors
JPS5812611B2 (ja) * 1975-10-15 1983-03-09 株式会社東芝 デ−タテンソウセイギヨホウシキ
IT1055645B (it) * 1975-10-24 1982-01-11 Elsag Multielaboratore elettronico associativo per elabobazioni multiple contemporanee di dati in tempo reale
JPS52112246A (en) * 1976-03-18 1977-09-20 Panafacom Ltd Data processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5029903A (ja) * 1973-07-14 1975-03-26

Also Published As

Publication number Publication date
CA1147421A (en) 1983-05-31
ES492650A0 (es) 1980-12-16
JPS5857770B2 (ja) 1983-12-21
EP0030978A1 (en) 1981-07-01
JPS562764A (en) 1981-01-13
EP0030978A4 (en) 1981-10-27
US4471425A (en) 1984-09-11
ES8102439A1 (es) 1980-12-16
DE3071118D1 (en) 1985-10-31
EP0030978B1 (en) 1985-09-25

Similar Documents

Publication Publication Date Title
WO1981000025A1 (en) Information-transfer control system
US4380052A (en) Single transmission bus data network employing a daisy-chained bus data assignment control line which can bypass non-operating stations
US4408300A (en) Single transmission bus data network employing an expandable daisy-chained bus assignment control line
JPH0231900B2 (ja)
AU604439B2 (en) Interface module for connecting collision detection lan user terminals to different access mode switching network
US4677613A (en) Network system for connecting multiple I/O devices to computers
JPS6120447A (ja) 情報通信制御方法
JPS634216B2 (ja)
JPH0683224B2 (ja) ポ−リング方式
JP2626914B2 (ja) 多元接続装置
JPS589618B2 (ja) デ−タ伝送方式
JPH0535939B2 (ja)
JPS59127450A (ja) 伝送制御方式
JPH0458216B2 (ja)
JPH0234500B2 (ja)
JPS60217750A (ja) 多元接続方式
JPH02226829A (ja) 双方向通信方式
JPS58147259A (ja) マルチアクセス方式
JPS6477248A (en) Multiple address connection control system
JPS626557A (ja) デ−タ伝送制御方式
JPS6014547B2 (ja) マルチドロツプ・デ−タ通信方式
JPH0136740B2 (ja)
JPS60170353A (ja) デ−タ伝送方式
JPS6336177B2 (ja)
JPH04205621A (ja) プリンタ制御装置

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): AU US

Kind code of ref document: A1

Designated state(s): AU US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB NL

Designated state(s): DE FR GB NL

WWE Wipo information: entry into national phase

Ref document number: 1980901122

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1980901122

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1980901122

Country of ref document: EP