JPS6229829B2 - - Google Patents

Info

Publication number
JPS6229829B2
JPS6229829B2 JP53105510A JP10551078A JPS6229829B2 JP S6229829 B2 JPS6229829 B2 JP S6229829B2 JP 53105510 A JP53105510 A JP 53105510A JP 10551078 A JP10551078 A JP 10551078A JP S6229829 B2 JPS6229829 B2 JP S6229829B2
Authority
JP
Japan
Prior art keywords
bus
information
cycle
processing system
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53105510A
Other languages
English (en)
Other versions
JPS5533213A (en
Inventor
Noboru Ichiura
Yoshihisa Oota
Tatsutoshi Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10551078A priority Critical patent/JPS5533213A/ja
Publication of JPS5533213A publication Critical patent/JPS5533213A/ja
Publication of JPS6229829B2 publication Critical patent/JPS6229829B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】
本発明は単一母線を介した装置間の情報転送を
高速かつ効率よく行なう情報処理システムに関す
るものである。 最近、ミニコンピユータの分野に代表される小
規模の情報処理システムにおいて、中央処理装置
(以下CPUと略す),記憶装置,周辺装置などの
装置を単一の信号伝送母線(以下母線と称す)に
接続し、インタフエース線の減少化とシステムの
信頼性を高めるとともに、様々な用途に適応する
融通性、拡張性を有する母線構成がとられること
が多くなつてきた。ところが、母線構成では、ア
ドレス情報、データ情報、制御情報などの各種情
報(以下総称してデータ情報と称す)を一つの経
路で転送しなければならないことがあり、かつ、
システムを構成している装置間の情報交換を母線
上で同時に二つ以上は行なえないという基本的な
制約条件があり、このことが、システムのパフオ
ーマンスを低下させる要因となつている。そこ
で、このシステムパフオーマンスをいかに向上さ
せるかが重要になる。 しかして従来の母線を介して情報伝達は母線及
び装置の物理的、電気的な要因による伝播遅延時
間のバラツキを吸収するため、非同期で行なわれ
ているものが多く、この場合装置間の情報伝達は
応答確認方式となるのが普通である。 第1図は非同期応答確認方式の一例をタイムチ
ヤートで示したものである。ここで実線の矢印は
母線上を伝播する信号をあらわし、点線の矢印は
装置の内部で伝播する信号をあらわす。第1図に
おいて送信装置(TX)は母線の使用権を得るた
めに、バスリクエスト信号を送出する。母線が使
用中でなければ、複数の装置からのバスリクエス
ト信号のうちから1つの装置に対してバス使用許
可信号が発せられ、バス使用許可信号を受信した
送信装置はデータを母線へ送出し、送出されたデ
ータ信号が母線上で安定する時間を見込んだ後、
母線上にデータ情報が存在していることを示すデ
ータサイクル信号を送出する。受信装置(RX)
は、データサイクル信号を受信すると母線上のデ
ータ情報を装置内部に取り込み、受信状況を知ら
せるため応答信号を送出する。送信装置は応答信
号を受信すると、データ情報の転送は終了したと
みなし、バスリクエスト信号、データ情報信号及
びデータサイクル信号をリセツトする。データサ
イクル信号のリセツトに対して受信装置からの応
答信号がリセツトされ、これに対してバス使用許
可信号がリセツトされる。以上の一連のシーケン
スで、送信装置から受信装置への情報転送が完了
する。第1図において、バス使用許可信号が送出
されている間、母線は、送信装置と受信装置との
情報転送のために、インタロツクされ他の装置間
の情報転送はできない。この間の信号のやりとり
は第1図に示されるように,,,の4回
あり、情報の伝達という面からみればで受信装
置に到達しているにもかかわらず、,,の
シーケンスを終るまで母線をインタロツクしてい
るのは母線の実効的な転送能力に対して、無駄が
あるという欠点があつた。 従つて本発明は従来の技術の上記欠点を改善し
て、母線の転送能力を最大限生かした母線構成を
有する情報処理システムを提供することを目的と
する。この目的を達成するため、本発明では、母
線の使用権を決定する第1サイクル、母線上に情
報を送出する第2サイクル、及び情報を受信した
か否かを応答する第3サイクルの3つのバスサイ
クルをもうける。以下図面により本発明の実施例
を詳細に説明する。 第2図は本発明実施例における母線構成の情報
処理システム構成図である。第2図において、母
線1にCPU2、記憶装置3、周辺装置4、母線
の使用状態を制御する母線制御装置5及び、別系
統の母線とのインタフエースを司る母線拡張装置
6を接続する。母線を介した装置間の情報交換動
作は母線の使用権を決定する第1のサイクル、母
線上に情報を送出する第2のサイクル、情報を受
信したか否かを返答する第3のサイクルからなる
同期した3種類のバスサイクルで行なわれる。以
下にそれぞれのバスサイクルの詳細を説明する。 (1) 第1のサイクル:第3図は第1のサイクルを
実現する回路例である。母線1に接続された各
装置A,B,C,D(母線制御装置5を除く)
は母線1の使用権を要求する信号7を同期され
たタイミングで送出する機能を備え、前記要求
信号7はCPUグループD、記憶装置グループ
B、周辺装置グループC、母線拡張装置グルー
プA毎にワイヤードオアされ母線制御装置5へ
接続される。母線制御装置5では各グループ毎
に発せられた前記要求信号7をあらかじめ設定
された優先順位に基づいて前記要求信号7を発
したグループのうち最優先のグループに対し
て、母線使用を許可することを示すK信号8
を返送する。前記K信号8はグループ毎にデ
イジーチエイン(daisy chain)接続されてお
り、各装置では、前記K信号8を受信した時
にその装置が前記要求信号7を送出していなけ
れば、K信号7をグループ内の他の装置へ伝
播させ、前記要求信号7を送出していれば、伝
播しないで、自分の装置が、使用権を与えられ
たと認識する。この場合、前記要求信号7を各
装置毎に母線制御装置5へ接続し、K信号を
各装置毎に返送することも容易に実現できる。
なお、母線制御装置5への入力としてCNT標
識信号でK信号の送出を禁止しているが、こ
れについては後で説明する。 (2) 第2のサイクル:前記第1のサイクルで母線
の使用権を与えられた装置は送信装置(以下マ
スタと称す)となつて同期されたタイミングで
母線上へデータ情報を送出する。第4図は送出
される情報の母線上のフオーマツトの一例であ
る。マスタ装置番号10は送信元装置の識別番
号である。スレーブ装置番号11は受信すべき
装置を指定する識別番号である。標識情報12
はデータ情報13に付随する制御情報で次表に
その一例を示す。
【表】
【表】 データ情報13は入出力命令のような命令タ
イプであれば、入出力装置機番、動作指令など
の制御情報であり、メモリへのアクセスの場合
であればアドレス情報及び制御情報又は読み出
しデータ、書き込みデータである等、装置間の
動作によつて、様々な形態をとる。(総称して
データ情報と称す) 装置は第2のサイクルで
送出されたスレーブ装置番号と各々の装置にあ
らかじめ設定されている装置番号とを比較し、
自分の装置が指定されているか否かを判定し、
指定され、かつ受信可能な状態であれば受信装
置(以下スレーブと称す)となつてデータ情報
を受信する。 (3) 第3のサイクル:第2のサイクルで送出され
たスレーブ装置番号で指定された装置が、実装
されていることを示す信号aと、データ情報を
受信できる状態にあつたので、受信したことを
示す信号bとを、この第3のサイクルで返答す
る。第2表はこの場合のスレーブ装置の状態を
示したものである。0は信号のないことを示
し、1は信号の有ることを表わす。さらに信号
aと信号bとを符合化して、スレーブ装置のよ
り詳細な状態を示すことも可能であり、第3表
はその一例である。
【表】
【表】 第5図は上記3種類のバスサイクルをオーバラ
ツプして動作させた場合のタイムチヤートであ
る。第5図で第1,第2,第3のサイクルのS1
−T1−R1に着目して、S1サイクルで、ある装置
がバスの使用権を獲得し、その装置がT1サイク
ルでマスタとなつてデータ情報を母線上に送出
し、R1サイクルでスレーブとなつた装置が返答
を行なうという一連のシーケンスが同期されたバ
スサイクルで進行され、母線上のデータ転送が完
結する。別の装置間の一連のシーケンスS2−T2
−R2−,S3−T3−R3も同様に進行される。同図
でS3−T2−R1にみられるように、それぞれの一
連のシーケンスの異なつた種類のバスサイクルは
重なり、母線を介した情報転送が無駄なく円滑に
進行していることがわかる。又、転送したい情報
量が、母線の1バスサイクルで転送できる量より
大きい場合、S−T−Rのシーケンスを繰り返す
ことによつて、転送することもできるが、一時に
大量のデータを転送したい場合は第2のサイクル
を連続して使用し、高速データ転送に対処でき
る。 第6図は連続転送の場合のタイムチヤートであ
る。マスタとなつた装置はT′サイクルで次のサ
イクルを連続して使用することを示すCNT標識
信号を第4図で説明した標識情報12の信号とし
て送出することによつて、第3図の母線制御装置
5への母線使用要求信号7の優先をとることを禁
じ、K信号8を発生させない。すなわち、
T′サイクルの次の転送サイクルT″での母線の使
用権を、他の装置に対して、禁止することによ
り、転送を行なつている該装置が連続したサイク
ルで転送を行なうことができる。第6図は3回連
続転送の例を示したが、このCNT標識信号を送
出し続けることにより、任意の回数の連続転送が
可能である。 第7図は以上に説明した一連のシーケンスを実
現する各装置の回路例である。マスタとなる装置
は母線使用要求を行なうため、フリツプフロツプ
50をバスサイクルに同期したタイミングで、1
バスサイクルの間セツトしゲート60を通して、
母線要求信号7を送出する。このバスサイクル
が、前記第1のサイクルに相当する。この1バス
サイクルの間にK信号8が検出されなければゲ
ート61が駆動され、フリツプフロツプ50は次
のバスサイクルもセツトされ、母線要求信号7は
K信号8が検出されるまで送出される。 K信号8が検出されると、ゲート63が駆動
され、この装置は母線の使用権を得たことにな
り、バスサイクルに同期したタイミングで、フリ
ツプフロツプ50はゲート61が駆動されないた
め、リセツトされフリツプフロツプ51が、次の
バスサイクルで1バスサイクルの間セツトされ
る。フリツプフロツプ51の出力T′はオアゲー
ト66を通して、アンドゲート群67,68,6
9,70を駆動し、あらかじめ送出したい内容に
設定されているレジスタ群71,72,73,7
4の内容を母線に送出する。レジスタ群71〜7
4は制御信号REGSによつて制御されるゲート7
5,76,77,78を通して、装置内部から、
あらかじめ送出したい内容に設定されている。 もし、連続で転送サイクルを行ないたい場合は
フリツプフロツプ51の出力T′と連続転送指示
でアンドゲート64を駆動し、次段のフリツプフ
ロツプ52をバスサイクルに同期したタイミング
で1バスサイクルの間セツトし、オアゲート66
を通してゲート67〜70を連続して駆動すると
同時に、制御信号REGSによつてレジスタ群71
〜74の内容をバスサイクルと同期したタイミン
グで書き替え、異なる情報を連続して転送でき
る。連続転送を打ち切る場合は連続転送指示と
CNT標識信号をリセツトする。フリツプフロツ
プ51,52,…,53が逐次セツトされてい
き、オアゲート66を通してゲート67〜70が
駆動されている間が前記第2のサイクルに相当す
る。フリツプフロツプ51,52,…,53の転
送サイクルに1バスサイクル遅れて、バスサイク
ルに同期したタイミングでフリツプフロツプ54
がオアゲート66の出力を入力としてセツトされ
る。連続転送を行なつた場合は、連続転送回数に
等しいバスサイクルの間、1バスサイクル遅れて
論理“1”にセツトされ続ける。この時に母線上
に現われる前記信号aと前記信号bが、1つ前の
バスサイクルで行なつた転送動作に対するスレー
ブ装置からの応答信号である。アンドゲート7
9,80の第1入力にフリツプフロツプ54の出
力を接続し、第2入力にそれぞれ信号a,信号b
を接続してフリツプフロツプ54が論理“1”の
状態にある時の信号aと信号bを調べることによ
つてスレーブ装置の受信状況を知ることができ
る。 次に、スレーブとなる装置は、第7図と同じ回
路をもつており、前記第2のサイクルで母線に送
出されたスレーブ装置番号11と自装置番号とを
一致検出回路81で比較し、一致した場合はフリ
ツプフロツプ82をバスサイクルに同期したタイ
ミングでセツトし一致が検出され、かつこの装置
が動作中でなければ、アンドゲート83が駆動さ
れる。アンドゲート83の出力はゲート群90,
91,92の第1入力に接続され、ゲート群9
0,91,92の第1入力に接続され、ゲート群
90,91,92の第2入力は母線上の情報がゲ
ート群95,96,97を通して、接続されて、
ゲート群90,91,92の出力はレジスタ群7
1,72,73の入力情報として接続されてお
り、アンドゲート83が駆動された場合には母線
上のデータ情報13、標識情報12、マスタ装置
番号10がそれぞれレジスタ群71,72,73
にバスサイクルに同期したタイミングでセツトさ
れる(図では、それぞれ1ビツト分についてのみ
表現している)。またアンドゲート83の出力は
フリツプフロツプ84の入力データとして接続さ
れており、フリツプフロツプ84をバスサイクル
に同期したタイミングでセツトする。フリツプフ
ロツプ82,84はそれぞれスレーブ装置の受信
状況を示す信号a、信号bとなつて前記第3のサ
イクルとして母線に送出される。 連続転送で、このスレーブ装置に情報が転送さ
れた場合には信号aと信号bは連続転送回数に等
しいバスサイクル数で転送サイクルに1バスサイ
クル遅れたタイミングで連続して送出される。ま
た連続転送でレジスタ群71〜73にセツトされ
た情報は後続の転送に備えて装置内部の他のレジ
スタに退避させておくことは勿論である。 スレーブとなつた装置は受信したデータ情報に
基づき、必要な処理を行ない、その結果をマスタ
へ報告する場合、マスタ装置番号としてレジスタ
73に受信していた内容を、装置内部に一旦取り
込んだレジスタから、あるいはレジスタ73の出
力を直接レジスタ74の入力に接続するなどし
て、レジスタ74へスレーブ装置番号として移し
換えて、スレーブであつた装置がマスタとなつ
て、前記第1、第2、第3のサイクルからなる一
連のシーケンスで報告を行なう。 またある動作においては、第3のサイクルの返
送信号によつてスレーブ装置が動作中状態である
と知らされたマスタは再び第1のサイクルから再
試行を行なうことがある。スレーブが長期間動作
中状態であつた場合この再試行を繰り返すこと
は、無駄に母線を専有することになり、別の装置
の情報交換を損なう。またスレーブが短期間の動
作中状態であつてもこのスレーブが母線を介して
転送を行なわない限り動作中が解除されない場合
このスレーブよりも優先度の高い装置が何台も再
試行を繰り返している場合には、短期間動作中状
態であつた前記スレーブは、いつまでも母線の使
用権を得ることができず、動作中の解除ができな
くなる。マスタとスレーブの組合せによつては最
悪の場合母線上で再試行が繰り返されるだけの輻
輳(デツドロツク)状態になる可能性がある。そ
のため動作中解除を示す信号を設け、動作中解除
信号が検知されるまで再試行を行なわない方法が
考えられるが一般に母線の信号本数を増加するの
は得策でない。そこで、装置によつてはマスタと
なつて報告動作を行なうためにデータ情報を転送
すれば、動作中状態が解除されるという場合に対
しては、第7図に示される比較一致検出回路93
とアンドゲート94を備えて、母線上のマスタ装
置番号10と装置内のレジスタ74に保持してい
るスレーブ装置番号とを比較一致検出回路93で
比較し、一致した場合に、この装置が再試行要求
状態にあれば、アンドゲート94が駆動され、フ
リツプフロツプ50をバスサイクルに同期したタ
イミングでセツトし、母線使用要求信号7が送出
される。以下、前記のマスタ装置の動作と同様に
第1、第2、第3のシーケンスが行なわれる。ま
た、この比較一致検出回路93を利用して、あら
かじめ指定した装置の番号と母線上のマスタ装置
番号10とを比較し、一致した回数を計数するな
ど、監視装置としての機能に応用できる。また、
スレーブ装置が、受信した情報に基づく動作の結
果を報告する応答動作がある場合に、マスタ装置
は、先に送出したスレーブ装置番号11を保持し
ているレジスタ74と母線上に送出されたマスタ
装置番号10とを比較一致検出回路93で比較一
致を検出することによつて、あらかじめ予測して
いたスレーブ装置からの応答動作であるというこ
とを確認できる。 以上説明したように母線の制御サイクルを3種
類に分割し、それぞれをオーバラツプして行なう
ことにより、母線の各サイクルを無駄なく利用
し、母線の転送能力を最大限生かした情報転送が
行える。 またデータ情報の転送サイクルを任意のサイク
ル数で連続して行なえることにより高速で大容量
の転送が行なえる。 また母線の第3のサイクルで2本の返答信号を
送り返すことによりスレーブの状態を知らせるこ
とが可能となり、マスタが次に行なうべき動作が
明確となる。 またスレーブ装置が受信した情報のうちのマス
タ装置番号を保持しておいて、応答動作時にスレ
ーブ装置番号として使用することによつて、スレ
ーブ装置が受信した情報に基づいて必要な動作を
行なつている間、母線を解放して、他の装置が母
線を使用することができる。 また、スレーブの動作中解除を検知する手段を
設けることにより、母線信号本数を増やすことな
く、少量の金物で、マスタの無駄な再試行を無く
すことができる。言いかえれば、母線の無駄な占
有を無くすことによつてシステムのパフオーマン
スを向上させることができる。 また、この動作中解除を検知する手段によつ
て、システムの動作を監視することができる。
【図面の簡単な説明】
第1図は従来の非同期母線構成での情報交換の
シーケンスの一例を示すタイムチヤート、第2図
は本発明による情報処理システムの構成図、第3
図は本発明により母線使用権を決定する第1サイ
クルの回路例、第4図は第2サイクルで母線に送
出される情報のフオーマツト、第5図は母線の制
御サイクルがオーバーラツプして進行することを
示すタイムチヤート、第6図は母線の第2サイク
ルが連続して進行する場合のタイムチヤート、第
7図は本発明による情報処理システムにおける各
装置の詳細を示す論理回路図である。 1……母線、2……CPU、3……記憶装置、
4……周辺装置、5……母線制御装置、6……母
線拡張装置、10……送信装置指定情報(マスタ
装置番号)、11……受信装置指定情報(スレー
ブ装置番号)、12……標識情報、13……デー
タ情報。

Claims (1)

  1. 【特許請求の範囲】 1 中央処理装置,記憶装置,周辺装置等の複数
    の装置を同一の母線上に接続し、母線の使用状態
    を制御する母線制御装置を備えた情報処理システ
    ムにおいて、 前記複数の装置からの母線使用要求を前記母線
    制御装置により、優先制御を行ない、母線制御装
    置によつて選択されたことを母線使用要求を行な
    つた前記装置に知らせる第1のサイクルと、 第1のサイクルで選択された装置がデータ情報
    および受信装置指定情報を母線上に送出する第2
    のサイクルと、 第2のサイクルで、母線上に送出された受信装
    置指定情報で指定された装置がデータ情報を受信
    したか否かの返答を行なう第3のサイクルからな
    る3種類のサイクルを順次行なうことにより、1
    回の情報転送が行なわれ、 それぞれのサイクルを、同種のサイクルを除い
    て適宜オーバラツプさせて、複数の情報転送動作
    を並列に処理し、前記各サイクルが共通のクロツ
    ク信号に同期して1クロツク時間づつ行なわれる
    ことを特徴とする情報処理システム。 2 特許請求の範囲第1項の情報処理システムに
    おいて、 第2のサイクルで、連続した任意のサイクル数
    の間、母線を占有し、前記サイクル数で決まる回
    数のデータ転送を連続して行なえるようにしたこ
    とを特徴とする情報処理システム。 3 特許請求の範囲第1項の情報処理システムに
    おいて、 各装置は、前記第2のサイクルで母線に送出さ
    れた受信装置指定情報が、自装置を指定している
    か否かを検知する手段を有し、自装置を指定して
    いることを検知した場合には、前記第2のサイク
    ルで母線に送出されたデータ情報の受信状況を2
    ビツトの信号で示し、これを前記第3のサイクル
    で送出することを特徴とする情報処理システム。 4 中央処理装置,記憶装置,周辺装置等の複数
    の装置を同一の母線上に接続し、母線の使用状態
    を制御する母線制御装置を備えた情報処理システ
    ムにおいて、 前記複数の装置からの母線使用要求を前記母線
    制御装置により、優先制御を行ない、母線制御装
    置によつて選択されたことを、母線使用要求を行
    なつた前記装置に知らせる第1のサイクルと、 第1のサイクルで選択された装置がデータ情
    報、受信装置指定情報及び送出を行なう装置自身
    を示す送信装置指定情報を母線上に送出する第2
    のサイクルと、 第2のサイクルで、母線上に送出された受信装
    置指定情報で指定された装置がデータ情報を受信
    したか否かの返答を行なう第3のサイクルからな
    る3種類のサイクルを順次行なうことにより、1
    回の情報転送が行なわれ、 それぞれのサイクルを、同種のサイクルを除い
    て適宜オーバラツプさせて、複数の情報転送動作
    を並列に処理し、前記各サイクルが共通のクロツ
    ク信号に同期して1クロツク時間づつ行なわれ、
    前記第2のサイクルで、前記受信装置指定情報に
    より指定された装置は、前記第2のサイクルで受
    信した該送信装置指定情報を保持しておき、受信
    した情報に基づく処理動作の結果を発信元の装置
    へ応答する場合に、保持しておいた該送信装置指
    定情報を受信装置指定情報として発信元の装置を
    指定して、情報転送を行なうことを特徴とする情
    報処理システム。 5 特許請求の範囲第4項の情報処理システムに
    おいて、 各装置は、装置内に、あらかじめ保持している
    受信装置指定情報と、母線上に送出された前記送
    信装置指定情報とが一致していることを検出する
    比較一致検出回路を備え、保持していた受信装置
    指定情報に該当する装置が母線上で情報転送を行
    なつたことを検知できるようにしたことを特徴と
    する情報処理システム。
JP10551078A 1978-08-31 1978-08-31 Information processing system Granted JPS5533213A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10551078A JPS5533213A (en) 1978-08-31 1978-08-31 Information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10551078A JPS5533213A (en) 1978-08-31 1978-08-31 Information processing system

Publications (2)

Publication Number Publication Date
JPS5533213A JPS5533213A (en) 1980-03-08
JPS6229829B2 true JPS6229829B2 (ja) 1987-06-29

Family

ID=14409589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10551078A Granted JPS5533213A (en) 1978-08-31 1978-08-31 Information processing system

Country Status (1)

Country Link
JP (1) JPS5533213A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56161740A (en) * 1980-05-15 1981-12-12 Nec Corp Determining system for right of usage of bus
ATE25779T1 (de) * 1981-10-01 1987-03-15 Stratus Computer Inc Digitale datenverarbeitungsanlage mit zuverlaessigkeits-bus-protokoll.
JPS58159126A (ja) * 1982-03-17 1983-09-21 Nec Corp デ−タ処理システム
JPS60159961A (ja) * 1984-01-31 1985-08-21 Toshiba Corp バス上に接続された装置間のバスコマンド確認方式
JPS61127249A (ja) * 1984-11-26 1986-06-14 Nec Corp デ−タ転送方式
JPH0719203B2 (ja) * 1986-07-10 1995-03-06 株式会社東芝 情報検索装置
JPH01321543A (ja) * 1988-06-23 1989-12-27 Matsushita Electric Ind Co Ltd バス・データ転送方法とバス・データ転送回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5127974U (ja) * 1974-08-22 1976-02-28
JPS5414646A (en) * 1977-07-05 1979-02-03 Ibm Adapter unit
JPS54101233A (en) * 1978-01-05 1979-08-09 Honeywell Inf Systems Multiple reading bus cycle operation system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5127974U (ja) * 1974-08-22 1976-02-28
JPS5414646A (en) * 1977-07-05 1979-02-03 Ibm Adapter unit
JPS54101233A (en) * 1978-01-05 1979-08-09 Honeywell Inf Systems Multiple reading bus cycle operation system

Also Published As

Publication number Publication date
JPS5533213A (en) 1980-03-08

Similar Documents

Publication Publication Date Title
EP0476990B1 (en) Dynamic bus arbitration
EP0021287B1 (en) Multi-microprocessorsystem
US4999769A (en) System with plural clocks for bidirectional information exchange between DMA controller and I/O devices via DMA bus
JPS60186956A (ja) デジタルデ−タ処理システムの入/出力部のためのバツフア装置
JPS6218949B2 (ja)
AU7726081A (en) Improved system for interrupt arbitration
JPS6041783B2 (ja) 優先権を有する共用バス・システム
US4417303A (en) Multi-processor data communication bus structure
KR100644596B1 (ko) 버스 시스템 및 그 버스 중재방법
JPS5921048B2 (ja) 多重取出しバス・サイクル操作を与えるシステム
EP0030978B1 (en) Data-transfer controlling system
JPS595935B2 (ja) デイジタルシヨリソウチ
JPS6048791B2 (ja) アクセス制御装置
JPS6229829B2 (ja)
JPH0738183B2 (ja) 中央処理装置間通信処理方式
JPS6043546B2 (ja) デ−タ転送異常処理方式
JPH0337221B2 (ja)
US5241629A (en) Method and apparatus for a high performance round robin distributed bus priority network
US4697268A (en) Data processing apparatus with message acceptance monitoring
JPS5913762B2 (ja) 情報バス制御装置
JP3626292B2 (ja) バスインタフェース制御方式
JPH0562384B2 (ja)
RU2018944C1 (ru) Устройство для сопряжения эвм с внешними объектами
JPH0461388B2 (ja)
JPH01161942A (ja) データ伝送装置及び方法